KR920001975A - 디지탈 영상처리 시스템의 클램프회로 - Google Patents

디지탈 영상처리 시스템의 클램프회로 Download PDF

Info

Publication number
KR920001975A
KR920001975A KR1019900009185A KR900009185A KR920001975A KR 920001975 A KR920001975 A KR 920001975A KR 1019900009185 A KR1019900009185 A KR 1019900009185A KR 900009185 A KR900009185 A KR 900009185A KR 920001975 A KR920001975 A KR 920001975A
Authority
KR
South Korea
Prior art keywords
clamp
signal
clamp circuit
synchronization
noise
Prior art date
Application number
KR1019900009185A
Other languages
English (en)
Other versions
KR930002110B1 (ko
Inventor
정태홍
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019900009185A priority Critical patent/KR930002110B1/ko
Publication of KR920001975A publication Critical patent/KR920001975A/ko
Application granted granted Critical
Publication of KR930002110B1 publication Critical patent/KR930002110B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

디지탈 영상처리 시스템의 클램프회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 발명에 따른 회로도.
제2도는 제1도의 각부 동작 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 동기분리부 20 : A/D변환기
30 : Y/C분리부 40 : 정수값세팅부
50 : 감산기 60 : 리미터
70 : 인버터 80 : PWM D/A 변환기
90 : 로우패스필터

Claims (3)

  1. 동기 분리부(10)와, A/D변환기(20)와, Y/C분리부(30)을 구비한 디지탈신호 처리 시스템의 클램프회로에 있어서 상기 동기 분리부(10)의 클램프펄스를 출력에 의해 스위칭하는 스위칭수단과, 상기 스위칭수단이, 스위칭되면 상기 Y/C분리부(30)에서 분리된 휘도신호의 폐디스틀 레벨을 감지하는 폐디스틀 감지 수단과, 상기 페디스틀 감지수단에서 감지된 폐디스틀 레벨의 동기를 제거하는 동기 제거수단과, 상기 동기 제거수단에서 동기를 제거한 신호의 노이즈를 제거하는 노이즈 제거수단과, 상기 노이즈 제거수단에 노이즈를 제거한 신호를 반전시키는 반전수단과, 상기 반전수단의 반전된 신호를 전압으로 변환하는 PWM D/A 변환수단과, 상기 D/A변환수단의 전압을 필터링하는 필터수단과, 상기 필터수단의 출력전압을 분압하여 클램프 기준전압을 발생하는 클램프 기준전압 발생수단으로 구성됨을 특징으로 하는 클램프회로.
  2. 제1항에 있어서 동기 제거수단이, 폐디스틀 레벨값을 발생하는 정수값 세팅부(40)와, 폐디스틀 감지수단에서 감지된 신호와 상기 정수값 세팅부(40)에서 발생된 신호를 감산하여 출력하는 감산기(50)로 구성됨을 특징으로 하는 클램프회로.
  3. 제1항에 있어서 상기 클램프 기준전압 발생수단의 출력이 상기 A/D변환기(20)로 궤환되어 클램프 기준전 압을 발생함을 특징으로 하는 클램프회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900009185A 1990-06-21 1990-06-21 디지탈 영상처리 시스템의 클램프회로 KR930002110B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900009185A KR930002110B1 (ko) 1990-06-21 1990-06-21 디지탈 영상처리 시스템의 클램프회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900009185A KR930002110B1 (ko) 1990-06-21 1990-06-21 디지탈 영상처리 시스템의 클램프회로

Publications (2)

Publication Number Publication Date
KR920001975A true KR920001975A (ko) 1992-01-30
KR930002110B1 KR930002110B1 (ko) 1993-03-26

Family

ID=19300365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009185A KR930002110B1 (ko) 1990-06-21 1990-06-21 디지탈 영상처리 시스템의 클램프회로

Country Status (1)

Country Link
KR (1) KR930002110B1 (ko)

Also Published As

Publication number Publication date
KR930002110B1 (ko) 1993-03-26

Similar Documents

Publication Publication Date Title
US4707740A (en) Sync detector having noise adjusted slice level
KR890006087A (ko) 컬러텔레비젼 수상기에 있어서의 복합신호 분리회로
KR920003742A (ko) 영상신호평균휘도 레벨검출장치
KR920008719A (ko) 주파수중첩정보삽입 및 분리회로
KR910005704A (ko) 신호분리장치
KR920001975A (ko) 디지탈 영상처리 시스템의 클램프회로
KR880014797A (ko) 버어스트 게이트 펄스를 출력할 수 있는 동기신호 분리집적회로
KR900005776A (ko) 텔레비젼 신호 처리용 회로장치
KR0144962B1 (ko) 고화질 텔레비젼의 동기신호 분리장치
KR930015343A (ko) 클램프(Clamp) 회로
KR950033784A (ko) 모니터의 동기 신호 발생 회로
KR920014247A (ko) 합성영상신호로부터 합성동기신호 및 디지탈데이타 분리시스템
KR880014798A (ko) 수평동기 지연이 보상된 동기분리 집적회로
KR950022764A (ko) 복합영상신호의 동기신호 분리회로
JPH03151769A (ja) クランプパルス発生回路
KR900019369A (ko) 디지탈 영상처리 장치의 클럭 발생 회로
KR960015511A (ko) 비디오신호 극성검출 및 변환장치
KR950002212Y1 (ko) 수직동기 분리회로
KR950016319A (ko) 티 브이와 브이 씨 알 일체형 세트의 재생시 오디오 노이즈 제거회로
KR920011268A (ko) 화상압축처리장치
KR960043763A (ko) 최초 수직동기신호 검출장치
KR970068573A (ko) 영상기록장치의 소프트필터 구현방법 및 장치
KR950024503A (ko) 비표준 동기신호의 입력시 지터(Jitter) 방지장치
KR910007376A (ko) 영상신호 처리회로
KR940023274A (ko) 휘도신호와 색 신호 분리회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee