KR920000518Y1

KR920000518Y1 - 원칩사용시 직류전압을 안정화시키는 전압 안정화회로

Info

Publication number: KR920000518Y1
Application number: KR2019890011257U
Authority: KR
Inventors: 황철현
Original assignee: 금성 계전 주식회사; 백중영
Priority date: 1989-07-31
Filing date: 1989-07-31
Publication date: 1992-01-15
Also published as: KR910003503U

Abstract

내용 없음.

Description

원칩사용시 직류전압을 안정화시키는 전압 안정화회로

제1도는 종래의 전압 안정화회로.

제2도는 제1도의 파형도.

제3도는 본 고안의 전압 안정화회로.

* 도면의 주요부분에 대한 부호의 설명

1,8 : 전원회로부 2,9 : 안정화회로부

3,10 : 원칩(마이크로컴퓨터) 4 : D₁통과한 전압

5 : C₂를 통과한 직류전압 6 : ZD₁,ZD₃를 통과한 전압

7 : C₃를 통과한 전압

본 고안은 전압 안정화회로에 관한 것으로, 특히 원칩사용시 반파정류회로를 통하여 공급된 직류전압을 안정화시키는 회로에 관한 것이다.

종래의 회로는 제1도에 도시된 바와 같이, 휴즈기능을 갖는 저항(R₁)과 콘덴서 (C₁) 및 입력전압을 1차 다운시키는 제너다이오드(ZD₁)로 구성된 전원회로부(1)와, 1차다운된 전압을 평활(안정)시키는 콘덴서(C₂)와 1차다운된 전압을 2차 다운시키는 제너다이오드(ZD₂, ZD₃)와 저항(R₂) 및 2차다운된 전압을 평활(안정)시키는 콘덴서(C₃)로 구성된 안정화회로부(2)와, 원칩(3)으로 구성되었으며, 전원을 통하여 인가된 110V(혹은 220V)의 교류전압은 제너다이오드(ZD₁)에 의하여 1차단운된다(1차 다운된 전압은 제너다이오드(ZD₁)의 값에 의하 변동되나 30~60V 정도가 된다). 제너다이오드(ZD₁)에서 1차 다운된 교류전압은 다이오드(D₁)와 콘덴서(C₂)에 의하여 반파정류(제2(a)도에서 보여주는 4 및 5 )가 된다. 이때의 전압은 제2도(a)에 도시된 리플현상이 심한 직류전압이다.이 직류전압은 제너다이오드(ZD₂), (ZD₃)와 저항(R₂)에 의하여 원칩에 공급을 원하는 전압(3~6V정도)(제2(b)도에서 보여주는 6)으로 2차 다운되는데 이때의 전압 역시 리플현상이 있으므로 콘덴서(C₃)를 이용 리플현상을 감소시켜 제2도(b)에 도시한 원칩에 원하는 직류전압을 공급하게 된다. 이와 같은 회로에서 콘덴서(C₃)를 거친 전압 (제2(b)도에서 보여주는 7)역시 리플현상이 있는 불안한 직류 전압이므로 원칩이 오동작하는 주원인이 되었다.

본원 고안의 목적은 리플현상에 의해 야기되는 원칩의 오동작을 개선하기 위해 리플현상산을 제거한 전압안정화회로를 제공하는데 있다.

이를 위하여 본 고안은 ″입력교류전압을 1차 다운시키는 제너다이오드(ZD₁)와, 그 제너다이오드(ZD₁)에서 다운된 전압을 반파정류시키는 콘덴서(C₁) 및 다이오드 (D₁)를 구비한 전원회로부(8)와 ; 상기 전원회로부의 출력단자에 접속되고, 상기 반파정류된 전압을 2차 다운시킨 다음 평활시키는 제너다이오드(ZD₂) 및 콘덴서(C₄)와, 그 평활된 전압의 노이즈를 제거한 다음 일정 전압을 충전하는 콘덴서(C₃) 및 콘덴서(C₄)와, 리플을 제거하여 전압을 안정화시키기 위해 전압 분압수단을 통해 상기 콘덴서(C₄)에 그 베이스가 접속된 트랜지스터(TR₂)와, 그 트랜지스터(TR₂)의 출력신호에 연동하는 트랜지스터(TR₁) 및 트랜지스터(TR₃)를 구비한 안정화회로부(9)로 이루어지고, 상기 안정화회로 (9)로부터 출력되는 안정화된 직류전압이 그의 일측단자(VDD)를 통해 원칩 (10)에 입력되도록 구성하였다.

이하, 그 동작과정으로 첨부된 제3도를 참조하여 상세히 기술한다.

먼저 전원을 통하여 인가된 110V(혹은 220V)의 교류전압을 제너다이오드 (ZD₁)에 의하여 2차 다운되어 1차평활(안정)된다. 여기에서 1차평활된 전압의 리플현상은 첫째, 기준전압 이상일 때는 콘덴서(C₄)를 충전시킨후 저상(R₃)와 저항(R₃)에 의해 분압된 전압에 의하여 트랜지스터(TR₂)가 턴온되면서 트랜지스터(TR₁)의 에미터 전압에 의하여 트랜지스터(TR₃)가 턴온된다. 따라서 트랜지스터(TR₃)가 턴온되면서 그전압은 저항(R₂) 및 (R₃) 와 (TR₃)의 콜렉터-에미터간에 전압이 각각 분압되게 된다. 이때 저항(R₂) 및 (R₃)에 인가된 전압이 그의 일측단자(VDD)를 통하여 원칩(10)에 공급된다. 둘째, 기준전압 이하가 될때는 콘덴서(C₄)에 충전되었던 전압이 방전되면서 기준전압 이하의 전압과 더하여져 첫째 경우가 같은 동작으로 일측단자(VDD)를 통하여 일정한 전압이 원칩에 공급된다.

이와 같이 본 고안의 회로는 리플현상이 없는 완전한 직류전압을 원칩에 공급하여 원칩이 오동작하는 것을 완전히 개선하는 효과를 얻을 수 있다.

Claims

입력교류전압을 1차 다운시키는 제너다이오드(ZD₁)와, 그 제너다이오드(ZD₁)에서 다운된 전압을 반파정류시키는 콘덴서(C₁) 및 다이오드(D₁)를 구비한 전원회로부(8 )와 ; 상기 전원회부의 출력단자에 접속되고, 상기 반파정류된 전압은 2차 다운시킨 다음 평활시키는 제너다이오드(ZD₂) 및 콘덴서(C₂)와, 그 평활된 전압이 노이즈를 제거한 다음 일정전압을 충전하는 콘덴서(C₃) 및 콘덴서(C₄)와, 리플을 제거하여 전압을 안정화시키기 위해 전압 분압수단을 통해 상기 콘덴서(C₄)에 그 베이스가 접속된 트랜지스터 (TR₂)와, 그 트랜지스터(TR₂)의 출력신호에 연동하는 트랜지스터(TR₁) 및 트랜지스터 (TR₃)를 구비한 안정화회로부(9)로 이루어지고, 상기 안정회로부(9)로부터 출력되는 안정화된 직류전압이 그의 일축단자(VDD)를 통해 원칩(10)에 입력되도록 이루어진 원칩 사용시 직류전압을 안정화시키는 전압 안정화회로.