KR920000103Y1 - Output varying s compensating circuit for horizontal output - Google Patents
Output varying s compensating circuit for horizontal output Download PDFInfo
- Publication number
- KR920000103Y1 KR920000103Y1 KR2019880014937U KR880014937U KR920000103Y1 KR 920000103 Y1 KR920000103 Y1 KR 920000103Y1 KR 2019880014937 U KR2019880014937 U KR 2019880014937U KR 880014937 U KR880014937 U KR 880014937U KR 920000103 Y1 KR920000103 Y1 KR 920000103Y1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- horizontal
- waveform
- variable
- voltage
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제2도는 제1도의 주요부의 파형도.2 is a waveform diagram of main parts of FIG. 1;
제3도는 본 고안에 따르는 화면의 상태를 나타내는 도면.3 is a view showing a state of the screen according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10 : S파형 조정부 20 : 전압조정부10: S waveform adjusting unit 20: Voltage adjusting unit
30 : 수평출력부 OP1: 연산증폭기30: horizontal output part OP 1 : operational amplifier
VR1: S조정용 가변저항 L1: 수평편향코일VR 1 : Variable resistor for adjusting S L 1 : Horizontal deflection coil
본 고안은 모니터 또는 텔레비전에 있어서 화면의 중심과 좌우의 길이를 조정하는 S보정 회로에 관한 것으로 특히 고해상도용 모니터에서 정교한 S보정을 수행할 수 있는 회로에 관한 것이다.The present invention relates to an S correction circuit for adjusting the center and left and right lengths of a screen in a monitor or a television, and more particularly, a circuit capable of performing sophisticated S correction in a high resolution monitor.
종래의 모니터 또는 텔레비젼에 S보정은 편향 요오크 후단에 S보정용 콘덴서를 구성하여 고정형으로 세팅하여 사용되었다. 이러한 종래의 회로는 수평코일이나 주변회로등의 오차로 인하여 S보정이 틀어지거나 S보정을사용자가 하고자 할때에는 S보정용 콘덴서의 용량을 가변하여야 한다. 그러나 S보정용으로 사용되는 콘덴서는 대전력용이므로 간단히 콘덴서의 용량을 가변하기 어려운 문제점이 있었다.In the conventional monitor or television, the S correction is used by setting the S correction capacitor at the rear end of the deflection yoke and setting it as a fixed type. Such a conventional circuit has to vary the capacity of the S correction capacitor when the S correction is distorted or the user wants to perform the S correction due to an error such as a horizontal coil or a peripheral circuit. However, since the capacitor used for the S correction is for high power, there is a problem that it is difficult to simply change the capacity of the capacitor.
본 고안은 상기한 문제점을 해결하기 위하여 안출한 것으로, 가변저항의 조정으로 쉽게 S보정을 수행할 수 있는 S보정회로를 제공하는 것을 그 목적으로 한다.The present invention has been made to solve the above problems, and an object thereof is to provide an S correction circuit that can easily perform S correction by adjusting the variable resistance.
본 고안에서는 상기한 목적을 달성하기 위하여 입력전압이 높아지면 편향전류가 증가한다는 점에 착안하여화면의 중앙부의 전압을 높여 편향전류를 조정하여 S보정을 수행한다.In order to achieve the above object, the present invention pays attention to the fact that the deflection current increases when the input voltage is increased, so that the S correction is performed by adjusting the deflection current by increasing the voltage at the center of the screen.
이하 첨부 도면을 참조하여 본 고안을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 고안의 회로도로서, S파형 조정부(10)와 전압조정부(20)와 수평출력부(30) 및 수평구동부로서 구성된다.1 is a circuit diagram of the present invention, and is configured as an S waveform adjusting unit 10, a voltage adjusting unit 20, a horizontal output unit 30, and a horizontal driving unit.
S파형 조정부(10)는 반전단자에 기준전압이 연산증폭기(OP1)와, 가변저항(V R1)에 의해 조정되어 다이오드(D1)를 통하여 인가되는 플라이백 펄스를 상기 연산증폭기(OP1)의 비반전단자로 인가하는 콘덴서(C1)와, 연산증폭기(OP1)를 적분용으로 구성하기 위하여 연산증폭기(OP1)의 출력단과 비반전단자 사이에 구성된 콘덴서(C2)로 구성된다.S waveform adjusting section 10 includes a reference voltage the operational amplifier to the inverting terminal (OP 1), and a variable resistor (VR 1) is controlled by the diode (D 1) of the flyback pulses applied to the operational amplifier (OP 1 through Condenser (C 1 ) to be applied as the non-inverting terminal of the amplifier) and a capacitor (C 2 ) configured between the output terminal and the non-inverting terminal of the operational amplifier (OP 1 ) in order to configure the operational amplifier (OP 1 ) for integration. do.
전압 조정부(20)는 상기 연산증폭기(OP1)의 출력 신호에 의해 베이스 제어되는 트랜지스터(Q2)와, 상기 트랜지스터(Q2)의 에미터 출력에 의해 베이스 제어되어 수평출력부(30)의 입력전압을 조정하는 트랜지스터(Q3)로 구성된다. 이때 트랜지스터(Q2)에 연결된 저항(R3,R5)은 이득 조정용이고, 저항(R4)은 트랜지스터(Q3) 베이스 바이어스 용이다.A voltage adjuster 20 has the operational amplifier (OP 1), the base control transistor (Q 2) to be by the output signal of the said transistor (Q 2), the emitter is a base controlled by the output level output portion 30 of the It consists of a transistor Q 3 for adjusting the input voltage. In this case, the resistors R 3 and R 5 connected to the transistor Q 2 are for gain adjustment, and the resistor R 4 is for the transistor Q 3 base bias.
수평출력부(30)는 상기 전압 조정부(20)의 출력신호가 콜렉터로 인가되고 수평 구동부에 의해 베이스 제어되는 트랜지스터(Q1)와, 상기 트랜지스터(Q1)이 콜렉터 단에 연결된 댐핑 다이오드(D1), 수평편향코일(L1) 및 콘덴서(C3,C4)로 구성된다.The horizontal output unit 30 includes a transistor Q 1 through which the output signal of the voltage adjusting unit 20 is applied to the collector and is base-controlled by the horizontal driving unit, and a damping diode D having the transistor Q 1 connected to the collector end. 1 ), the horizontal deflection coil (L 1 ) and condensers (C 3 , C 4 ).
한편 상기 트랜지스터(Q3)의 코렉터 출력 신호는 저항(R6,R7)을 통하여 S조정용 가변저항(VR1)으로 인가되어, 상기 가변저항(VR1)에 의해 전술한 S파형 조정부(1 0) 연산증폭기(OP1)로 인가된다.Meanwhile, the corrector output signal of the transistor Q 3 is applied to the S adjusting variable resistor VR 1 through the resistors R 6 and R 7 , and the S waveform adjusting unit 1 described above by the variable resistor VR 1 is provided. 0) is applied to the operational amplifier OP 1 .
상기한 구성을 갖는 본 고안 회로의 동작을 첨부된 제2도의 파형도를 참조하여 설명한다.The operation of the inventive circuit having the above configuration will be described with reference to the waveform diagram of FIG.
제2도 (a)와 같은 수평 출력부(30)의 플라이, 백 펄스가 저항(R5,R7)을 통하여 가변저항(VR1)에 인가되고 가변저항(VR1)에 의해 가변되어 다이오드(D2)를 통하여 콘덴서(C1)로 인가된다. 이때 콘덴서(C1)는 가변저항(VR1) 및 저항(R6,R7)과 적분기로 구성되어져 플라이 백 펄스를 적분한 제2도의 (b)와 같은 파형이 연산증폭기(OP1)의 비반전 단자로 인가된다.The fly and back pulses of the horizontal output unit 30 as shown in FIG. 2 (a) are applied to the variable resistor VR 1 through the resistors R 5 and R 7 and are varied by the variable resistor VR 1 . It is applied to the capacitor C 1 through (D 2 ). The capacitor (C 1) is a variable resistor (VR 1) and a resistor (R 6, R 7) and consisted in the integrator is the waveform, such as the flyback pulses a second degree (b) an integrating operational amplifier (OP 1) It is applied to the non-inverting terminal.
따라서 연산증폭기(OP1)의 출력단 신호는 입력신호의 적분 파형으로서 트랜지스터(Q2)를 구동시키고, 상기트랜지스터(Q2)의 에미터 출력신호는 트랜지스터(Q3)를 동작시켜 수평출력부(30)의 입력전압을 제공하게 된다.Accordingly, the output terminal signal of the operational amplifier OP 1 drives the transistor Q 2 as an integral waveform of the input signal, and the emitter output signal of the transistor Q 2 operates the transistor Q 3 to operate the horizontal output unit ( Provide an input voltage of 30).
따라서 트랜지스터(Q2)의 베이스 입력신호의 크기에 따라 트랜지스터(Q3)의 에미터 전류가 증가하고 상기 에미터 신호에 의해 트랜지스터(Q3)가 바이어스가 되어 제2도의 (c)와 같은 출력신호가 수평출력부(30)로 입력된다.Accordingly, the emitter current of transistor Q 3 increases according to the magnitude of the base input signal of transistor Q 2 , and transistor Q 3 is biased by the emitter signal to output as shown in FIG. The signal is input to the horizontal output unit 30.
상기한 제2도의 (c)신호로서 수평출력부(30)이 입력전원을 S보정에 맞도록 가변한다.As the signal (c) of FIG. 2, the horizontal output unit 30 changes the input power to S correction.
즉, S보정은 수평출력부의 플라이 백 펄스를 유기하여 가변저항(VR1)을 조정하므로써 연산증폭기(OP1)의 적분입력신호를 변화시켜 이득을 가변하고, 이에 따라 전압조정부(20)에서 출력되는 파형의 중앙부 전압의 크기를 가변하여 수평출력부(30)로 인가되도록 한다. 그러므로 수평출력부(30)에서는 입력되는 신호에 의해 수평편향코일 (L1)의 전류를 증가시켜 화면 중앙부의 편향을 크게하여 화면상에 중앙부의 길이와 좌우의 질이는 동일하도록 S보정 하여준다.That is, the S correction induces the flyback pulse of the horizontal output unit and adjusts the variable resistor VR 1 to change the integrated input signal of the operational amplifier OP 1 to vary the gain, and accordingly outputs from the voltage adjusting unit 20. The magnitude of the central voltage of the waveform is varied so as to be applied to the horizontal output unit 30. Therefore, the horizontal output unit 30 increases the current of the horizontal deflection coil L 1 according to the input signal, thereby increasing the deflection of the center of the screen, and corrects the S so that the length of the center and the quality of the center on the screen are the same. .
제3도는 본 고안 회로에 의하여 S보정된 화면상의 출력을 도시한 것으로, 중앙부의 편향의 크기를 실제적으로 더 크게 하여주나 CRT의 구조상 화면의 좌우측 신호의 더 크게 나타나므로, 결국 본 고안 회로에 의하면화면의 중앙부와 좌우측의 신호가 모두 동일한 길이로 나타나게 된다.3 shows the output on the screen corrected by the circuit of the present invention, which actually increases the magnitude of the deflection in the center portion, but shows the larger left and right signals of the screen due to the structure of the CRT. Both the center and left and right signals of the screen appear to be the same length.
상기한 바와 같은 본 고안에 회로에 의하면 조정이 용이한 가변저항에 의해 S보정을 정교히 수행할 수 있는 화질 개선의 효과가 있다.According to the circuit of the present invention as described above, there is an effect of improving the image quality that can perform S correction precisely by a variable resistor which is easy to adjust.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880014937U KR920000103Y1 (en) | 1988-09-08 | 1988-09-08 | Output varying s compensating circuit for horizontal output |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880014937U KR920000103Y1 (en) | 1988-09-08 | 1988-09-08 | Output varying s compensating circuit for horizontal output |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900007687U KR900007687U (en) | 1990-04-04 |
| KR920000103Y1 true KR920000103Y1 (en) | 1992-01-15 |
Family
ID=19279230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880014937U KR920000103Y1 (en) | 1988-09-08 | 1988-09-08 | Output varying s compensating circuit for horizontal output |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920000103Y1 (en) |
-
1988
- 1988-09-08 KR KR2019880014937U patent/KR920000103Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900007687U (en) | 1990-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835780A (en) | Semiconductor laser output control circuit | |
| US4198581A (en) | Temperature compensating comparator | |
| JPS63143887A (en) | Semiconductor laser driving circuit | |
| KR920000103Y1 (en) | Output varying s compensating circuit for horizontal output | |
| JPS588794B2 (en) | Vertical oscillation circuit | |
| KR920000102Y1 (en) | Horizontal linearity compensating circuit | |
| JP2644722B2 (en) | Image forming device | |
| JP2571406Y2 (en) | Gain adjustment device | |
| JPH07107323A (en) | Video display device | |
| JP3322890B2 (en) | Gamma offset adjustment circuit | |
| JP3227716B2 (en) | Integrated circuit device | |
| US4771217A (en) | Vertical deflection circuit for a cathode-ray tube having a vertical image-position adjustment circuit | |
| JP2652991B2 (en) | DC feedback amplifier | |
| JP2915620B2 (en) | Gamma correction circuit | |
| JPH0332097Y2 (en) | ||
| JP3089807B2 (en) | Temperature characteristic correction circuit | |
| KR900010850Y1 (en) | Focus compensating circuit for crt. | |
| JPH0753105Y2 (en) | Vertical raster centering circuit | |
| KR900008980Y1 (en) | Over deflecting compensation circuit | |
| KR900002596Y1 (en) | Picture slanting compensating circuit | |
| KR800000928B1 (en) | Vertical deflection circuit | |
| KR910009210Y1 (en) | Deflection distortin compensating circuit | |
| JP2644721B2 (en) | Laser unit | |
| JPH0510457Y2 (en) | ||
| JP2758009B2 (en) | Peak limit circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20011228 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |