KR920000100Y1 - Vertical size control circuit for monitor - Google Patents
Vertical size control circuit for monitor Download PDFInfo
- Publication number
- KR920000100Y1 KR920000100Y1 KR2019880006569U KR880006569U KR920000100Y1 KR 920000100 Y1 KR920000100 Y1 KR 920000100Y1 KR 2019880006569 U KR2019880006569 U KR 2019880006569U KR 880006569 U KR880006569 U KR 880006569U KR 920000100 Y1 KR920000100 Y1 KR 920000100Y1
- Authority
- KR
- South Korea
- Prior art keywords
- vertical
- polarity
- signal
- vertical size
- horizontal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/005—Adapting incoming signals to the display format of the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0414—Vertical resolution change
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 수직크기 조정회로의 일예를 보인 블록도.1 is a block diagram showing an example of a conventional vertical size adjustment circuit.
제2도는 본 고안의 수직크기 조정회로의 실시예틀 보인 상세도.Figure 2 is a detailed view showing an embodiment of the vertical size adjustment circuit of the present invention.
제3도의 (a)∼(d)는 제2도의 각부의 동작 파형도.(A)-(d) of FIG. 3 are operation waveform diagrams of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
11 : 수직 동기신호 극성판별부 12 : 수평 동기 신호 극성관별부11: vertical sync signal polarity discrimination unit 12: horizontal sync signal polarity discrimination unit
13 :수직 제어용 집적소자 14 : 수평 제어용 집적소자13: integrated device for vertical control 14: integrated device for horizontal control
15 : 제1수직크기 가변부 16 : 제2수직크기 가변부15: first vertical size variable portion 16: second vertical size variable portion
17 : 수직크기 설정부 G1-G4: 익스클루시브 오아 게이트17: vertical size setting unit G 1 -G 4 : Exclusive ora gate
VS : 수직 동기신호 HS : 수평 동기신호VS: Vertical Sync Signal HS: Horizontal Sync Signal
본 고안은 입력되는 수평 동기신호 및 수직 동기신호의 극성에 따라 수직 크기를 자동으로 조정하는 모드 변화에 따른 모니터의 수직크기 조정회로에 관한 것이다.The present invention relates to a vertical size adjustment circuit of the monitor according to the mode change to automatically adjust the vertical size according to the polarity of the horizontal and vertical synchronization signal input.
일반적으로 모니터에 표시되는 화상의 폰트수는 VGA모드, 슈펴 VGA모드 및 IBM 8514A 모드 등에 따라 각기 상이하다.In general, the number of fonts of an image displayed on a monitor varies depending on the VGA mode, the smooth VGA mode, and the IBM 8514A mode.
즉, VGA모드일 경우에는 640×350, 640×400 및 640×480로 대략 3가지가 있고, 슈퍼 VGA모드일 경우에는 800×600이며, IBM 8514A 모드일 경우에는 1024×768으로서 각 모드에 따라 화상의 폰트수가 상이하다. 그러므로 하나의 모니터가 여러 모드에 동작되도록 하는 멀티모드용 모니터에는 수평 동기신호 및 수직 동기신호의 극성에 따라 모니터의 수직 크기를 적정하게 조정해야 된다.In the VGA mode, there are approximately three types: 640 × 350, 640 × 400, and 640 × 480, 800 × 600 in the super VGA mode, and 1024 × 768 in the IBM 8514A mode. The number of fonts in the image is different. Therefore, in the multi-mode monitor in which one monitor is operated in several modes, the vertical size of the monitor must be properly adjusted according to the polarity of the horizontal synchronizing signal and the vertical synchronizing signal.
이러한 기능을 갖는 수직크기 조정회로는 종래에도 여러가지가 있었다. 그 일예를 설명하면, 제1도에 도시된바와 같이 수직 동기 신호(VS) 및 수평 동기 신호(HS)이 극성에 의한 제1~제3모드의 수직크기를 설정하는 제1∼제3 수직크기 설정부(1~3)를 구성하고, 입력되는 수직 동기신호(VS) 및 수평 동기신호(HS)의 극성을동기신호 제어회로(4)가 판별하여, 수직 제어용 접직소자(5) 및 수평제어용 집적소자(6)에 적합하도록 수직동기신호(VS) 및 수평 동기신호(HS)의 극성을 변환하여 입력함과 아울러 동기신호 제어회로(4)에서 출력되는제어신호(S0)(S1)에 따라 멀티플렉서(7)가 제1∼제3수직크기 설정부(1~3)를 선택적으로 수직 크기용 집적소자(5)의 수직크기 제어단자( CS)에 연결하도록 구성하였다.There have been various vertical size adjusting circuits having such a function. As an example, as shown in FIG. 1, the first to third vertical sizes for setting the vertical size of the first to third modes of the vertical synchronization signal VS and the horizontal synchronization signal HS by polarity are shown. The set-up parts 1 to 3 are configured, and the synchronization signal control circuit 4 determines the polarity of the vertical synchronization signal VS and the horizontal synchronization signal HS to be inputted, and the vertical control sliding element 5 and horizontal The control signal S 0 (S 1 ) outputted from the synchronization signal control circuit 4 is inputted by converting and inputting the polarity of the vertical synchronization signal VS and the horizontal synchronization signal HS so as to be suitable for the control integrated device 6. The multiplexer 7 is configured to selectively connect the first to third vertical size setting units 1 to 3 to the vertical size control terminal CS of the vertical size integrated device 5.
그러나 상기와 같은 종래의 수직크기 조정회로는, 입력되는 수직 동기신호(VS) 및 수평 동기신호(HS)의극성에 의한 제1∼제3모드의 수직크기를 설정하는 제1~제3 수직 크기 설정부(1~3)를 각기 구성해야 되어 회로의 구성이 복잡하고, 또한 제1~제3수직크기 설정부(1~3)를 선택적으로 수직 제어용 집적소자(5)에 연결시키기 위하여 고가의 멀티플렉서(7)를 사용하므로 제품의 생산비가 상승하게 되는 등의 문제점이 있었다. 그러므로 본 고안의 목적은 고가의 멀티플렉서를 사용하지 않고, 동기신호의 극성 판별신호를 이용하여 수직크기를 조정하는 간단한 구성의 수직크기 조정회로를 제공하는데 있다.However, in the conventional vertical size adjustment circuit as described above, the first to the third vertical size for setting the vertical size of the first to third modes due to the polarity of the input vertical sync signal VS and the horizontal sync signal HS. Each of the setting units 1 to 3 must be configured so that the circuit configuration is complicated and expensive to selectively connect the first to third vertical size setting units 1 to 3 to the vertical control integrated device 5. Since the multiplexer 7 is used, there is a problem that the production cost of the product is increased. Therefore, an object of the present invention is to provide a vertical size adjustment circuit having a simple configuration for adjusting the vertical size using a polarity discrimination signal of a synchronization signal without using an expensive multiplexer.
이와 같은 목적을 가지는 본 고안의 수직 크기 조정회로는, 수직 제어용 집적 소자의 수직크기 제어단자에 제1모드의 수직크기를 설정하는 수직크기 설정부를 구성한다.The vertical size adjusting circuit of the present invention having the above object constitutes a vertical size setting unit for setting the vertical size of the first mode to the vertical size control terminal of the vertical control integrated device.
그리고 수직 동기신호의 극성 판별신호 및 수평 동기신호의 극성 판별신호에 따라 제1수직크기 가변부 및 제2수직크기 가변부가 선택적으로 동작하면서 수직크기 설정부의 시정수를 가변시켜 동작모드에 적합한 수직크기로 조정하게 된다.The first vertical size variable part and the second vertical size variable part are selectively operated according to the polarity discrimination signal of the vertical synchronization signal and the polarity discrimination signal of the horizontal synchronization signal, and the time constant of the vertical size setting part is varied so that the vertical size is suitable for the operation mode. Will be adjusted.
이하, 본 고안의 수직크기 조정회로의 바람직한 실시예를 보인 제2도 및 제3도의 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the drawings of Figures 2 and 3 showing a preferred embodiment of the vertical size adjustment circuit of the present invention will be described in detail.
제2도는 본 고안의 수직크기 조정회로의 실시예를 보인 상세도로서 이에 도시된 바와 같이, 입력되는 수직동기신호(VS) 및 수평 동기신호(HS)가 익스클루시브 오아 게이트(G1)(G2)의 일측입력단자에 각기 인가되게 접속하고, 익스클루시브 오아 게이트 (G1)(G2)의 타측 입력단자는 접지에 접속하며, 익스클루시브 오아 게이트(G1)(G2)의 출력단자는 저항(R1)(R2)을 통해 접지콘덴서(C1)(C2)에 각기 접속하여 수직 동기 신호 극성판별부(11) 및 수평 동기신호 극성판별부(12)를 구성하였다.2 is a detailed view showing an embodiment of the vertical size adjustment circuit of the present invention. As shown therein, the vertical synchronizing signal VS and the horizontal synchronizing signal HS are converted to an exclusive ora gate G 1 ( each is to be coupled to one input terminal of the G 2), and the exclusive Iowa gate (G 1) (the other input terminal of the G 2) is and connected to the ground, exclusive Iowa gate (G 1) (G 2) The output terminal of is connected to the ground capacitor (C 1 ) (C 2 ) through the resistor (R 1 ) (R 2 ), respectively, to constitute a vertical sync signal polarity discriminator 11 and a horizontal sync signal polarity discriminator 12. .
그리고 수직 동기신호 판별부(11) 및 수평 동기신호 판별부(12)의 저항(R1)( R2) 및 콘덴서(C1)(C2)의 접속점을 익스클루시브 오아 게이트(G3)(G4)의 일측 입력단자에 접속하고, 익스클루시브 오아 게이트(G3)(G4)의타측 입력단자에는 수직 동기신호(VS) 및 수평 동기신호(HS)가 인가되게 접속하여 익스클루시브 오아 게이트(G3)( G4)의 출력단자를 수직 제어용 집적소자(13) 및 수평 제어용 집적소자(14)의 입력단자에 접속하였다.The connection point between the resistors R 1 (R 2 ) and the capacitors C 1 (C 2 ) of the vertical synchronizing signal discriminating unit 11 and the horizontal synchronizing signal determining unit 12 is an exclusive ora gate G 3 . Connected to one input terminal of (G 4 ) and connected to the other input terminal of the exclusive OR gate (G3) (G4) such that a vertical sync signal (VS) and a horizontal sync signal (HS) are applied. The output terminal of the gate G 3 (G 4 ) is connected to the input terminal of the vertical control integrated device 13 and the horizontal control integrated device 14.
또한, 저항(R1)(R2) 및 콘덴서(C1)(C2)의 접속점에 역방향 다이오드(D1)(D2) 저항(R3)(R4) 및 가변저항(VR1)(VR2)을 직렬로 접속하여 제1수직크기 가변부(15) 및 제2수직크기 가변부(16)를 구성하고, 제1 및 제2수직크기 가변부(15)(16)의 가변저항(VR1)(VR2)을 접지 저항(R5) 및 접지 콘덴서(C3)에 접속하고, 그 접속점을 가변저항 (VR3) 및 저항(R6)을 통해 상기 수직 제어용 집적소자(13)의 수직크기 제어단자(CS)에 접속하여 수직크기 설정부(17)틀 구성하였다.In addition, the reverse diode (D 1 ) (D 2 ) resistor (R 3 ) (R 4 ) and variable resistor (VR 1 ) at the connection point of the resistor (R 1 ) (R 2 ) and the capacitor (C 1 ) (C 2 ). (VR 2 ) in series to form the first vertical size variable section 15 and the second vertical size variable section 16, and the variable resistors of the first and second vertical size variable sections 15 and 16 are connected. (VR 1 ) (VR 2 ) is connected to ground resistor (R 5 ) and ground capacitor (C 3 ), and its connection point is connected to the vertical control integrated device (13) via variable resistor (VR 3 ) and resistor (R 6 ). The vertical size setting unit 17 was connected to the vertical size control terminal CS.
이와 같이 구성된 본 고안의 수직크기 조정회로는, 수직 동기신호(VS) 및 수평 동기신호(HS)가 입력되면,수직 동기신호 극성판별부(11) 및 수평 동기신호 극성판별부(12)는 입력된 수직 동기신호(VS) 및 수평 동기신호(HS)를 익스클루시브 오아 게이트(G3)(G4)를 통하고, 저항(R1)(R2)을 통해 콘덴서(C2)(C2)에 충전 및 방전시키는 것을 반복하면서 수직 동기신호(VS) 및 수평 동기 신호(HS)의 극성 판별신호를 출력하게 되며, 그 출력한 극성 판별 신호에 따라 익스클루시브 오아 게이트(G3)(G4)가 수직동기신호(VS) 및 수평 동기신호(HS)의 극성을 플러수 극성으로 변환하여 수직 제어용 집적소자(13) 및 수평 제어용 집적소자(14)의 입력단자에 입력시키게 된다.In the vertical size adjustment circuit of the present invention configured as described above, when the vertical synchronizing signal VS and the horizontal synchronizing signal HS are input, the vertical synchronizing signal polarity discriminating unit 11 and the horizontal synchronizing signal polarity discriminating unit 12 are inputted. The vertical synchronizing signal VS and the horizontal synchronizing signal HS through the exclusive ora gate G 3 and G 4 , and through the resistors R 1 and R 2 , the capacitor C 2 and C. 2 ) the charging and discharging are repeated, and the polarity discriminating signal of the vertical synchronizing signal VS and the horizontal synchronizing signal HS is outputted, and the exclusive or gate G 3 ( G 4 ) converts the polarity of the vertical synchronizing signal VS and the horizontal synchronizing signal HS into a positive polarity and inputs them to the input terminals of the vertical control integrated device 13 and the horizontal control integrated device 14.
즉, 예를 들면, 수직 동기신호(VS)가 제3도의 (a)에 도시된 바와 같이 마이너스 극성을 가지고 입력될 경우에는 그 입력된 마이너스 극성의 수직 동기신호(VS)가 익스클루시브 오아 게이트(G1)를 통하고, 저항(R1)을 통해 콘덴서(C1)의 충전 및 방전되어 제3도의 (b)에 도시된 바와 같이 콘텐서(C1)의 충전주기는 길고, 방전주기는 짧으므로 수직 동기신호 극성판별부(11)는 계속 고전위를 익스클루시브 오아 게이트(G3)의 일측 입력단자에 인가되고, 이로 인하여 마이너스 극성을 가지고 입력되는 수직 동기신호(V S)는 익스클루시브 오아 게이트(G3)를 통해 플러스 극성으로 반전되어 수직 제어용 집적소자(13)의 입력단자로 입력된다.That is, for example, when the vertical synchronizing signal VS is input with negative polarity as shown in (a) of FIG. 3, the vertical synchronizing signal VS of the input negative polarity is the exclusive or gate. Through (G 1 ) and through the resistor (R 1 ) through the capacitor (C 1 ) is charged and discharged, the charge cycle of the capacitor (C 1 ) is long, as shown in (b) of FIG. Since the vertical synchronizing signal polarity discriminating unit 11 continues to apply the high potential to one input terminal of the exclusive OR gate G 3 , the vertical synchronizing signal VS having the negative polarity is input. It is inverted to a positive polarity through the exclusive oar gate G 3 and input to an input terminal of the vertical control integrated device 13.
또한, 수직 동기신호(VS)가 제3도의 (c)에 도시된 바와 같이 플러스 극성을 가지고 입력된 경우에는 그 입력된 플러스 극성의 수직 동기신호(VS)가 익스클루시브 오아 게이트(G1)를 통하고, 저항(R1)을 통해 콘덴서(C1)에 충전 및 방전되어 제3도의 (d)에 도시된 바와 같이 콘덴서(C1)의 충전주기는 짧고, 방전주기는 길게되므로 수직 동기신호 극성판별부(11)는 계속 저전위를 출력하여 익스클루시브 오아 게이트(G3)의 일측 입력단자에 인가되고, 이로 인하여 플러스 극성을 가지고 입력되는 수직 동기신호 (VS)는 익스클루시브 오아 게이트(G3)를 통해 반전되지 않고, 그대로 플러스 극성으로 출력되어 수직 제어용 집적소자(13)의 입력단자로 입력된다.In addition, when the vertical synchronizing signal VS is input with the positive polarity as shown in (c) of FIG. 3, the vertical synchronizing signal VS of the input positive polarity is the exclusive or gate G 1 . a barrel, and a resistance (R 1) to the charge and discharge the capacitor (C 1) via the charging period of the capacitor (C 1) as shown in the third degree (d) is long is short, the discharge cycle because the vertical synchronizing The signal polarity discriminating unit 11 continuously outputs a low potential and is applied to one input terminal of the exclusive OR gate G 3 , and thus the vertical sync signal VS having the positive polarity is inputted as an exclusive OR. It is not inverted through the gate G 3 , but is output with positive polarity as it is and is input to an input terminal of the vertical control integrated device 13.
그리고 수평 동기신호 극성판별부(12)도 상기의 수직 동기신호 극성판별부(1 1)와 마찬가지로 입력되는 수평동기신호(HS)의 극성 판별신호를 출력하고, 출력한 극성 판별신호에 따라 수평 동기신호(HS)는 익스클루시브 오아 게이트(G4)를 통해 플러스 극성으로 되어 수평 제어용 집적소자(14)의 입력단자로 입력된다.The horizontal synchronizing signal polarity discriminating unit 12 also outputs the polarity discriminating signal of the horizontal synchronizing signal HS inputted in the same manner as the vertical synchronizing signal polarity discriminating unit 11, and performs horizontal synchronizing according to the output polarity discriminating signal. The signal HS becomes positive polarity through the exclusive oar gate G 4 and is input to an input terminal of the horizontal control integrated device 14.
한편 수직 동기신호 극성 판별부(11) 및 수평 동기신호 극성 판별부(12)에서 출력되는 극성 판별신호에 따라 제1 및 제2수직크기 가변부(15)(16)의 다이오드(D1)(D2)가 온 및 오프되면서 수직 제어용 집적소자(13)의 동작 수직 크기를 수직 동기신호 (V S) 및 수평 동기신호(HS)의 극성에 적합하게 조정하게 된다.On the other hand, according to the polarity discrimination signal output from the vertical synchronizing signal polarity determining unit 11 and the horizontal synchronizing signal polarity determining unit 12, the diodes D 1 of the first and second vertical size variable units 15 and 16 ( As D 2 ) is turned on and off, the operation vertical size of the vertical control integrated device 13 is adjusted to suit the polarity of the vertical synchronization signal VS and the horizontal synchronization signal HS.
여기서, 수직 제어용 집적소자(13)의 동작 수직크기를 조정하는 것을 수직 동기신호(VS) 및 수평 동기신호(HS)의 극성으로 나누어 설명한다.Here, adjusting the operation vertical size of the vertical control integrated device 13 will be described by dividing the polarity of the vertical synchronizing signal VS and the horizontal synchronizing signal HS.
1. 수직 동기신호(VS) 및 수평 동기신호(HS)의 극성이 모두 마이너스 극성일 경우, 수직 동기신호(VS)및 수평 동기신호(HS)의 극성이 모두 마이너스 극성일 경우에는 상기한 바와 같이 수직 동기신호 극성판별부(15) 및 수평 동기신호 극성판별부(1 6)가 모두 고전위의 극성 판별신호를 출력하게 된다.1. When the polarity of the vertical synchronization signal VS and the horizontal synchronization signal HS are both negative polarities, and when the polarity of the vertical synchronization signal VS and the horizontal synchronization signal HS are both negative polarities, as described above. Both the vertical synchronizing signal polarity discrimination unit 15 and the horizontal synchronizing signal polarity discrimination unit 16 output the high polarity polarity discrimination signal.
그러므로 다이오드(D1)(D2)가 모두 오프상태로 되고, 이로 인하여 제1 및 제2수직크기 가변부(15)(16)가 모두 동작하지 않게 되므로 수직 제어용 집적소자(13)는 수직크기 설정부(17)의 저항(R5,R6), 가변저항(VR3) 및 콘덴서(C3)의 값에 따라 수직크기를 설정하여 동작하게 된다.Therefore, the diodes D 1 and D 2 are both turned off, and thus the first and second vertical size variable parts 15 and 16 do not operate, so the vertical control integrated device 13 has a vertical size. The vertical size is set according to the values of the resistors R 5 and R 6 , the variable resistor VR 3 and the capacitor C 3 of the setting unit 17.
2. 수직 동기신호(VS)는 마이너스 극성이고, 수평 동기신호(HS)는 플러스 극성일 경우, 수직 동기신호(VS)가 마이너스 극성이고, 수평 동기신호(HS)는 플러스 극성일 경우에는 수직 동기신호 극성판별부(15) 및 수평 동기신호 극성판별부(16)가 각기 고전위 및 저전위의 극성 판별신호를 출력하게 된다.2. If the vertical sync signal VS is negative polarity and the horizontal sync signal HS is positive polarity, the vertical sync signal VS is negative polarity, and the horizontal sync signal HS is positive polarity. The signal polarity discrimination unit 15 and the horizontal synchronization signal polarity discrimination unit 16 output polarity discrimination signals of high potential and low potential, respectively.
그러므로 다이오드(D1)는 오프상태로 되어 다이오드(D2)는 온상태로 되므로 제1수직크기 가변부(15)는 동작하지 않고, 제2수직크기 가변부(16)는 정상으로 동작하게 되며, 이로 인하여 수직 제어용 집적소자(13)는수직크기 설정부(17)의 저항(R5, R6), 가변저항(VR3) 및 콘덴서(C3)의 값과 제2수직크기 가변부(16)의 가변저항(VR2) 및 저항(R4)의 값의 합성값에 따라 수직크기를 설정하여 동작하게 된다.Therefore, since the diode D 1 is turned off and the diode D 2 is turned on, the first vertical size variable part 15 does not operate, and the second vertical size variable part 16 operates normally. Due to this, the vertical control integrated device 13 may include the values of the resistors R 5 and R 6 , the variable resistor VR 3 and the capacitor C 3 of the vertical size setting unit 17, and the second vertical size variable part ( It operates by setting the vertical size according to the combined value of the values of the variable resistor VR 2 and the resistor R 4 of 16).
3. 수직 동기신호(VS)는 플러스 극성이고, 수평 동기신호(HS)는 마이너스 극성일 경우, 수직 동기신호(VS)가 플러스 극성이고, 수평 동기신호(HS)는 마이너스 극성일 경우에는 수직 동기신호 극성판별부(15) 및 수평 동기신호 극성판별부(16)가 각기 저전위 및 고전위의 판별신호를 출력하게 된다.3. If the vertical synchronizing signal VS is positive polarity and the horizontal synchronizing signal HS is negative polarity, the vertical synchronizing signal VS is positive polarity and the horizontal synchronizing signal HS is negative polarity. The signal polarity discrimination unit 15 and the horizontal synchronizing signal polarity discrimination unit 16 output discrimination signals of low potential and high potential, respectively.
그러므로 디이오드(D1)는 온상태로 되고, 다이오드(D2)는 오프상태로 되므로 제1수직크기 가변부(15)는 정상으로 동작하고, 제2수직크기 가변부(16)는 동작하지 않게 되며, 이로 인하여 수지 제어용 집적소자(13)는수직크기 설정부(17)의 저항(R5, R6), 가변저항(VR3) 및 콘덴서(C3)의 간과 제1수직크기 가변부(15)의 가변저항(VR1) 및 저항(R3)의 값의 합성간에 따라 수직크기를 설정하여 동작하게 된다.Therefore, since the diode D 1 is turned on and the diode D 2 is turned off, the first vertical size variable part 15 operates normally and the second vertical size variable part 16 does not operate. Due to this, the resin control integrated device 13 may include the first vertical size variable part between the resistors R 5 and R 6 , the variable resistor VR 3 , and the capacitor C 3 of the vertical size setting part 17. It operates by setting the vertical size according to the combination of the values of the variable resistor VR 1 and the resistor R 3 of (15).
이상에서 상세히 설명한 바와 같이 본 고안의 수직크기 조정회로는 고가의 멀티플렉서틀 사용하지 않고, 저항, 가변저항 및 콘덴서만을 사용하여 수직 동기 신호 및 수평 동기신호의 극성 판별신호에 따라 수직크기를 조정하는 것으로 회로의 구성이 간단하고, 저렴하게 제작하여 제품의 생산비를 절감할 수 있는 등의 효과가있다.As described in detail above, the vertical size adjustment circuit of the present invention adjusts the vertical size according to the polarity discrimination signal of the vertical sync signal and the horizontal sync signal using only a resistor, a variable resistor, and a capacitor, without using an expensive multiplexer. The circuit configuration is simple and inexpensive to reduce the production cost of the product.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880006569U KR920000100Y1 (en) | 1988-05-02 | 1988-05-02 | Vertical size control circuit for monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880006569U KR920000100Y1 (en) | 1988-05-02 | 1988-05-02 | Vertical size control circuit for monitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890023982U KR890023982U (en) | 1989-12-04 |
| KR920000100Y1 true KR920000100Y1 (en) | 1992-01-15 |
Family
ID=19274871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880006569U KR920000100Y1 (en) | 1988-05-02 | 1988-05-02 | Vertical size control circuit for monitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920000100Y1 (en) |
-
1988
- 1988-05-02 KR KR2019880006569U patent/KR920000100Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890023982U (en) | 1989-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4859872A (en) | Synchronizing signal processing circuit | |
| US4489342A (en) | MOSFET Integrated delay circuit for digital signals and its use in color-televison receivers | |
| US4521735A (en) | Battery voltage level detecting apparatus | |
| EP0744624A3 (en) | Winner-take-all circuit | |
| KR920000100Y1 (en) | Vertical size control circuit for monitor | |
| US4313137A (en) | Integratable vertical sync separator | |
| CA2078041A1 (en) | Ring trip detection circuit | |
| US4682087A (en) | Apparatus for controlling amplitude of vertical deflection signal | |
| US5003378A (en) | Automatic white balance circuit | |
| KR0147893B1 (en) | Automatic control circuit of oscillation frequency in according to h-sync. | |
| US4973962A (en) | Signal level detect circuits | |
| US5051608A (en) | Circuit arrangement for supplying a periodic, substantially parabolic signal | |
| US4980768A (en) | Circuit arrangement for clamping black level reference signals contained in a video signal sequence | |
| US4542332A (en) | Precision current-source arrangement | |
| KR930000458Y1 (en) | Vertical size automatic compensating circuit for monitor | |
| KR930002596B1 (en) | Vertical synchronizing seperating circuit | |
| EP0785440A2 (en) | Signal generating circuit and peak detection circuit | |
| KR910003668Y1 (en) | Synchronizing signal automatic change and size control circuit | |
| KR960004470B1 (en) | Apparatus and method for controlling oscillation | |
| KR970001284Y1 (en) | Pwm control unit of hss | |
| KR890000945B1 (en) | Vertical image width automatic control circuit of monitor | |
| US4377740A (en) | Initializing circuit arrangement for a counter circuit | |
| KR0164527B1 (en) | Circuit for controlling input-polarity of synchronization signals | |
| KR920000033Y1 (en) | Analog/ttl multi signal coding circuits for monitor | |
| KR900002812B1 (en) | Frequency distinguishig circuit for horizanfal synchronizing signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20011228 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |