Claims (1)
영상과 그래픽 중첩회로에 있어서, 소정제어부(22)로부터 클럭이 입력될 때 각종 어드레스 및 데이타를 출력함과 동시 각종 제어신호를 출력하는 CPU부(210), 상기 CPU(210)에 기본 클럭을 공급하며 각부에 제어 신호를 출력하는 상기 제어부(220)와, 상기 CPU(210)로부터 어드레스가 입력될 때 상기 제어부(120)로 부터 제어신호를 입력받아 상기 CPU부(210)로부터 입력되는 데이타를 기록하고 이를 영상/그래픽 소정제어부(260)에 출력하는 제1메모리부(230)와, 상기 CPU부(210)로부터 입력되는 데이타에 따라 제어부(220)에 제어되어 제2메모리부(240)에 어드레스를 출력하는 계수부(250)와, 상기 제어부(220)의 제어신호에 따라 상기 CPU부(210)의 어드레스와 상기 계수부(250)의 어드레스를 선택하며 그 선택한 어드레스에 따라 상기 CPU부(210)로부터 데이타를 받아 저장하거나 소정 영상/그래픽제어부(260)에 출력하는 제2메모리부(240)와, 상기 제1메모리부(230) 및 상기 제2메뫼부(240)의 출력을 상기 제어부(230)의 제어신호에 따라 중첩하여 출력하는 영상/그래픽 제어부(260)로 구성됨을 특징으로 하는 영상과 그래픽 중첩회로.In the image and graphic superimposition circuit, when the clock is input from the predetermined controller 22, the CPU 210 outputs various addresses and data and simultaneously outputs various control signals, and supplies a basic clock to the CPU 210. The controller 220 outputs a control signal to each unit, and receives a control signal from the controller 120 when an address is input from the CPU 210, and records data input from the CPU unit 210. The first memory unit 230 outputs the image / graphic predetermined control unit 260 to the control unit 220 according to the data input from the CPU unit 210 and the address is assigned to the second memory unit 240. Selects an address of the CPU unit 210 and an address of the counting unit 250 according to the counting unit 250 for outputting the control unit 250 and a control signal of the control unit 220, and the CPU unit 210 according to the selected address. Receive or store data from The output of the second memory unit 240 and the first memory unit 230 and the second memory unit 240 to be output to the still image / graphic controller 260 according to the control signal of the controller 230. Image and graphic superimposed circuit, characterized in that consisting of the image / graphic control unit 260 to output the overlap.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.