KR910009300Y1 - 광 단국 장치의 신호 측정회로 - Google Patents

광 단국 장치의 신호 측정회로 Download PDF

Info

Publication number
KR910009300Y1
KR910009300Y1 KR2019880021730U KR880021730U KR910009300Y1 KR 910009300 Y1 KR910009300 Y1 KR 910009300Y1 KR 2019880021730 U KR2019880021730 U KR 2019880021730U KR 880021730 U KR880021730 U KR 880021730U KR 910009300 Y1 KR910009300 Y1 KR 910009300Y1
Authority
KR
South Korea
Prior art keywords
signal
cnt
counter
dsp
output
Prior art date
Application number
KR2019880021730U
Other languages
English (en)
Other versions
KR900012817U (ko
Inventor
박우철
Original Assignee
대한전선 주식회사
유인영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대한전선 주식회사, 유인영 filed Critical 대한전선 주식회사
Priority to KR2019880021730U priority Critical patent/KR910009300Y1/ko
Publication of KR900012817U publication Critical patent/KR900012817U/ko
Application granted granted Critical
Publication of KR910009300Y1 publication Critical patent/KR910009300Y1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/07Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

내용 없음.

Description

광 단국 장치의 신호 측정회로
제1도는 본 고안에 따른 광단국 장치의 신호지연시간 측정회로도.
제2도는 제1도 각부의 파형도.
제3도는 제1도에 표시되는 지연시간의 표시에시도.
* 도면의 주요부분에 대한 부호의 설명
EX-OR : 익스클루시브 오아게이트 FF1, FF8, : D형 플립 플롭
CNT1, CNT3: 카운터 ND1, ND8: 낸드 게 이트
IN1, IN8: 인버터 DSP1, DSP7: 시간표시기
DEC1, DEC7: 디코더 SWR: 리셋스위치
SWT: 시험스위치
본 고안은 광 단국장치(CDU)의 스위치 리궤스트신호(S/W REQ siganl)와 브릿지 리퀘스트신호(Bridge REQ signal)의 지연시간을 신속, 정화하게 측정하기 위한 광단국장치의 신호측정회로에 관한 것이다.
종래의 VMR스위치 리퀘스트 신호를 체크하거나, CDU스위치 리웨스트신호와 브릿지신호의 지연시간을 체크하기 위해서는 스토리지 스코우프를 사용하였었다. 그러나 이러한 스코우프는 순간적인 정확한 파형을 기억 시키지 못해 약 20∼30분간 재측정하였으므로 검사시간이 상당히 많이 소요되었을 뿐만아니라 측정에 대한 정확도가 저하되는 문제점이 있었다.
따라서, 본 고안은 이러한 사정을 감안하여 검사에 소요되는 시간을 단축시킬 뿐만아니라 정확도를 증가시킬 수 있는 광단국 장치에 신호측정회로를 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 고안은 소정의 기준 펄스를 발생시키기 위해 기준펄스 발생부와, 광단국장치의 스위치 리퀘스트 신호와 브릿지 리퀘크트 신호 및 기준신호를 논리조합하는 조합부와, 조합부에서 출력된 신호를 카운팅 하는 카운터부와 카운터부에서 계수된 신호를 해독하는 디코더부와 , 디코더부에서 출력된 신호에 의해 동작하여 측정시간을 디지틀식으로 표시하는 표시부와, 카운터부를 리셋시키기 위한 리셋부 및 시간 표시부를 테스트하기 위한 점검부로 구성됨을 특징으로 한다.
이하, 본 고안의 기술적 구성을 첨부된 도면에 의거하여 상세히 기술하면 다음과 같다.
제1도는 본 고안에 따른 광단국 장치의 신호측정회로에 관한 것이다. 본 고안에 따른 기준파형을 발행하기 위한 파형발생부는 다수의 인버터(IN1---IN3), 콘텐서(C1) , (C2) 수정진동차(X-Tal)및 저항(R1), (R3)으로된 발전기와 카운터(CNT)와 인버터(IN4)로된 분주기및 D형 플립플릅(FF1), (FF2)으로 구성된다.
또한, 조합부는 브릿지 리퀘스트신호와, 스위치 리퀘스트 신호의 지연시간을 측정하기 위해 이들 신호를 논리 조합하는 익스클루시브 오아케이트(EX-OR)아, 익스클루시브 오아케이트의 출력신호와 기준펄스를 논리 조합하는 낸드게이트(NAAD1)로 구성된다.
조합부에서 출력되는 신호를 계수하기 위한 카운터부는 10-5초, 10-3초 및 초를 각각 계수하기 위한 제1카운터회로, 제2카운터회로 및 제3카운터회로로 구성되는바, 제1카운터회로는 카운터(CNT1), (CNT2)와, 낸드게이트(ND1), (ND3)및 D형 플립플롭 (FF3), (FF4)으로 구성되고 제2카원터회로는 카운터(CNT3), (CNT4), (CNT5)와, 낸드게이트(ND4), (ND5), (ND6)및 D형 폴립플롭(FF5), (FF6), (FF7)으로 구성되고, 제3카운터회로 역시 카운터(CNT6), (CNT7)와 낸드게이트(ND7) 및 D형 플립플릅(FF8)으로 구성된다.
각각의 카운터(CIN2---CIN7)와 플립플롭(FF3---FF8)을 리셋시키기 위한 리셋부는 리셋스위치(SW8)와 낸드게이트(ND8)및 인버터(IN5), (IN6)로 구성된다.
그리고, 카운터(CNT1---CNT7)의 출력을 받아 발광다이아오드로 구성된 시간표시기(DSP1---DSP7)를 구동시키기 위한 디코더부는 다수의 디코더(DEC2---DEC7)로 구성되며, 시간표시기(DSP1---DSP7)내에 구성된 발광다이오드 테스트 스위치 (SW1)와 저항(R3) 및 론덴서(C3)로 구성되어 각각의 디코더(DEC1---DEC7)에 연결되어 있다. 그리고, 표시기(DSP1---DSP7)에는 제1도의 상단에 도시한 바와같이 다수의 콘덴서가 전원에서 발생될수 있는 잡음을 제기하여 측정오차 발생율을 경감시킨다.
이와같이 구성된 본 고안의 동작을 상세히 설명하기로 한다.
우선, 익으클루시브 오아게이트(EX-OP)의 양측 입력 단자에 있는 신호단자(S1) , (S2)에 아루먼 신호도 인가 되지 않은 경우(즉 S1, S2에 신호가 인가되지 않을경우), 익스클루시크 오아게이트(EX-OR)의 출력은 로우상태가 되어 댄드게이트(ND1)의 한측 입력단자에 인가되는바, 낸드게이트(ND1)의 타측단자에는 발진기와 분주기(CNT8)및 플립플롭(FF1), (FF2)에의해 발생된 펄스신호가 인가된다.
이경우 낸드 게이트(ND1)는 하이상태의 신호를 발생시켜 카운터(CNT1)의 클럭펄스단자(CP)에 인가하느바, 카운터(CNT1---CNT7)는 액티브로우(Active Low)상태에 있게되어 동작하지 않게된다. 이들 카운터(CNT1---CNT7)가 작동하지 않게됨에 따라 플립플롭(FF3---FF8)과 디코더(DEC1---DEC7)는 로우상태의 출력을 발생하게 되므로 표시기(DSP1---BSP7)는 DSP7만이 "0"을 표시하고 DSP1---DSP6은 아무런 표시도 하지 않는다.
(제3(b)도 참조)
그러나 제1신호단자(S1)와 제2신호단자(S2)에 제2도와 같은 신호가 인가되었을 경우, 익스클루시브 오아게이트(EX-OR)의 출력단자에는 제2도와, 같은 파형이 발생되어 낸드 게이트(ND1)이 한측 입력단자에 인가 되고, 그의 타측단자에는 제2도와 같이 플릅플롭(FF2)의 출력파형이 인가된다.
이때, 낸드게이트(ND1)는 이들신호(제2도)를 논리조합하여 카운터 (CNT1)의 클럭펄스단자(CP)에 인가한다. 이때 카운터 (CNT1)는 클럭펄스단자(CP)에 인가되었던 신호가 하이에서 로우로 변경될때 카우터를 시작한다(제2도참조) 따라서 카운터(CNT1)의 출력단자(Q1∼Q4)에서는 1/105에 해당하는 신호가 발생하여 디코더 (DEC1)의 입력단자(A1∼A4)에 인가됨과 동시에 낸드게이트(ND2)의 한측 입력단자에 인가된다. 그러면 디코더(DEC1)의 출력단자(B1---B7)에서는 소정상태의 신호가 발생하여 표시기(DSP1)를 작동시켜 "1"을 표시 하게 된다.
따라서, 카운터(Q1---Q4)의 출력이 순차적으로 발생했을때 표시기 (DSP1)에는 1, 2----9가 순차적으로 표시되는바, 디코더(DEC1)이 최초출력이 발생한후 10/105초가 경과되었을 경우 낸드게이트(ND2)의 출력은 로우상태가 되어 카운터(CNT1)의 클리어단자(CLR)에 인가되어 카운터(CNT1)를 클리어시켜 표시가(DSP1)의 상태를 "0"로 만듬과 동시에 플립플릅(FF3)의 클럭단자(CK)에 인가되어 플립플릅(FF3)을 작동시키는바, 플립플롭(FF3)은 하이상태의 신호를 발생시켜 디코더(DEC2)를 인에이블 시킨다.
한편, 낸드게이트(ND2)의 출력은 카운터(CNT2)의 클럭스펄스단자(CP)에 인가되어 카운터(CNT2)를 작동 시킨다. 이때 카운터(CNT2)는 그의 출력단자(Q1---Q4)를 통해 소정의 하이신호를 순차적으로 발생시켜 디코더(DEC2)의 입력단자(A1---A8)에 인가한다. 이때 디코더(DEC2)는 출력단자를 통해 소정상태의 신호를 발생시켜 표시기(DSP2)에 "1"이라는 숫자를 표시토록 한다. "1"이라는 숫자가 표시 된후 1/104초가 경과한후 표시기 (DSP2)에는 "2"라는 숫자가 표시된다.
표시기(DSP2)에 "1"이라는 숫자가 표시된후초가 경과한후 낸드게이트(ND3)의 출력은 클럭이 발생되어 플립플롭(FF4)의 클럭단자(CK)와, 카운터(CNT2)의 클리어단자(CLR) 및 카운터(CNT3)의 클럭펄스(CP)에 인가된다.
카운터(CNT2)의 클리어단자에 로우상태에 선호가 인가됨에 따라 카운터 (CNT2)는 다시초를 카운트하고 플립플롭(FF4)은 디코더(DEC3)를 인애이블시키며, 카운터(CNT3)는초를 개수하게 된다. 카운터(CNT3)가 작동할 경우표시기(DSP3)에는초마다 숫자가 바뀌게 되는바,초가 경과한 후 낸드게이트(ND4)에서는 로우상태의 신호가 발생하게 되어 플립플롭(FF5)과 카운터 (CNT3)를 클리어시키고 카운터 (CNT4)를 인에이블 시킨다.
이러한 과정을 반복함에 따라 표신기(DSP4)는초마다 표시되는 숫자가 "1"개씩 증가하여 표시되고, 표시기(DSP5)에는초마다 숫자가 바뀌게 된다. 표시기(DSP5)에 "9"자가 표시된후초가 경과할때 카운터(CNT3)는 클리어되고 카운터(CNT6)는 낸드게이트(ND6)의해 인애이블되어 1초를 카운트하게 된다.
카운터(CNT6)가 작동할 경우 표시기(DSP6)는 1초 간격마다 표시되는 숫자를 증가시켜 표시하게 된다. 표시기(DSP6)에 표시되는 최종숫자가 "9"일경우 그로부터 1초가 경과한후 낸드게이트(ND7)의 출력은 로우상태가 되므로 카운터(CNT6)는 클리어되어 다시 카운트를 시작하고 카운터(CNT6)가 인애이블됨에 따라 디코더(DEC7) 플립플릅(FF8)이 작동되어 표시기(DSP7)에는 10초 간격으로 시간이 표시된다. 제1도에서 두신호(S1), (S2)간의 지연시간(To)이 13·07983초 일경우 표시기 (DSP1---DSP7)의 상태는 제3a도에 도시한 바와같다.
한편, 제1신호(S1)와 제2신호(S2)가 모두 하이일경우, 익스클루시브 오아게이트(EX-OR)의 출력은 로우상태로 반전됨에 따라 낸드게이트(ND1)의 출력은 하이상태가 되어 카운터(CNT1)는 작동하지 않게된다. 따라서 표시기(DSP1---DSP7)에 표시된 시각은 그 상태를 유지하게 되므로 장지 점검원은 현재의 신호(S1과S2)가 얼마만큼 지연되었음을 용이하게 알수 있게된다.
이러한 지연시간을 체크한후 장비를 리셋시킬경우 점검요원은 리셋스취치 (SWR)를 누르게된는바, 리셋스위치(SWR)가 온되었을경우 낸드게이트(ND8)의 출력은 하이상태가 되어 인버터(IN5), (IN6)에 인가된다. 이때 인틴터(IN5)와 인버터(IN6)는 입력된 하이상태의 신호를 로우로 반전시켜 플립플롭(FF3---FF8)과 카운터(CNT1--- CNT7)의 리세단자(RST)에 각각 인가한다. 그러면 카운터(CNT1---CNT7)와 플립플롭(FF3---FF8)은 초기상태로 복귀되고, 표시기(DSP1---DSP7)에 표시되어 있던 시각은 삭제되어 제3b도에 도시한 바와같이 "0"이 표시된다.
한편, 제1도에 도시한 표시기(DSP1---DSP7)의 작동상태를 검사하고 할 경우웅 점검요원은 시험스위치(SWT)를 작동시킨다. 시험스위치 (SWT)가 온될경우(DEC1---DEC7)에는 로우상태의 신호가 인가되므로 표시기 내부에 구성된 발광다이오드가 작동하여 그의 이상여부를 용이하게 알수 있게 된다.
또한, 스위치(SWTS)를 작동시킬경우 시험에 임하기전에 스위치(SWTS)를 오니시키면 신호(S1)는 하이, 신호(S2)는 로우로 작동하여 익스클루서브 오아게이트(EXOR)가 하이로 작동하므로 시간을 체크하게 된다. 이때 표시기(DSP1---DSP7)에 나타난 시간을 검사하여 정확도를 확인할 수 있다.

Claims (2)

  1. 소정의 기준펄스론 발생시키기 위한 기준펄스발생부와, 광 단국 장치의 스위치 리퀘스트 신호와 브릿지리퀘스트 신호 및 기준신호를 논리조합하는 조합부와, 상기의 조합부에서 출력된 신호를 계수하는 카운터부와, 상기의 카운터부에서 계수된 신호를 해독하는, 디코더부와 디코더부에서 출력된 신호에 의해 동작되어 측정시간을 디지틀식으로 표시하는 시간표시부와, 카운터부를 리셋부및, 시간표시부를 테스트 하기 위한 점검부로 구성됨을 특징으로 하는 광 단국 장치 신호 측정장치.
  2. 제1항에 있어서, 상기의 논리조합부는 스위치 리퀘스트 신호와 브릿지 리퀘스트 신호를 논리조합하여 소정의 출력을 발생하는 익스클루시브 오아게이트와, 상기의 익스클루시브 오아게이트의 출력신호와 기준펄스신호를 논리조합하는 낸드게이트로 구성됨을 특징으로하는 광 단국 장치의 신호 측정회로.
KR2019880021730U 1988-12-28 1988-12-28 광 단국 장치의 신호 측정회로 KR910009300Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880021730U KR910009300Y1 (ko) 1988-12-28 1988-12-28 광 단국 장치의 신호 측정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880021730U KR910009300Y1 (ko) 1988-12-28 1988-12-28 광 단국 장치의 신호 측정회로

Publications (2)

Publication Number Publication Date
KR900012817U KR900012817U (ko) 1990-07-04
KR910009300Y1 true KR910009300Y1 (ko) 1991-12-05

Family

ID=19282588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880021730U KR910009300Y1 (ko) 1988-12-28 1988-12-28 광 단국 장치의 신호 측정회로

Country Status (1)

Country Link
KR (1) KR910009300Y1 (ko)

Also Published As

Publication number Publication date
KR900012817U (ko) 1990-07-04

Similar Documents

Publication Publication Date Title
US3708686A (en) Frequency comparator
US5157699A (en) Watchdog timer employing plural counters and discriminator for determining normal operating frequency range of input
JP3030642B2 (ja) 検出回路
KR910009300Y1 (ko) 광 단국 장치의 신호 측정회로
CN107390045B (zh) 一种晶振检测电路及晶振检测方法
US3906482A (en) Binary-signal display employing a matrix of illuminative elements
KR900008604B1 (ko) 분주 검사 기능을 갖춘 집적 회로
KR940009290B1 (ko) 전기적 신호의 상승 및 하강시간 측정장치
KR100463846B1 (ko) 교환 시스템의 클럭 모니터링 장치
KR890001413B1 (ko) 케이블 라인 자동 검사회로
JPH0119545B2 (ko)
JP2599759B2 (ja) フリップフロップテスト方式
SU1310904A1 (ru) Устройство дл контрол блоков пам ти
KR0173962B1 (ko) 전송 선로 상태 감시 장치
KR960001768A (ko) 콘넥터 케이블 시험장치 및 그 방법
KR940002522B1 (ko) 디지탈 분주 확인 회로
SU1076896A1 (ru) Устройство дл индикации
SU1336037A1 (ru) Устройство дл контрол электрического монтажа
SU1148009A1 (ru) Устройство дл контрол цифровых блоков
KR940004878B1 (ko) 전자펌프의 오일토출량 측정장치
SU983639A1 (ru) Измеритель временных интервалов
JPS5824220Y2 (ja) グリツチ検出器
SU779942A1 (ru) Устройство дл испытани логических схем
SU1702476A1 (ru) Устройство дл устранени мертвой зоны по напр жению реле сопротивлени
SU632093A1 (ru) Устройства дл обнаружени первого событи

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20011231

Year of fee payment: 12

EXPY Expiration of term