Claims (28)
반도체 기판상에 MISFET 및 2개의 입력 게이트를 갖고, 상기 MISFET의 게이트 전극이 상기 입력 게이트중 하나로 구성된 차동 증폭기와, 두개의 전극을 갖는 용량 수단과, 긔리고 상기 일 입력 게이트를 구성하는 상기 MISFET의 게이트 전극과 상기 용량 수단의 일 전극과의 사이에 배설되어 전기적으로 접속된 전하 누설 회로를 포함하는 반도체 집적회로 장치.A differential amplifier having a MISFET and two input gates on a semiconductor substrate, the gate electrode of the MISFET having one of the input gates, a capacitive means having two electrodes, and a portion of the MISFET constituting the one input gate. And a charge leakage circuit disposed between the gate electrode and one electrode of the capacitor means and electrically connected thereto.
제1항에 있어서, 상기 전하 누설회로는 상기 게이트 전극 및 상기 용량 수단의 일 전극에 다른 전도층을 통하여 접속딘 것을 특징으로 하는 반도체 집적 회로 장치.The semiconductor integrated circuit device according to claim 1, wherein said charge leakage circuit is connected to said gate electrode and one electrode of said capacitor means through another conductive layer.
제1항에 있어서, 상기 전하 누설 회로는 다이오우드 소자로 구성되고 상기 다오오우드 소자의 캐소우드영역은 상기 차동 증폭기의 일 입력 게이트를 구성하는 MISFET의 게이트 전극에 접속되고, 상기 다이오우드 소자의 아노드 영역은 기준 전원에 접속된 것을 특징으로 하는 반도체 집적 회로 장치.The anode of the diode device of claim 1, wherein the charge leakage circuit is composed of a diode device and a cathode region of the diode device is connected to a gate electrode of a MISFET constituting an input gate of the differential amplifier. And the region is connected to a reference power supply.
제3항에 있어서, 상기 전하 누설 회로는 절연막으로 둘러싸인 영역내에서, 상기 반도체 기판에서 아노드 영역인 P형 반도체 영역 및 상기 반도체 기판에서 캐소우드 영역인 n형 반도체 영역으로 구성된 것을 특징으로 하는 반도체 집적회로 장치.4. The semiconductor device according to claim 3, wherein the charge leakage circuit is composed of a P-type semiconductor region as an anode region in the semiconductor substrate and an n-type semiconductor region as a cathode region in the semiconductor substrate in a region surrounded by an insulating film. Integrated circuit devices.
제2항에 있어서, 상기 전하누설 회로는 클램프 MISFET로 구성되고, 상기 클램프 MISFET의 드레인 영역은 일 입력 게이트를 구성하는 MISFET의 게이트 전극과 상기 용량 수단의 일 전극에 접속되고, 상기 클램프 MISFET의 소오스 영역과 게이트 전극은 기준 전원에 접속된 것을 특징으로 하는 반도체 집적 회로 장치.3. The charge leakage circuit according to claim 2, wherein the charge leakage circuit is composed of a clamp MISFET, and a drain region of the clamp MISFET is connected to a gate electrode of the MISFET constituting one input gate and one electrode of the capacitor means, and a source of the clamp MISFET. And the region and the gate electrode are connected to a reference power supply.
제2항에 있어서, 상기 전하 누설 회로는 MIS형 용량소자로 구성되고, 상기 MIS형 용량 소자의 전극은 상기 차동 증폭기의 일 입력 게이트를 구성하는 MISFET의 게이트 전극과 상기 용량 수단의 일 전극에 각각 접속된 것을 특징으로 하는 반도체 집적 회로 장치.3. The charge leakage circuit of claim 2, wherein the charge leakage circuit is formed of a MIS capacitor, and an electrode of the MIS capacitor is disposed at a gate electrode of an MISFET and an electrode of the capacitor, which constitute one input gate of the differential amplifier. A semiconductor integrated circuit device, which is connected.
제2항에 있어서, 상기 전도층이 금속 배선층으로 형성된 것을 특징으로 하는 반도체 집적 회로 장치.The semiconductor integrated circuit device according to claim 2, wherein the conductive layer is formed of a metal wiring layer.
제2항에 있어서, 상기 MISFET의 게이트 전극과 상기 게이트 전극에 접속된 용량소자의 일 전극이 다결정실리콘 막으로 형성된 것을 특징으로 하는 반도체 집적 회뢰 장치.3. The semiconductor integrated lightning apparatus according to claim 2, wherein a gate electrode of said MISFET and one electrode of a capacitor connected to said gate electrode are formed of a polysilicon film.
제8항에 있어서, 상기 게이트 전극과 상기 용량수단의 일 전극이 동일한 막으로 형성된 것을 특징으로 하는 반도체 집적 회로 장치.The semiconductor integrated circuit device according to claim 8, wherein the gate electrode and one electrode of the capacitor means are formed of the same film.
제2항에 있어서, 상기 차동 증폭기와 상기 용량 수단이 밧테리 체크 회로를 구성하는 것을 특징으로 하는 반도체 집적 회로 장치.3. The semiconductor integrated circuit device according to claim 2, wherein said differential amplifier and said capacitor means constitute a battery check circuit.
주면부를 갖는 반도체 기판과, 상기 반도체 기판의 상기 주면부에 MISFET와 최소한 2개의 입력 게이트를갖고, 상기 MISFET의 일 게이트 전극이 일 입력 게이트를 구성하는 차동 증폭기와 상기 반도체 기판의 상기주면부에 2개의 전극을 갖고, 이 전극들 사이에 유전체막이 형성된 용량수단과, 그리고 상기 반도체 기판의 주면부에 상기 입력 게이트를 구성하는 상기 MISFET의 게이트 전극과 상기 용량 수단의 일 전극에 다른 전도막을 통하여 전기적으로 접속된 전하 누설 수단을 포함하는 반도체 집적회로 장치.A differential amplifier having a main surface portion, a differential amplifier having a MISFET and at least two input gates at the main surface portion of the semiconductor substrate, and one gate electrode of the MISFET forming one input gate; Capacitive means having two electrodes, a dielectric film being formed between the electrodes, and a gate electrode of the MISFET constituting the input gate at a main surface portion of the semiconductor substrate and one electrode of the capacitor means electrically connected to each other through another conductive film. A semiconductor integrated circuit device comprising connected charge leakage means.
반도체 기판상에 형성된 최소한 두개의 MISFET와, 상기 MISFET중 하나의 게이트 전극과 다른 MISFET를 접속하는 2개 이상의 배선층과, 그리고 상기 게이트 전극과 다른 전도층을 통하여 상기 게이트 전극과 상기 배선층에 전기적으로 접속된 전하 누설 수단을 포함하는 반도체 집적회로 장치.At least two MISFETs formed on a semiconductor substrate, at least two wiring layers connecting one gate electrode of the MISFETs to another MISFET, and electrically connecting the gate electrode and the wiring layer through a conductive layer different from the gate electrode. And a charge leakage means.
제12항에 있어서, 상기 전하 누설 수단은 상기 반도체 기판내에 형성된 다아오우드 소자로 구성되고, 상기 다이오우드 소자의 캐소우드 영역은 상기 MISFET의 게이트 전극과 상기 배선층에 접속되고, 상기 다이오우드 소자의 아노드영역은 기준 전원에 접속된 것을 특징으로 하는 반도체 집적 회로 장치.13. The anode of claim 12, wherein the charge leakage means is constituted by a diode device formed in the semiconductor substrate, and the cathode region of the diode device is connected to the gate electrode of the MISFET and the wiring layer. And the region is connected to a reference power supply.
제13항에 있어서, 상기 전하 누설 수단은 절연막으로 둘러싸인 영역내에서, 상기 반도체 기판에서 아노드 영역인 P형 반도체 영역과 상기 반도체 기판에서 캐소우드 영역인 n형 반도체 영역으로 형성된 것을 특징으로 하는 반도체 집적 회로 장치.The semiconductor according to claim 13, wherein the charge leakage means is formed of a P-type semiconductor region, which is an anode region in the semiconductor substrate, and an n-type semiconductor region, which is a cathode region in the semiconductor substrate, in a region surrounded by an insulating film. Integrated circuit devices.
제11항에 있어서, 상기 전하 누설 수단은 클램프 MISFET로 구성되고, 상기 클램프 MISFET의 드레인 영역은 일 입력 게이트를 구성하는 MISFET의 게이트 전극과 상기 용량 수단의 일 전극에 접속되고, 상기 클램프 MISFET의 소오스 영역과 게이트 영역은 기준 전원에 접속된 것을 특징으로 하는 반도체 집적 회로 장치.12. The clamp MISFET of claim 11, wherein said charge leakage means is comprised of a clamp MISFET, and a drain region of said clamp MISFET is connected to a gate electrode of a MISFET constituting one input gate and one electrode of said capacitor means, and a source of said clamp MISFET. And the region and the gate region are connected to a reference power supply.
제11항에 있어서, 상기 배선층은 금속 배선층으로 형성된 것을 특징으로 하는 반도체 집적 회로 장치.12. The semiconductor integrated circuit device according to claim 11, wherein the wiring layer is formed of a metal wiring layer.
제12항에 있어서, 상기 배선층이 게이트 전극에 접속된 MISFET는 제1모듈 입력회로를 구성하고, 다른 MISFET는 제2모듈 출력 회로를 구성하고, 그리고 상기 배선층은 모듈간을 접속하는 것을 특징으로하는 반도체 집적 회로 장치.13. The MISFET in which the wiring layer is connected to the gate electrode constitutes a first module input circuit, the other MISFET constitutes a second module output circuit, and the wiring layer connects the modules. Semiconductor integrated circuit device.
제17항에 있어서, 상기 반도체 집적 회로 장치는 셀 베이스 IC 시스템을 채용한 것을 특징으로 하는 반도체 집적 회로 장치.18. The semiconductor integrated circuit device according to claim 17, wherein the semiconductor integrated circuit device employs a cell base IC system.
제12항에 있어서, 상기 전도층은 상기 배선층과 동일한 전도층으로 형성된 것을 특징으로 하는 반도체 집적 회로 장치.The semiconductor integrated circuit device according to claim 12, wherein the conductive layer is formed of the same conductive layer as the wiring layer.
반도체 기판상에, 각각이 입력 회로 및 출력 회로를 갖고, 상기 입력 회로는 입력 게이트를 구성하는 MISFET를 갖는 최소한 2개의 모듈과, 일 모듈의 입력회로의 입력 게이트와 다른 모듈의 출력회로를 접속하고, 상기 입력 게이트를 구성하는 MISFET의 게이트 전극에 접속된 2개이상의 배선층과, 그리고 상기 게이트 전극과 다른 전도층을 통하여 상기 입력 게이트를 구성하는 MISFET의 게이트 전극과 상기 배전층에 전기적으로 접속된 전하 누설 수단을 포함하는 셀 베이스 IC 시스템을 채용한 반도체 집적 회로 장치.On the semiconductor substrate, each having an input circuit and an output circuit, the input circuit connects at least two modules having MISFETs constituting an input gate, an input gate of one module's input circuit and an output circuit of another module, At least two wiring layers connected to a gate electrode of the MISFET constituting the input gate, and a charge electrically connected to the gate electrode and the power distribution layer of the MISFET constituting the input gate through a conductive layer different from the gate electrode. A semiconductor integrated circuit device employing a cell base IC system including leakage means.
제20항에 있어서, 상기 전도층은 상기 배선층과 동일한 전도막으로 형성된 것을 특징으로 하는 반도체 집적 회로 장치.21. The semiconductor integrated circuit device according to claim 20, wherein the conductive layer is formed of the same conductive film as the wiring layer.
제20항에 있어서, 상기 전하 누설 수단은 상기 반도체 기판에 형성된 다이오우드 소자로 구성되고, 상기 다이오우드 소자의 캐소우드 영역은 상기 MISFET의 게이트 전극과 상기 배선층에 접속되고, 상기 다이오우드 소자의 아노드영역을 기준 전원에 접속된 것을 특징으로하는 반도체 집적 회로 장치.21. The anode of claim 20, wherein the charge leakage means comprises a diode element formed on the semiconductor substrate, and a cathode region of the diode element is connected to a gate electrode of the MISFET and the wiring layer, and an anode region of the diode element is formed. A semiconductor integrated circuit device connected to a reference power supply.
제22항에 있어서, 상기 전하 누설 수단은 절연막으로 둘러싸인 영역내에서, 상기 반도체 기판에서 아노드영역인 P형 반도체 영역과 상기 반도체 기판에서 캐소우드 영역인 n형 반도체 영역으로 형성된 것을 특징으로 하는 반도체 집적 회로 장치.23. A semiconductor according to claim 22, wherein said charge leakage means is formed in a region surrounded by an insulating film, said P type semiconductor region being an anode region in said semiconductor substrate and an n type semiconductor region being a cathode region in said semiconductor substrate. Integrated circuit devices.
제20항에 있어서, 상기 전하 누설 수단은 클램프 MISFET로 구성되고, 상기 클램프 MISFET의 드레인 영역은 일 입력 게이트를 구성하는 MISFET의 게이트 전극과 상기 용량수단의 일 전극에 접속되고, 상기 클램프 MISFET의 소오스 영역과 게이트 영역은 기준 전원에 접속된 것을 특징으로 하는 반도체 집적 회로 장치.21. The method according to claim 20, wherein the charge leakage means is constituted by a clamp MISFET, and the drain region of the clamp MISFET is connected to a gate electrode of the MISFET constituting one input gate and one electrode of the capacitor means, and a source of the clamp MISFET. And the region and the gate region are connected to a reference power supply.
제21항에 있어서, 상기 배선층은 금속 배선층으로 형성된 것을 특징으로 하느 반도체 집적 회로 장치.22. The semiconductor integrated circuit device according to claim 21, wherein the wiring layer is formed of a metal wiring layer.
차동 증폭기의 2개의 입력 게이트 중 하나를 구성하는 MISFET의 게이트 전극에 용량 소자의 일 전극이접속된 반도체 집적 회로 장치의 제조 방법에 있어서, 차동 증폭기의 일 입력 게이트르 구성하는 MISFET의 게이트 전극과 용량 소자의 일 전극과 그리고 전하 누설 회로를 형성하는 단계와, 그리고 상기 MISFET의 게이트 전극과 상기 용량 소자의 일전극을 전기적으로 접속하고 또한 상기 MISFET의 게이트 전극과 상기 용량소자의 일 전극을 상기 전하 누설 회로에 전기적으로 접속하는 단계로 이루어진 반도체 집적회로 장치의 제조 방법.A method of manufacturing a semiconductor integrated circuit device in which one electrode of a capacitive element is connected to a gate electrode of a MISFET constituting one of two input gates of a differential amplifier, the method comprising: a gate electrode and a capacitance of a MISFET constituting one input gate of a differential amplifier Forming one electrode of the device and a charge leakage circuit; and electrically connecting the gate electrode of the MISFET and the one electrode of the capacitor, and the charge leakage of the gate electrode of the MISFET and one electrode of the capacitor. A method for manufacturing a semiconductor integrated circuit device, the method comprising electrically connecting to a circuit.
차동 증폭기의 2개의 입력 게이트 중 하나를 구성하는 MISFET의 게이트 전극에 용량 소자의 일 전극이 접속된 반도체 집적 회로 장치의 제조 방법에 있어서, 차동 증폭기의 일 입력 게이트르 구성하는 MISFET의 게이트 전극과 용량 소자의 일 전극과 그리고 전하 누설 회로를 형성하는 단계와, 그리고 상기 MISFET의 게이트 전극과 상기 용량 소자의 일전극과 그리고 상기 전하 누설회로를 전기적으로 접속하는 단계로 이루어진 반도체 집적 회로 장치의 제조방법.A method for manufacturing a semiconductor integrated circuit device in which one electrode of a capacitor is connected to a gate electrode of a MISFET constituting one of two input gates of a differential amplifier, the method comprising: a gate electrode and a capacitor of a MISFET constituting one input gate of a differential amplifier. Forming an electrode of the device and a charge leakage circuit; and electrically connecting the gate electrode of the MISFET, the electrode of the capacitor and the charge leakage circuit.
셀 베이스 IC 시스템을 채용한 반도체 집적 회로 장치의 제조 공정에 있어서, MISFET의 게이트 전극, 소오스 영역 및 드레인 영역과, 그리고 전하 누설 회로를 형성하는 단계와, 그리고 배선층을 형성하여 상기 배선층을 통하여 상기 MISFET의 게이트 전극과, 상기 전하 누설 회로를 접속하는 단계로 이루어진 반도체 집적회로 장치의 제조방법.A manufacturing process of a semiconductor integrated circuit device employing a cell-based IC system, comprising: forming a gate electrode, a source region and a drain region of a MISFET, and a charge leakage circuit, and forming a wiring layer to form the MISFET through the wiring layer. A method for manufacturing a semiconductor integrated circuit device comprising the step of connecting a gate electrode and a charge leakage circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.