KR910008620Y1 - Video signal input circuit - Google Patents

Video signal input circuit Download PDF

Info

Publication number
KR910008620Y1
KR910008620Y1 KR2019880008550U KR880008550U KR910008620Y1 KR 910008620 Y1 KR910008620 Y1 KR 910008620Y1 KR 2019880008550 U KR2019880008550 U KR 2019880008550U KR 880008550 U KR880008550 U KR 880008550U KR 910008620 Y1 KR910008620 Y1 KR 910008620Y1
Authority
KR
South Korea
Prior art keywords
ttl
circuit
signal
analog
input
Prior art date
Application number
KR2019880008550U
Other languages
Korean (ko)
Other versions
KR900001969U (en
Inventor
장해수
김홍기
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880008550U priority Critical patent/KR910008620Y1/en
Publication of KR900001969U publication Critical patent/KR900001969U/en
Application granted granted Critical
Publication of KR910008620Y1 publication Critical patent/KR910008620Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/641Multi-purpose receivers, e.g. for auxiliary information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.No content.

Description

TTL과 아날로그 입력신호에 대한 비디오신호 입력회로Video signal input circuit for TTL and analog input signals

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 고안의 따른 동작파형도.2 is an operating waveform diagram according to the present invention.

제3a도는 본 고안의 하이브리드 집적 회로화한 예시도, 제3b도는 회로기판위에 콘넥터를 사용하여 제3a도를 정착한 예시도.FIG. 3a is an exemplary diagram of hybrid integrated circuit of the present invention, and FIG. 3b is an example of fixing FIG. 3a using a connector on a circuit board.

제4도는 본 고안을 모니터에 이용한 블록도.4 is a block diagram using the present invention in a monitor.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1-3 : 색신호 입력단 4 : 클램프신호 입력단1-3: Color signal input 4: Clamp signal input

5-7 : 색신호 출력단 8 : 블랭킹신호 입력단5-7: Color signal output terminal 8: Blanking signal input terminal

9 : 접지 100-102 : TTL 논리회로9: ground 100-102: TTL logic circuit

110 : 레벨조정회로 400 : TTL-아날로그 변환기110: level control circuit 400: TTL-analog converter

410 : 비디오 드라이브 411 : 명암 컨트롤신호 입력단410: video drive 411: contrast control signal input terminal

420 : 비디오 출력회로 R1-R12: 저항420: video output circuit R 1- R 12 : resistance

TR1-TR8: 트랜지스터TR 1 -TR 8 : Transistor

본 고안은 비디오신호 입력회로에 관한 것으로, 특히 모니터의 비디오신호 입력회로에 아날로그신호 및 TTL(Transistor-Transistor Longic)신호와 함께 입력될 경우 이용되는 TTL과 아날로그 입력신호에 대한 비디오신호 입력회로에 관한 것이다. 종래에는 비디오신호 출력단 전에 전자식 스위치나 기계식 스위치를 사용하여 아날로그 및 TTL 신호를 공용으로 사용하였지만 이와같은 회로의 사용시 명암(Contrast)컨트롤이 각 아날로그 및 TTL 비디오 드라이브단에 각각 사용하여야 하는 단점이 있었으며 이로인한 가격상승 요인과, 또한 아날로그 및 TTL 공용일 경우의 모니터에 있어서 구매자가 아날로그 사용만 요구하여도 TTL회로가 동시에 내장되어 원가상승의 문제점이 발생하며 제품 생산시 TTL 회로 부품만 내장하지 않고 출고한다. 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출한 것인바, TTL 신호의 입력펄스를 아날로그신호의 입력펄스와 같게 변환시키는 회로를 내장하고 또한 블랭킹(Blanking)신호와 미리 합성하여 초기 블랭킹을 시키는 회로를 하이브리드(Hybrid) 집적회로화 하였으며 컨버터를 사용하여 아날로그 및 TTL 신호 입력에 따른 비디오회로의 복잡성을 피하고 단일부품으로 사용하기 때문에 생산 및 관리상의 문제가 용이하도록 한 것으로 이하 첨부된 도면에 의하여 본 고안을 상세히 설명하면 다음과 같다. 제1도는 본 고안의 회로도로서 전원단단자(B+)에 콜렉터가 연결되거나 저항(R1-R3)을 통해 콜렉터가 연결된 트랜지스터(TR1-TR6)을 접속하여 각각의 TTL 논리회로(100-102)를 구성하고 상기 트랜지스터(TR1), (TR3), (TR5)의 입력단자(1-3)에는 색신호(RED, GREEN, BLUE)가 입력되도록 연결하여 상기 트랜지스터(TR2), (TR4), (TR6)의 베이스에는 상기 전원(B+)에 저항(R4)을 통하여 연결된 트랜지스터(TR7)의 에미터에 접속하되 상기 트랜지스터(TR1-TR6) 각각의 공통 에미터는 저항(R7), (TR9), (R11)을 통하여 출력단자(5-7)로 색신호(R, G, B)를 각각 출력하도록 접속한다.The present invention relates to a video signal input circuit, and more particularly, to a video signal input circuit for a TTL and analog input signal used when an analog signal and a TTL (transistor-transistor longic) signal are input to the video signal input circuit of a monitor. will be. Conventionally, analog and TTL signals have been used in common using electronic switches or mechanical switches before video signal output stages. However, when using such circuits, contrast controls must be used for each analog and TTL video drive stages. Due to the price increase factor and the monitor for analog and TTL common use, even if the buyer only needs to use analog, the TTL circuit is built in, resulting in the problem of cost increase. . The present invention has been made to solve the above problems, a circuit for converting the input pulse of the TTL signal to the input pulse of the analog signal to the same as the input pulse of the analog signal blanking (Blanking) in advance to the blanking circuit Is a hybrid integrated circuit, and the converter uses a single part to avoid the complexity of the video circuit according to the analog and TTL signal input, and to facilitate the production and management problems. When described in detail as follows. FIG. 1 is a circuit diagram of the present invention, in which a collector is connected to a power supply terminal (B + ) or a transistor (TR 1 -TR 6 ) to which a collector is connected through a resistor (R 1 -R 3 ). 100-102), the configuration and the transistor (TR 1), (TR 3 ), include color signal (RED, GREEN, BLUE) is connected such that the input to the transistor (TR 2 input terminal (1-3) of (TR 5) ), (TR 4), (the base of TR 6), but connected to the emitter of the transistor (TR 7) is connected through a resistor (R 4) to the power source (B +) wherein the transistor (TR 1 -TR 6) respectively, The common emitter is connected to output the color signals R, G, and B to the output terminals 5-7 through resistors R 7 , TR 9 , and R 11 , respectively.

상기 트랜지스터(TR2), (TR4), (TR6)의 공통 베이스에 접속된 트랜지스터(TR7), (TR8)중 트랜지스터(TR7)는 베이스와 콜렉터에 전원(B+)에 연결된 저항(R5), (R6)을 통하여 접속하되 상기 트랜지스터(TR8)는 베이스에 단자(8)를 통하여 블랭킹 펄스를 입력받고 에미터는 접지단자(9)에 연결한다. 상기 트랜지스터(TR7)의 콜렉터는 저항(R8), (R10), (R12)을 통하여 상기 출력단자(5-7)에 접속함과 동시에 접지단자(9)에 연결하여 구성된다. 이하 이들의 작용효과를 설명한다.A resistor connected to the transistor (TR 2), (TR 4 ), a transistor (TR 7) a power supply (B +) to the base and collector of the transistor (TR7), (TR 8) connected to the common base of the (TR 6) The transistor TR 8 receives a blanking pulse through the terminal 8 at the base and the emitter is connected to the ground terminal 9 through R 5 and R 6 . The collector of the transistor TR 7 is configured to be connected to the output terminal 5-7 through resistors R 8 , R 10 , and R 12 and to the ground terminal 9. The effect of these will be described below.

제1에서 TTL 논리회로(100-102)의 트랜지스터(TR1), (TR3), (TR5)베이스에 접속된 입력단자(1-3)에 각각의 색신호(R, G, B)가 제2도의 파형(C)과 같이되어 입력되면 상기 트랜지스터(TR1), (TR3), (TR5)는 버퍼작용 및 에미터 플로워로서 작용하여 각 트랜지스터의 베이스와 에미터간에 세튜레이션시 걸리는 전압만큼 다운되어 상기 트랜지스터(TR1), (TR3), (TR5)의 에미터에 출력되고 이 출력신호는 각각의 저항(R7-R12)에 의한 시정수비율만큼 분압되어 입력단(5-7)을 통해 출력되는데 이 출력신호는 트랜지스터(TR2), (TR4), (TR6)에 의한 블랭킹합성이 이루어진 상태에서 각 저항값에 의해 분압되어 제2도의 파형(d)가 같이 출력된다. 한편 제2도의 파형(a)과 같은 블랭킹신호는 입력단자(8)를 통하여 트랜지스터(TR8)의 베이스에 인가되고 상기 블랭킹신호가 블랭킹타임이 아닐 경우 상기 트랜지스터(TR8)가 새튜레이션 되게되어 콜렉터가 볼트로 다운되므로 상기 TTL 논리회로(100-102)의 트랜지스터(TR2), (TR4), (TR6)베이스에 전압이 걸리지 않아서 상기 트랜지스터(TR2), (TR4), (TR6)는 오프된다.In the first, the respective color signals R, G, and B are applied to the input terminals 1-3 connected to the transistors TR 1 , TR 3 , and TR 5 of the TTL logic circuits 100-102. As shown in the waveform C of FIG. 2, the transistors TR 1 , TR 3 , and TR 5 act as a buffer and emitter follower, It is down by the voltage and is output to the emitters of the transistors TR 1 , TR 3 , and TR 5 , and this output signal is divided by the time constant ratio by each of the resistors R 7- R 12 to obtain an input terminal ( This output signal is divided by each resistance value in the state of blanking synthesis by transistors TR 2 , TR 4 , and TR 6 , and the waveform d of FIG. Is output together. On the other hand, a blanking signal such as the waveform (a) of FIG. 2 is applied to the base of the transistor TR 8 through the input terminal 8, and the transistor TR 8 is saturated when the blanking signal is not blanking time. since the collector-down with bolts transistor (TR 2) of the TTL logic circuits (100-102), (TR 4) , (TR 6) because the voltage on the base takes the transistor (TR 2), (TR 4 ), ( TR 6 ) is off.

상기 트랜지스터(TR2), (TR4), (TR6)가 오프되며 저항(R7-R12)을 통해 출력되는 색신호는 블랭킹펄스가 합성되지 않는 신호가 출력된다.The transistors TR 2 , TR 4 , and TR 6 are turned off, and the color signals output through the resistors R7-R12 are output without a blanking pulse.

상기 블랭킹신호가 블랭타임일 경우에는 상기 트랜지스터(TR8)가 오프되어 그 기간동안 트랜지스터(TR7)의 저항(R5), (R6)값에 의해 바이어스가 걸려서 부하저항(R4)에 일정한 전위가 걸리게 되므로 상기 트랜지스터(TR2), (TR4), (TR6)의 베이스에서도 일정한 전위가 걸려 온된다. 상기 트랜지스터(TR2), (TR4), (TR6)가 온되면 에미터단자에서는 블랭킹신호가 출력되어 비디오신호와 합성되고 이 합성호는 상기 각 저항(R7-R12)의 분압값에 의해 약정도 다운되어 출력단 (5-7)을 통해 출력값으로 출력된다. 이와같이 출력되는 상기 제1의 회로 내부회로로 하여 제3a도와 같이 하이브리이드 집적회로화 한후 제3b도와 같이 콘넥트를 사용하여 팩키지로서 필요할때만 내장시킨으로써 제4도에 도시한 블록도에서와 같이 비디오드라이브(410) 전단에 본 회로를 첨가하여 아날로그와 TTL 색신호를 공용으로 사용할 수 있는 것이다.When the blanking signal is in the blank time, the transistor TR 8 is turned off and biased by the values of the resistors R 5 and R 6 of the transistor TR 7 during the period, so that the load resistance R 4 is biased. Since a constant potential is applied, a constant potential is turned on even at the bases of the transistors TR 2 , TR 4 , and TR 6 . When the transistors TR 2 , TR 4 , and TR 6 are turned on, a blanking signal is output from the emitter terminal to be synthesized with the video signal, and the synthesized arc is divided voltage of each of the resistors R 7- R 12 . By Down and output value through output terminal (5-7) Is output. The first circuit internal circuit output as described above is integrated into a hybrid integrated circuit as shown in FIG. 3A, and then embedded only when necessary as a package using a connector as shown in FIG. 3B, so that the video is as shown in FIG. By adding this circuit in front of the drive 410, the analog and TTL color signals can be used in common.

이상에서 설명한 바와같이 종래에 사용하던 아날로그 비디오회로를 이용하여 본 고안의 회로를 추가함으로써 아날로그 및 TTL 신호에 공용으로 대처할 수 있으며 가격면에서 타 공용회로에 비해 컨트롤회로의 통일을 기할 수 있어 장점이 있으며 또한 하이브리드 집적 회로와 함으로써 생산성 및 품질이 향상되는 효과와 구매자의 아날로그 및 TTL 회로의 다양한 요구를 카드 개념이나 공통개념으로써 만족시킬 수 있는 효과가 있는 것이다.As described above, by adding a circuit of the present invention using an analog video circuit used in the prior art, it is possible to cope with analog and TTL signals in common, and in terms of price, it is possible to unify control circuits compared to other common circuits. In addition, with the integrated integrated circuit, the productivity and quality can be improved and the various requirements of the buyer's analog and TTL circuit can be satisfied by the card concept or the common concept.

Claims (1)

TTL신호 및 아날로그 신호에 의해 비디오 신호를 처리하는 회로에 있어서, 트랜지스터(TR1∼TR6) 및 저항(R1∼R3)으로 이루어져 입력되는 R, G, B의 TTL신호를 아날로그 신호로 전환하는 TTL논리회로(100∼102)와, 상기 TTL 논리회로(100∼102)에 접속되어 클램프 신호 및 블랭킹 펄스의 입력에 따라 비디오신호와 합성되어 초기 블랭킹을 출력시킨는 트랜지스터(TR7), (TR8) 및 저항(R4∼R6)과, 상기 TTL 논리회로(100∼102)인 트랜지스터(TR1∼TR6)의 에미터단에 연결되어, 저항(R7∼R12)으로 이루어져 아날로그 출력신호의 레벨을 조절하도록 하는 레벨 조정회로(110)로 된 TTL과 아날로그 입력신호에 대한 비디오 신호 입력회로.A circuit for processing a video signal by a TTL signal and an analog signal, comprising: transistors TR1 to TR6 and resistors R1 to R3, a TTL logic circuit for converting input TTL signals of R, G, and B into analog signals. Transistors TR7, TR8, and resistor R4, which are connected to 100-102 and the TTL logic circuits 100-102, are synthesized with the video signal according to the input of the clamp signal and the blanking pulse to output initial blanking. And a level adjusting circuit 110 connected to emitter terminals of the transistors TR1 to TR6 which are the TTL logic circuits 100 to 102, and consisting of resistors R7 to R12 to adjust the level of the analog output signal. Video signal input circuit for TTL and analog input signals.
KR2019880008550U 1988-06-01 1988-06-01 Video signal input circuit KR910008620Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880008550U KR910008620Y1 (en) 1988-06-01 1988-06-01 Video signal input circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880008550U KR910008620Y1 (en) 1988-06-01 1988-06-01 Video signal input circuit

Publications (2)

Publication Number Publication Date
KR900001969U KR900001969U (en) 1990-01-19
KR910008620Y1 true KR910008620Y1 (en) 1991-10-26

Family

ID=19275964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880008550U KR910008620Y1 (en) 1988-06-01 1988-06-01 Video signal input circuit

Country Status (1)

Country Link
KR (1) KR910008620Y1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055704A (en) * 1997-12-27 1999-07-15 김영환 Circuit for Synthesizing Clamp and Blanking Signals

Also Published As

Publication number Publication date
KR900001969U (en) 1990-01-19

Similar Documents

Publication Publication Date Title
KR910008620Y1 (en) Video signal input circuit
JPS60817B2 (en) Complementary emitter follower circuit
KR900005902Y1 (en) Ig gray image signal outputing circuit of monitor
KR970060893A (en) Signal Hybrid
KR900002302Y1 (en) Picture signals inverter video circuits of monitor
KR880001877Y1 (en) 16-color display device
KR910005812Y1 (en) Monitor circuit
KR910002432Y1 (en) Brown color mode circuit for monitor
JPH02280412A (en) Bipolar-mos semiconductor integrated circuit
JPS6161288B2 (en)
KR20000016553A (en) Gamma correction circuit
KR910006477Y1 (en) Color signal outline compensation circuit of color monitor
JPH0326547Y2 (en)
KR0122338Y1 (en) Luminance compensation circuits
KR900003103Y1 (en) Black level clamping circuit for monitor
KR900000873Y1 (en) Video circuit for monitor
KR900002059Y1 (en) Analoge signal converter for mono monitor
KR900003191Y1 (en) Combinating circuits of color video signals
KR900008226Y1 (en) White balance control circuit of moniter
KR200158969Y1 (en) Mixing circuit of analogue signal of monitors with osd signal
KR900009573Y1 (en) Deflecting electron beam circuit for monitor
KR20020053577A (en) Liquid display having correcting circuit and power line in panel
JP2576591B2 (en) Color conversion circuit
KR960004656B1 (en) Driving circuit for vcr with low voltage
KR900001471B1 (en) Timing circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010928

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee