KR910008130B1 - 광대역 특성 보상 영상증폭 회로 - Google Patents

광대역 특성 보상 영상증폭 회로 Download PDF

Info

Publication number
KR910008130B1
KR910008130B1 KR1019890017152A KR890017152A KR910008130B1 KR 910008130 B1 KR910008130 B1 KR 910008130B1 KR 1019890017152 A KR1019890017152 A KR 1019890017152A KR 890017152 A KR890017152 A KR 890017152A KR 910008130 B1 KR910008130 B1 KR 910008130B1
Authority
KR
South Korea
Prior art keywords
amplifier
frequency component
node
frequency band
signal
Prior art date
Application number
KR1019890017152A
Other languages
English (en)
Other versions
KR910010835A (ko
Inventor
변영갑
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019890017152A priority Critical patent/KR910008130B1/ko
Publication of KR910010835A publication Critical patent/KR910010835A/ko
Application granted granted Critical
Publication of KR910008130B1 publication Critical patent/KR910008130B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G5/00Tone control or bandwidth control in amplifiers

Landscapes

  • Amplifiers (AREA)

Abstract

내용 없음.

Description

광대역 특성 보상 영상증폭 회로
제1도는 종래의 영상증폭 회로도.
제2도는 본 발명에 따른 광대역 특성 보상 영상증폭 회로.
* 도면의 주요부분에 대한 부호의 설명
10 : 주파수 대역 분리부 20 : 고주파 대역 증폭부
30 : 저주파 대역 증폭부 40 : 광대역 영상신호증폭부
100 : 신호 입력단자 200 : 신호 출력단자
본 발명은 광대역 특성 보상 영상증폭 회로에 관한 것으로, 특히 영상표시 장비의 광대역 영상증폭 회로에 있어서 영상증폭 회로의 저주파 특성과 고주파 특성의 상이함에 따른 저주파 성분의 이득과 고주파 성분의 이득의 차를 보상하는 회로에 관한 것이다.
일반적으로 영상표시 장비에서 영상신호에 포함되는 주파수 성분은 직류 성분에서부터 수 메가헤르츠(MHz)까지 광대역에 걸쳐 분포된다.
한편 상기 광대역의 영상신호를 증폭하는 회로로서 차동증폭회로가 사용되고 있으나, 상기 차동증폭회로는 주파수 대역에 따라 증폭 특성이 다르므로 상기 차동증폭회로의 입력 파형과 출력파형이 상이하게 된다.
제1도는 종래의 영상증폭 회로도로서, 서로 대칭으로 접속된 제1, 제2트랜지스터(Q1-Q2)와 전원전압(VCC)에 공통으로 접속되어 있는 상기 제1, 제2트랜지스터(Q1-Q2)의 콜렉터(Collector)저항(R1-R2) 및 전원전압 (VCC)과 상기 제1, 제2트랜지스터(Q1-Q2)의 베이스(Base)사이에 각각 접속되는 바이어스저항 (R3-R4)과 상기 제1, 제2트랜지스터(Q1-Q2)에 공통으로 접속되는 에미터(Emitter)저항(R9)으로 구성된다.
제1도의 구성회로의 동작은 트랜지스터(Q1)와 트랜지스터(Q2)의 베이스와 콜렉터에 전원전압(VCC)이 인가되고 트랜지스터(Q1)의 베이스에 입력신호가 인가되면 상기 트랜지스터(Q1-Q2) 각각의 바이어스 (Bias)저항(R3-R4)에 의해 상기 트랜지스터(Q1-Q2)가 온(On)된다. 그러므로 입력된 신호는 트랜지스트(Q1)의 에미터를 거쳐 트랜지스터(Q2)의 콜렉터로 출력된다. 따라서 상기와 같이 입력 신호된 신호가 트랜지스터(Q2)의 콜렉터로 증폭되어 츨력되면서 고주파 성분과 저주파 성분이 상이한 상태로 출력되므로 광대역 영상단에서는 파형의 상승시간 및 하강시간의 주파수 특성이 나빠지는 문제점이 있었다. 또한 디스플레이상에서는 새그현상이 나타나므로서 화면의 상태가 일정하지 않게 되며 해상도가 저하되는 결점이 있었다.
따라서 본 발명의 목적은 광대역 영상신호를 수신하여 화면에 디스플레이 하는 영상표시 장비에 있어서, 광대역 영상 증폭출력파형의 저주파 성분의 이득과 고주파 성분이 이득차를 보상하여 주파수 특성을 개선시키며 안정된 영상을 표시하도록 하는 광대역 특성 보상 영상증폭 회로를 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명은 입력된 광대역 영상신호를 용량성 리액턴스(Reactance) 특성에 의해 고주파 성분과 저주파 성분을 분리하는 주파수 대역 분리부와, 분리된 신호중 고주파 성분을 증폭하며 고주파 성분의 이득을 보장하는 고주파 대역 증폭부와, 분리된 신호중 저주파 성분과 궤환된 출력신호의 차를 증폭하는 저주파 대역 증폭부와, 고주파 성분과 저주파 성분을 포함한 광대역 영상 신호를 증폭하여 출력하는 광대역 영상증폭부로 구성됨을 특징으로 한다.
제2도는 본 발명에 따른 광대역 특성 보상 영상증폭 구체회로도로서, 입력신호인 광대역 영상신호를 용량성 리액턴스 특성에 의해 고주파 성분과 저주파 성분으로 분리하는 주파수 대역 분리부(10), 상기 주파수 대역 분리부(10)에서 출력되는 고주파 성분과 제1노드(Node)(N1)로 궤환되는 신호를 증폭하며 고주파 성분의 이득을 보정하는 고주파 대역 증폭부(20)와 , 상기 주파수대역 분리부(10)에서 출력되는 저주파 성분과 제2노드에서 궤환되는 신호의 차를 증폭하는 저주파대역 증폭부(30)와 , 상기 주파수 대역증폭부(20)의 출력과 상기 저주파 대역증폭부(30)의 출력을 증폭하여 출력하는 광대역 영상신호 증폭부(40)로 구성된다.
제2도의 구성중 주파수 대역분리부(10)는 신호 입력측에 제1캐패시터와 제2캐패시터가 병렬로 접속되어 제1캐패시터와 제2캐패시터의 용량차에 따른 용량성 리액턴스 특성에 의해 상기 입력 신호를 저주파 성분과 고주파 성분으로 분리 출력한다. 고주파 대역증폭부(20)는 소오스 폴로워(Source Follow)로 되어 게이트(Gate)에 입력되는 상기 주파수 대역분리부(10)의 고주파 성분과 제1노드(N1)로 궤환되는 신호를 증폭하는 전계효과 트랜지스터(Tr10)와, 상기 전계효과 트랜지스터(Tr10)의 게이트와 제1노드(N1)에 접속되는 바이어스 저항(R11) 및 상기 전계효과 트랜지스터(Tr10)의 소오스와 제1노드(N1)에 접속되는 궤환저항(R10)과, 상기 전계효과 트랜지스터(Tr10)의 드레인(Drain)과 전원전압(V +)사이에 접속되는 드레인 저항(R14)과, 상기 궤환 저항(R10)에 병렬로 접속되어 고주파 성분을 보정하는 캐패시터(C12)로 구성된다. 저주파 대역증폭부(30)는 상기 저주파 성분을 반전 단자로 입력하고 제2노드(N2)에서 궤환되는 신호를 비반전 단자로 입력하여 두 신호의 차를 증폭하여 출력하는 오차증폭기(OP)와, 상기 오차증폭기(OP)의 비 반전단자와 제2노드(N2) 사이에 접속되어 제2노드(N2)의 신호를 상기 오차증폭기(OP)의 비 반전 단자로 궤환시키며 저항을 가변시킴으로써 제2노드(N2)의 신호와 저주파 성분이 같도록 하는 가변저항(VR)과, 상기 오차증폭기(OP)의 출력을 베이스로 입력하고 증폭하여 콜렉터로 출력하는 트랜지스터(Tr11)와, 상기 트랜지스터(Tr11)의 에미터와 부 전원전압(V-)에 접속된 저항(R13) 및 상기 트랜지스터(Tr11)의 콜렉터와 제1노드(N1)사이에 접속되는 저항(R12)으로 구성된다. 광대역 영상 신호증폭부(40)는 에미터 폴로워로 되어 베이스가 상기 고주파 대역증폭부(20)의 출력과 상기 저주파 대역증폭부(30)의 출력을 입력하여 에미터로 출력하는 트랜지스터(Tr12)와, 상기 트랜지스터(Tr12)의 콜렉터와 전원전압(V+)사이에 접속되는 콜렉터 저항(R15)과, 상기 트랜지스터(Tr12)의 에미터와 접지사이에 접속되는 에미터 저항(R16)으로 구성된다.
이하 본 발명에 따른 제2도의 동작예를 첨부한 도면을 참조하여 상세히 설명한다. 전원(V+,V-)이 온되고 광대역 영상신호가 입력신호(Si)로서 신호입력단자(100)을 통하여 주파수 대역분리부(10)로 입력되면, 상기 주파수 대역분리부(10)는 상기 입력신호(Si)중 용량을 작게하여 용량성 리액턴스를 크게하므로서 저주파 성분의 통과를 저지하는 캐패시터(C11)를 통하여 고주파 성분을 출력하고, 용량을 크게하여 용량성 리액턴스를 작게한 캐패시터(C10)을 통하여 저주파 성분을 출력한다. 그러므로 고주파 증폭부(20)는 상기 주파수 대역분리부(10)에서 출력되는 고주파 성분을 전계효과 트랜지스터(Tr10)의 게이트로 입력하여 증폭하여 출력한다. 또한 제1노드로부터 상기 전계효과 트랜지스터(Tr10)의 소오스에 궤환되는 신호를 증폭하여 출력한다.
한편 저주파 증폭부(30)는 상기 주파수 대역분리부(10)에서 출력되는 상기 입력신호(Si)중 저주파 성분을 오차증폭기(OP)의 반전 단자에 입력하고, 제2노드의 신호를 가변저항(VR)으로서 궤환시켜 상기 오차증폭기(OP)의 비반전 단자에 입력하여 상기 입력신호(Si)의 저주파 성분과 상기 제2노드(N2)에서 궤환된 신호의 차를 증폭하여 출력한다. 그러므로 상기 오차증폭기(OP)의 출력은 트랜지스터(Tr11)의 베이스에 입력되어 저항(R12)를 통해 출력된다. 따라서 광대역 영상증폭부(40)는 상기 고주파 대역증폭부(20)의 고주파 성분의 출력과 상기 저주파 대역증폭부(30)의 저주파 성분의 출력을 트랜지스터(Tr12)로 입력하고 증폭하여 신호출력단자(20)로 출력한다. 상기 광대역 특성 보상 영상증폭 회로의 동작중, 상기 저주파 대역증폭부(30)에서는 가변저항(VR)을 조정하여 고주파 성분의 레벨(Level)과 저주파 성분의 레벨을 같게한다. 또한 상기 고주파 대역증폭부(30)의 전계효과 트랜지스터(Tr10)의 소오스에 정궤환이 걸려 있으므로 캐패시터(C11)를 통해 입력되는 입력신호(Si)의 고주파 성분과 상기 저주파 대역증폭부(30)의 트랜지스터(Tr11)의 콜렉터의 출력 신호가 동일한 레벨이 된다.
한편 고주파성분은 고주파 대역증폭부(20)에서 캐패시터(C12)의 용량값에 따라 보정되며, 저주파 성분은 주파수 분리부(10)의 캐패시터(C10) 용량값에 의해 보정된다.
상술한 바와같이 본 발명은 영상표시 장비의 광대역 영상증폭 회로에 있어서, 영상증폭 회로의 저주파 특성과 고주파 특성의 상이함에 따른 저주파 성분의 이득의 차를 보상하며 입력파형과 동일한 파형을 출력토록하는 회로로서 주파수 특성을 개선시키고 화면의 해상도를 좋게하며 새그현상을 없앰으로서 화면의 상태를 일정하게 할 수 있다.

Claims (4)

  1. 광대역 특성 보상 영상증폭 회로에 있어서, 입력 신호인 광대역 영상 신호를 용량성 리액턴스 특성에 의해 고주파 성분과 저주파 성분으로 분리하는 주파수 대역분리부(10)와, 상기 주파수 대역분리부(10)에서 출력되는 고주파 성분과 제1노드로 궤환되는 신호를 증폭하여 고주파 성분의 이득을 보정하는 고주파 대역증폭부(20)와, 상기 주파수 대역분리부(10)에서 출력되는 저주파 성분과 제2노드에서 궤환되는 신호의 차를 증폭하는 저주파 대역증폭부(30)와, 상기 고주파 대역증폭부(10)의 출력과 상기 저주파 대역증폭부(30)의 출력을 증폭하여 출력하는 광대역 영상신호 증폭부(40)로 구성되어 저주파 성분의 이득과 고주파 성분의 이득의 차를 보상하여 입력파형과 동일한 파형을 출력토록 동작함을 특징으로 하는 광대역 특성 보상 영상증폭 회로.
  2. 제1항에 있어서, 주파수 대역분리부(10)는 신호입력측에 제1캐패시터와 제2캐패시터가 병렬로 접속되어 제1캐패시터의 용량차에 따른 용량성 리액턴스 특성에 의해 상기 입력신호를 저주파 성분과 고주파 성분으로 분리 출력함을 특징으로 하는 광대역 특성 보상 영상증폭 회로.
  3. 제1항에 있어서, 고주파 대역증폭부(20)는 소오스 폴로워(Source Fillow)로 되어 게이트(Gate)에 입력되는 상기 주파수 대역분리부(10)의 고주파 성분과 제1노드로 궤환되는 신호를 증폭하는 전계효과 트랜지스터와, 상기 전계효과 트랜지스터의 게이트와 제1노드에 접속되는 바이어스 저항 및 상기 전계효과 트랜지스터의 소오스와 제1노드에 접속되는 궤환저항과, 상기 전계효과 트랜지스터의 드레인(Drain)과 전원 전압 사이에 접속되는 드레인 저항과, 상기 궤환 저항에 병렬로 접속되어 고주파 성분을 보정하는 캐패시터로 구성됨을 특징으로 하는 광대역 특성 보상 영상증폭 회로.
  4. 제1항에 있어서, 저주파 대역증폭부(30)는 상기 저주파 성분을 반전단자로 입력하고 제2노드에서 궤한되는 신호를 비반전 단자로 입력하여 두 신호를 차를 증폭하여 출력하는 오차증폭기(OP)와, 상기 오차증폭기의 비 반전 단자와 제2노드 사이에 접속되어 제2노드의 신호를 상기 오차증폭기의 비 반전 단자로 궤환시키며 저항을 가변시킴으로써 제2노드의 신호와 저주파 성분이 같도록 하는 가변 저항과, 상기 오차증폭기의 출력을 베이스로 입력하고 증폭하여 콜렉터로 출력하는 트랜지스터와, 상기 트랜지스터의 에미터와 부 전원 전압에 접속된 저항 및 상기 트랜지스터의 콜렉터와 제1노드 사이에 접속되는 저항으로 구성됨을 특징으로 하는 광대역 특성 보상 영상증폭 회로.
KR1019890017152A 1989-11-24 1989-11-24 광대역 특성 보상 영상증폭 회로 KR910008130B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890017152A KR910008130B1 (ko) 1989-11-24 1989-11-24 광대역 특성 보상 영상증폭 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890017152A KR910008130B1 (ko) 1989-11-24 1989-11-24 광대역 특성 보상 영상증폭 회로

Publications (2)

Publication Number Publication Date
KR910010835A KR910010835A (ko) 1991-06-29
KR910008130B1 true KR910008130B1 (ko) 1991-10-10

Family

ID=19292039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017152A KR910008130B1 (ko) 1989-11-24 1989-11-24 광대역 특성 보상 영상증폭 회로

Country Status (1)

Country Link
KR (1) KR910008130B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576454B1 (ko) 2004-03-22 2006-05-08 주식회사 하이닉스반도체 뱅크 선택이 가능한 병렬 테스트 회로 및 그 병렬 테스트방법

Also Published As

Publication number Publication date
KR910010835A (ko) 1991-06-29

Similar Documents

Publication Publication Date Title
US4172238A (en) Differential amplifiers
US5378997A (en) Low noise amplifier with capacitive feedback
US20120049963A1 (en) Amplifying circuit
US3304513A (en) Differential direct-current amplifier
US4517525A (en) Balancing compensation in differential amplifiers with a single-ended drive
US4000474A (en) Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics
US3914704A (en) Feedback amplifier
KR910008130B1 (ko) 광대역 특성 보상 영상증폭 회로
KR100259745B1 (ko) 광대역 증폭기
JPS6315764B2 (ko)
EP0445879B1 (en) Broadband signal amplifier
US4178559A (en) Amplifier distortion reduction apparatus
CA1252526A (en) Wideband amplifier with active high-frequency compensation
US4365206A (en) Differential amplifier
US6801090B1 (en) High performance differential amplifier
US4167708A (en) Transistor amplifier
US4511853A (en) Differential amplifier circuit having improved control signal filtering
US3176236A (en) Drift stabilized amplifier
US5334949A (en) Differential amplifiers
US3383615A (en) Wide-band linear power amplifier
KR100209473B1 (ko) 광대역 증폭 회로
US3439285A (en) Stabilized direct-coupled amplifier
US3702443A (en) Audio-frequency signal level control circuit
JP4221131B2 (ja) 可変利得増幅回路
JP2610269B2 (ja) 可変位相補償装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020930

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee