KR910007506B1 - Method of semiconductor device - Google Patents

Method of semiconductor device Download PDF

Info

Publication number
KR910007506B1
KR910007506B1 KR1019830005874A KR830005874A KR910007506B1 KR 910007506 B1 KR910007506 B1 KR 910007506B1 KR 1019830005874 A KR1019830005874 A KR 1019830005874A KR 830005874 A KR830005874 A KR 830005874A KR 910007506 B1 KR910007506 B1 KR 910007506B1
Authority
KR
South Korea
Prior art keywords
lead
metal wire
bonding
thin metal
semiconductor device
Prior art date
Application number
KR1019830005874A
Other languages
Korean (ko)
Other versions
KR850005140A (en
Inventor
기미오 미요시
Original Assignee
간사이 닛뽄 덴끼 가부시기가이샤
아라끼 쓰네오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 간사이 닛뽄 덴끼 가부시기가이샤, 아라끼 쓰네오 filed Critical 간사이 닛뽄 덴끼 가부시기가이샤
Priority to KR1019830005874A priority Critical patent/KR910007506B1/en
Publication of KR850005140A publication Critical patent/KR850005140A/en
Application granted granted Critical
Publication of KR910007506B1 publication Critical patent/KR910007506B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Abstract

내용 없음.No content.

Description

반도체장치의 제조방법Manufacturing Method of Semiconductor Device

본 발명은 반도체장치의 제조방법에 관하여, 특히 반도체소자에서 연장되는 가느다란 금속선의 리이드에의 "본딩" 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of "bonding" a thin metal wire to a lead extending from a semiconductor device.

일반으로 이 종류의 반도체장치는 예컨대 방열판에 반도체소자를 고정함과 아울러, 반도체소자의 전극과 한쪽끝이 반도체소자의 근처에 위치하도록 배치된 리이드를 가느다란 금속선으로서 본딩하며, 또한 반도체 소자를 포함하는 주요부분을 수지재로서 모올드 피복하여 구성되어 있다.In general, this kind of semiconductor device fixes a semiconductor element to a heat sink, for example, and bonds the semiconductor element with a thin metal wire arranged so that one end of the semiconductor element is positioned near the semiconductor element, and also includes the semiconductor element. The main part is formed by coating a resin as a resin material.

그런데 가느다란 금속선을 반도체소자 및 리이드에 본딩할때에 반도체소자 및 리이드는 예컨대 200-300℃정도로 가열되는 관계로서, 리이드가 동(銅) 혹은 동합금으로서 구성되어 있는 경우에는 이러한 가열에 의하여 표면이 산화되어 버린다.However, when the thin metal wire is bonded to the semiconductor element and the lead, the semiconductor element and the lead are heated to, for example, about 200-300 ° C. In the case where the lead is composed of copper or copper alloy, the surface is prevented by such heating. It oxidizes.

이 때문에 가느다란 금속선이 리이드에의 본딩을 양호하게 행할 수가 없을뿐만 아니라 가령 본딩할 수 있었다 하여도 충분한 본딩 강도(强度)는 얻을 수 없다.For this reason, even if a thin metal wire cannot bond well to a lead well, even if it can bond, for example, sufficient bonding strength cannot be obtained.

따라서 종래의 있어서는 리이드에 있어서의 가느다란 금속선의 본딩예정부분을 사전에 은(銀)등의 도금층이 부분적으로 형성되어 있다.Therefore, in the related art, a plating layer of silver or the like is partially formed in advance on the bonding scheduled portion of the thin metal wire in the lead.

이 구성에 의하면 반도체소자 및 리이드의 가열에 의하여서도 금속도금층의 표면이 산화하지 아니하기 때문에 가느다란 금속선을 반도체소자 및 리이드에 충분한 강도로써 확실하게 본딩할수가 있어서 반도체 장치로서의 신뢰성도 충분히 확보할수 있다.According to this configuration, since the surface of the metal plating layer does not oxidize even when the semiconductor element and the lead are heated, the thin metal wire can be reliably bonded to the semiconductor element and the lead with sufficient strength, thereby ensuring sufficient reliability as a semiconductor device. .

그러나 금속도금층에는 주로 은(銀)이 사용되고 있으며 부분적으로 도금처리되는 관계로 재료비는 물론이며 가공비도 높게되어서 반도체장치의 가격이 높게된다.However, silver is mainly used for the metal plating layer, and since it is partially plated, the material cost and the processing cost are also high, resulting in high price of the semiconductor device.

이 때문에 최근에는 리이드 표면의 금속도금층(은 도금층)을 생략하는 것에 의하여 가격의 저하절감을 도모함과 아울러 가느다란 금속선의 리이드에의 본딩선을 금속도금층을 갖춘것에 비교하여 손색이 없도록 배려한 본딩 방법이 제안되고 있다.For this reason, in recent years, the omission of the metal plating layer (silver plating layer) on the lead surface reduces the price and the bonding method in consideration of the inferiority of the bonding wire to the lead of the thin metal wire compared with the metal plating layer. Is being proposed.

예컨대 특허공개공보 소화 56년 제93338호 공보에는 리이드에 가느다란 금속선을 본딩함과 앞서서 본딩할 예정부분에 수소염(水素焰) 내지 수소류(水素流)를 접촉시켜 그 부분에 형성되어 있는 산하피막을 환원제거하는 본딩방법이 개시되어 있다.For example, Japanese Patent No. 93338 discloses a subsidiary body formed by bonding a thin metal wire to a lead and contacting a hydrogen salt or a hydrogen stream to a portion to be bonded earlier. A bonding method for reducing and removing a coating is disclosed.

본 방법에 있어서 리이드 표면의 산화피막을 수소염에 의하여 완전히 환원제거하면 어느정도 상당한 본딩성이 얻어지기는 하나 보통 가느다란 금속선 1개에 대하여 본딩 시간이 0.45초 정도인 것에 리이드 표면의 충분한 환원은 기대할수 없어서 약간의 산화피막이 남게되어 이 때문에 충분한 본딩 강도를 얻을수가 없다.In this method, when the oxide film on the surface of the lead is completely reduced and removed by hydrogen salt, a considerable amount of bonding property is obtained, but the bonding time is about 0.45 seconds for one thin metal wire, and sufficient reduction of the surface of the lead is expected. You will not be able to do so, leaving a small amount of oxide film, which will not give you sufficient bonding strength.

가령 작업능률의 저하를 무시하여 리이드 표면의 산화피막을 수소염에 의하여 완전히 환원제거하여도 금속도금층을 보유하는 리이드에 가느다란 금속선을 본딩한것에 비하여 본딩 강도가 적어서 모올드 수지재의 열경화할때에 있어서의 응력(應力)에 의하여 가느다란 금속선이 리이드에서 이탈되거나 하여 반도체장치로서 충분한 신뢰성을 확보할 수가 없는 것이다.For example, even when the oxide film on the surface of the lead is completely reduced and removed by hydrogen salt, ignoring the decrease in working efficiency, the bonding strength is less than that of the thin metal wire bonded to the lead holding the metal plating layer. The thin metal wires are separated from the lead due to the stress in the wires, so that sufficient reliability cannot be secured as a semiconductor device.

그래서 본 발명자는 이점에 관하여 여러 가지로 검토를 시도한 결과 그 메카니즘(mechanism)에 대하여서는 명백하지 못하다 하겠으나 리이드 표면의 가공 결함층에 원인이 있음을 규명하였다.Therefore, the present inventors have tried to examine the advantages in various ways and it is clear that the mechanism is not clear. However, the inventors have found that there is a cause in the processing defect layer on the surface of the lead.

그러므로 본 발명의 목적은 리이드 표면에 있어서의 가느다란 금속선의 본딩 예정부분에 약간의 산화피막이 형성되어 있어도 가느다란 금속선을 리이드에 실용상 지장이 없는 정도의 강도로써 본딩 가능하게 함에 있다.Therefore, an object of the present invention is to enable a thin metal wire to be bonded to the lead with a strength that is practically impaired even if a slight oxide film is formed on the scheduled portion of the thin metal wire to be bonded on the lead surface.

그리고, 본 발명의 특징은 반도체소자의 전극에서 연장되는 가느다란 금속선을 표면에 금속도금층이 형성되어 있지 아니한 리이드에 본딩함에 앞서서 리이드의 표면층 부분을 산성용액 또는 염기성용액으로서 에칭 제거함에 있다.A feature of the present invention is to etch away the surface layer portion of the lead as an acidic solution or a basic solution before bonding the thin metal wire extending from the electrode of the semiconductor element to the lead on which the metal plating layer is not formed on the surface.

본 발명에 의하면 리이드의 본딩 예정부분은 산성용액 또는 염기성용액으로서 에칭되는 관계로, 그 표면층부분에 형성되어 있는 가공결함층을 제거할 수가 있다.According to the present invention, since the bonding scheduled portion of the lead is etched as an acidic solution or a basic solution, the processing defect layer formed on the surface layer portion can be removed.

이 때문에 금속도금층을 보유하는 리이드에 가느다란 금속선을 본딩한것에 비하여 손색이 없는 본딩 강도가 얻어져서, 모올드 수지재의 염경화에 기인하는 가느다란 금속선의 리이드로부터의 이탈불량도 모두 없게 할 수 있다.As a result, the bonding strength is inferior to that of the thin metal wire bonded to the lead having the metal plating layer, so that any defects from the thin metal wire lead due to the salt hardening of the molybdenum resin material can be eliminated. .

또 리이드의 표면에는 금속도금층이 전연 형성되어 있지 아니하므로 가격을 유효하게 절감할수 있다.In addition, since the metal plating layer is not entirely formed on the surface of the lead, the cost can be effectively reduced.

다음에 본 발명이 구체적 실시예에 대하여 설명한다.Next, specific examples of the present invention will be described.

[실시예 1]Example 1

판두께가 1.5t㎜의 무산소동(無酸素銅)으로부터 이루어진 방열판과 판두께가 0.25t㎜의 무산소동으로 된 리이드를 일체화하여 구성된 리이드프레임을 탈지처리한후 불화수소암모늄(산성활성제) 50g/l 농황산 30㎖/l을 혼합하여 이루어진 산성용액에 40초간 침지한다. 그리고 인양한후 세정 건조한다.50 g / of ammonium bifluoride (acid activator) after degreasing the lead frame formed by integrating a heat sink made of oxygen-free copper having a plate thickness of 1.5 t mm and a lead made of an oxygen-free copper having a plate thickness of 0.25 t mm. l Soak for 40 seconds in an acidic solution made by mixing 30 ml / l concentrated sulfuric acid. After lifting, it is washed and dried.

이것에 의하여 리이드의 표면은 약 3㎛ 에칭 제거되었다. 다음에 방열판에 2㎜의 반도체소자를 은(銀)페이스트를 사용하여 고정한다.As a result, the surface of the lead was etched away by about 3 mu m. Is fixed by using the following 2 ㎜ of the semiconductor device (銀) to the heat sink paste on.

이 리이드프레임을 300℃로 조정되고 또한 질소 분위기로 유지된 가열로에 삽입하여 반도체소자의 전극과 리이드의 끝부분에 25∮㎛의 금속선(金屬線)(가느다란 금속선)을 초음파 열압착 본딩법에 의하여 본딩한다.The lead frame was inserted into a heating furnace adjusted to 300 ° C. and maintained in a nitrogen atmosphere to ultrasonically bond a 25 μm metal wire (a thin metal wire) to the electrode of the semiconductor element and the end of the lead. Bond by.

또한 금속선 1개씩의 본딩시간은 0.45초로 설정하였다. 그렇게 한후 반조체소자를 포함하는 주요부분을 에폭시 수지로써 모올드 피복한다.In addition, the bonding time of each metal wire was set to 0.45 second. After that, the main part including the semi-structured element is covered with a mould by epoxy resin.

이 반도체장치에 있어서 반도체소자의 정크션 온도가 120℃로 되도록 조건설정하여 ON-OFF 동작을 6000회 반복하였던바 금속선의 리이드로부터의 이탈불량은 전연 발생하지 아니하였다.In this semiconductor device, the ON-OFF operation was repeated 6,000 times under the condition that the junction temperature of the semiconductor element was set to 120 DEG C. As a result, the defects from the lead of the metal wire did not occur at all.

또 금속선 본딩후에 리이드쪽에 본딩되어 있는 금속선에 7g의 인장력을 작용시켰든 바, 500개중 이탈불량은 1개도 발생하지 아니하였다. 또한 본딩할때의 리이드의 표면에는 극히 얇은 산화피막이 형성되어 있었지만 초음파 열압착 본딩법에 의한 본딩에 의하여 금속선의 리이드에의 본딩을 확실하게 행할 수가 있어서 강도 불량은 전혀 발생하지 않았다.In addition, 7g of tensile force was applied to the metal wire bonded to the lead side after the metal wire bonding. As a result, none of the 500 defects occurred. In addition, an extremely thin oxide film was formed on the surface of the lead at the time of bonding, but bonding of the metal wire to the lead could be reliably bonded by the ultrasonic thermocompression bonding method, so that no strength defect occurred.

그러나, 리이드의 표면을 에칭처리 아니한 종래예(특허공개공보 소화 56년 제93338호 공보)에서는 금속선의 본딩 불량이 500개중 3개 발생하였다.However, in the conventional example in which the surface of the lead was not etched (Japanese Patent Publication No. 93338), three of 500 defects in bonding of the metal wire occurred.

[실시예 2]Example 2

실시예 1의 리이드프레임을 불화수소 암모늄 50g/l 염산 60㎖/l을 혼합하여서 이루어진 산성용액(상시온도)에 50초간 침지하고 인양하여 건조한다.The leadframe of Example 1 was immersed in an acidic solution (normal temperature) made by mixing 50 g / l ammonium hydrogen fluoride 60 ml / l hydrochloric acid for 50 seconds, and then lifted and dried.

이하 실시예 1과 동일한 조건으로 반도체장치를 제작하였던바, 금속선의 본딩불량은 전연 발생하지 아니하였다.Since the semiconductor device was manufactured under the same conditions as in Example 1, the bonding defect of the metal wire did not occur at all.

[실시예 3]Example 3

실시예 1의 리이드프레임을 불화수소 암모늄 40g/l 질산(硝酸) 50㎖/l을 혼합하여서 이루어진 산성용액에 60초 침지한후 리이드에 금속선을 본딩하였던바, 본디강도(인장하중)은 8g이어서, 충분히 실용에 견딜수 있는 것이다.The lead frame of Example 1 was immersed in an acidic solution made by mixing 40 g / l ammonium hydrogen fluoride and 50 ml / l of nitric acid for 60 seconds, and then bonded to a lead by a metal wire. The bond strength (tensile load) was 8 g. It is enough to endure practical use.

[실시예4]Example 4

실시예 1의 리이드프레임을 60g/l의 수산화나트륨 용액(염기성용액)에 60초 침지한후 리이드에 25∮㎛의 금속선을 본딩하였던 바, 실시예 3과 동일한 효과를 얻을 수 있었다.The lead frame of Example 1 was immersed in 60 g / l sodium hydroxide solution (basic solution) for 60 seconds and then bonded to the lead with a metal wire of 25 μm, thereby obtaining the same effect as Example 3.

또한 본 발명에 있어서 산성용액 또는 염기성용액은 상기한 실시예에만 제약(制約)되지 아니하고 리이드의 재료 작업성 등을 고려하여 적합하게 변경할 수 있다.In addition, in this invention, an acidic solution or a basic solution is not restrict | limited only to the said Example, It can change suitably in consideration of the material workability of a lead, etc.

또 리이드에 가느다란 금속선을 본딩할때에 리이드의 주변은 불활성 분위기로 하는 외에 환원성 분위기로 하거나 혹은 특허공개공보 소화56년 제93338호 공보와같이 개개의 리이드에 대하여 수소염 등에 의하여 환원조작할수도 있다.When bonding a thin metal wire to the lead, the surrounding area of the lead may be made inert atmosphere, or it may be reduced atmosphere or reduced operation of each lead by hydrogen salt or the like as disclosed in Japanese Patent Publication No. have.

Claims (1)

반도체소자의 전극에서 연장되는 가느다란 금속선을 표면에 금속도금충이 형성되어 있지 아니한 리이드에 본딩함에 앞서서, 리이드의 표면층부를 산성용액 또는 염기성용액으로 에칭 제거하는 것을 특징으로 하는 반도체장치의 제조방법.A method of manufacturing a semiconductor device, characterized in that the surface layer portion of the lead is etched away with an acidic solution or a basic solution prior to bonding a thin metal wire extending from an electrode of the semiconductor element to a lead having no metal plating insect formed thereon.
KR1019830005874A 1983-12-12 1983-12-12 Method of semiconductor device KR910007506B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019830005874A KR910007506B1 (en) 1983-12-12 1983-12-12 Method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019830005874A KR910007506B1 (en) 1983-12-12 1983-12-12 Method of semiconductor device

Publications (2)

Publication Number Publication Date
KR850005140A KR850005140A (en) 1985-08-21
KR910007506B1 true KR910007506B1 (en) 1991-09-26

Family

ID=19230587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830005874A KR910007506B1 (en) 1983-12-12 1983-12-12 Method of semiconductor device

Country Status (1)

Country Link
KR (1) KR910007506B1 (en)

Also Published As

Publication number Publication date
KR850005140A (en) 1985-08-21

Similar Documents

Publication Publication Date Title
US8994159B2 (en) Semiconductor device and manufacturing method thereof
US9870983B2 (en) Lead frame, method for manufacturing lead frame, semiconductor device, and method for manufacturing semiconductor device
JP3537417B2 (en) Semiconductor device and manufacturing method thereof
JPS63148646A (en) Semiconductor device
KR100710090B1 (en) Aluminum leadframes for semiconductor devices and method of fabrication
US4767049A (en) Special surfaces for wire bonding
US4800178A (en) Method of electroplating a copper lead frame with copper
JPS6050343B2 (en) Lead frame for semiconductor device manufacturing
KR910007506B1 (en) Method of semiconductor device
JPH0445985B2 (en)
KR100534219B1 (en) Semiconductor device and method of producing the same
JP2634341B2 (en) Lead frame for pressure sensor and method of manufacturing the same
KR20010076196A (en) Semiconductor device and method of producing the same, lead frame and method of producing the same
JPS6050342B2 (en) Lead frame for semiconductor device manufacturing
JP2000252402A (en) Semiconductor device, mounting method thereof and electronic device
JPH0319702B2 (en)
JP2003318346A (en) Resin sealed semiconductor device and manufacturing method thereof
KR920000559B1 (en) Semiconductor device
JPS5925237A (en) Semiconductor device
JPH0362959A (en) Manufacture of lead frame
JPH0290662A (en) Inner lead of lead frame
JPH0228260B2 (en)
JPS59149028A (en) Manufacture of semiconductor device
JPS63202944A (en) Lead frame
JPH04215463A (en) Method of plating terminal of glass-sealed package

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950916

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee