KR910005531B1 - 전원안정 및 고속데이타 전송용 출력회로 - Google Patents

Abstract

내용 없음.

Description

전원 안정 및 고속데이터 전송용 출력회로

제1도는 종래의 회로도.

제2도는 본 발명의 회로도.

제3도는 종래의 데이터 출력회로 및 본 발명의 데이터 출력회로의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

I₁, I₂: 인버터 P₁, P₂: P형 모스트랜지스터

N₃~N₄: 모스트랜지스터

본 발명의 데이터 전송 출력회로에 관한 것으로, 장거리 데이터 전송규격을 만족시키면서 실지 응용상에서 단거리 데이터 전송경우까지도 고려하여 종래 출력회로 보다 전원 레벨을 안정화 시키면서도 데이터 전송처리를 신속히 할수 있게 한 것이다.

일반적으로 출력회로는 최대 드라이브 수신단의 수신능력(수신단 자체, 송.수신 간 거리등)을 감안하여 송신단의 출력회로의 드라이브용량을 결정하기 때문에 수신단의 수용능력이 크게 요구되는 경우에는 송신단의 드라이브이에 따라 용량이 커져야 한다.

그러나 어느 정도 이상부터는 드라이브용량이 커지게 되면 출력 드라이브 회로에 연결된 전원전압의 불안정 문제가 생긴다.

즉, 특별히 크기가 큰 송신용 출력 트랜지스터가 스위칭할 때 그만큼 큰 순간 전류가 전원양단에 흐르므로 그때 전원전압의 불안정 정도가 커지고, 전원전압의 불안정 정도가 심하면 심할수록 이 송신용 출력 트랜지스터를 포함한 전에 시스템의 오동작 가능성이 또한 수신단의 최대 수용능력에만 초점을 맞추어 송신단의 출력회로를 설계하게 되면 실지 단거리 송신응용상에는 데이터 전송상에 필요없는 데이터 전송시간 지연이 생긴다.

구체적으로, 제1도와 같은 종래의 회로구성을 사용하였다.

이는 데이터 전송 입력이 인버터(I_1,I₂)를 통과한 신호를 접속된 P채널 트랜지스터(P₂)와 N채널 트랜지스터(N₁)의 공동 케이트 전극으로하고 P채널 트랜지스터(P₂)와 N채널 트랜지스터(N₁)의 공통 접속점에 N채널 트랜지스터(N₅)의 게이트를 접속하고 N채널 트랜지스터(N₅)의 출력을 데이터 전송출력으로 사용케하여서 된 것이다.

이 경우 인버터(I_1,I₂)와 모스트랜지스터(P₂,N₁)는 최종 출력버퍼 모스트랜지스터(N₅)를 구동시키기 위해 덧붙이는 회로이다.

일반적으로 모스트랜지스터(N₅)는 사이즈 큰 트랜지스터이므로 그만큼 큰 로드인 셈이다.

즉, 적어도 트랜지스터(N₅)로드를 구동시키기 위해서는 트랜지스터(N₅)전단에 부가회로가 붙어야 한다.

따라서 데이터 전송시 상당한 시간지연요소가 트랜지스터(N₅)라는 큰 로드를 구동시킬 때 생긴다.

당연히 트랜지스터(N₅)사이즈가 커질수록 시간지연도 커진다.

본 발명 목적은 상기와 같은 전원전압의 불안정과 데이터 전송사에 필요없는 데이터 전송시간 지연을 해결하기 위하여 고안된 것으로서 고출력 데이터 전송시 전원전압이 불안정한 상태가 되는 문제점을 상당히 보상하고, 단거리 데이터 전송시에도 필요없는 데이터 전송시간 지연없이 신속하게 데이터가 처리되게 하고자 하는 것이다.

이와 같은 방편으로서 제1도의 트랜지스트(N₅)를 2개의 트랜지스터로 구성하며, 이를 구동하는 수단으로써 2개의 인버터와 4개의 트랜지스터를 사용하여서된 것으로 제2도 및 3도를 참조하여 상세히 설명하면 다음과 같다.

데이터 전송입력을 인버터(I_1,I₂)를 통하여 P채널 모스트랜지스터(P₂)의 게이트에 제공하고 또한 P채널 모스트랜지스터(P₁) 및 N채널 모스트랜지스터(N₁,N₂)의 각 게이트에 각각 제공하며, 전원(V_CC)을 제공받는 상기 트랜지스터(P₁)와, 트랜지스터(P₂)소오스 접지된 상기 트랜지스터(N₁)를 직렬접속하고, 상기 트랜지스터(P₁)의 소오스와 소오스 접지된 N채널 모스트랜지스터(N₂)의 드레인과 소오스 접지된 N채널 모오스 트랜지스터(N₃)의 게이트를 공통 접속하고, 상기 트랜지스터(N₁)의 출력을 소오스 접지된 N채널 모스트랜지스터(N₄)의 게이트에 제공하며 각 트랜지스터(N₃,N₄)의 출력을 데이터 전송출력으로 하여서 된 것이다.

제3도의 실선은 입력파형, 점선은 출력 2의 파형, 일점쇄선은 출력1의 파형이다.

이의 동작상태를 설명하면 다음과 같다.

데이터 전송입력 신호가 액티브 로우(active low)가 되면 일차적으로 그 신호는 트랜지스터(N₂)의 게이트와 트랜지스터(P₁)의 게이트 인가되어 이들을 출력이 비교적 작은 사이즈의 버퍼용 트랜지스터(N₃)을 구동시킨다.

먼저 트랜지스터(N₃)가 액티브로우로 구동되어 큰 로드가 걸리지 않는 단거리데이타 송신의 경우는 대부분 이때 데이터 전송이 행해진다.

한편 인버터(I_1,I₂)와 트랜지스터(P₁,P₂)를 경유하며 들어온 입력신호도 트랜지스터(N₃)가 액티브된 조금후에 트랜지스터(N₄)를 액티브시킨다.

트랜지스터(N₄)가 액티브되는 경로는 제1도의 트랜지스터(N₅)가 액티브되는 경로와 동일하다.

따라서 트랜지스터(N₄)가 액티브된 이후부터는 트랜지스터(N₃)와 트랜지스터(N₄)가 동시에 액티브된 상황이므로 큰 로드가 걸리는 장거리 데이터 송신에도 가능해진다.

입력신호가 인액티브 하이(inactive high)일때도 마찬가지이다.

제3도에서, 트랜지스터(N₄)를 트랜지스터(N₃)보다 훨씬 크게하였을때의 시간지연(t_D)은 트랜지스터(N₃)가 액티브되고난후 트랜지스터(N₄)가 액티브될때까지의 시간으로 생각할 수 있다.

이상과 같이 본 발명의 시간지연 만큼 데이터 전송이 빨라지게되어 수신단의 로오딩 정도가 작은 단거리 수신의 응용에 유효하며 특히 버퍼 트랜지스터를 2개로 함으로써 액티브시 스위칭되는 시점을 달리시켜주게 되어 종래와 같이 1개의 트랜지스터가 액티브로 스위칭될때에 전원전압이 불안정화 되는 경우도 방지할 수 있게된다.

이는 전원전압을 불안정하게하는 버퍼 트랜지스터의 스위칭시에 순간전류가 두 개의 버퍼로 분산되어 흐르기 때문에 종래 송신용 버퍼회로 보다는 당연히 전원전압에 무리를 주지 않기 때문이다.

따라서 본 발명은 단거리 데이터 전송시 전송시간이 절약되며, 고출력 데이터 전송시 전원전압의 불안정 요소를 격감시킬 수 있도록 한 것이다.

Claims (1)

1. 데이터 전송입력 신호가 일차적으로 P채널 모스트랜지스터 (P₁)와 N채널 모스트랜지스터(N₂)를 경유하여 버퍼용 N채널 모스트랜지스터(N₃)를 구동하게하고, 또한 이차적으로 인버퍼(I_1,I₂)를 통한 P채널 모스트랜지스터(P₂)와 N채널 트랜지스터(N₁)의 접속점에서 N채널 모스트랜지스터(N₄)를 구동하도록 구성하므로써, 트랜지스터(N₃,N₄)의 스위칭되는 시간차를 이용하여 신속한 단거리데이타 전송 및 전원안정화를 기할수 있도록한 데이터 전송출력회로.

Images