KR910003095Y1 - 비데오 카메라의 휘도 합성 회로 - Google Patents

비데오 카메라의 휘도 합성 회로 Download PDF

Info

Publication number
KR910003095Y1
KR910003095Y1 KR2019870002939U KR870002939U KR910003095Y1 KR 910003095 Y1 KR910003095 Y1 KR 910003095Y1 KR 2019870002939 U KR2019870002939 U KR 2019870002939U KR 870002939 U KR870002939 U KR 870002939U KR 910003095 Y1 KR910003095 Y1 KR 910003095Y1
Authority
KR
South Korea
Prior art keywords
signal
output
delayed
comparator
adder
Prior art date
Application number
KR2019870002939U
Other languages
English (en)
Other versions
KR880018743U (ko
Inventor
윤종경
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019870002939U priority Critical patent/KR910003095Y1/ko
Publication of KR880018743U publication Critical patent/KR880018743U/ko
Application granted granted Critical
Publication of KR910003095Y1 publication Critical patent/KR910003095Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/67—Circuits for processing colour signals for matrixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

내용 없음.

Description

비데오 카메라의 휘도 합성 회로
제1도는 비데오 카메라내의 촬상 소자의 필터 배열도.
제2도는 본 고안의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1, 2, 3, 4 : 1H지연소자 5, 6, 8 : 매트릭스
OP3, OP4, OP5, OP7 : 비교기 11, 12, 13 : 가산기
OP1, OP2, OP6 : 연산 증폭기 LPF : 저역 통과 필터
AS1 : 아날로그 스위치
본 고안은 비데오 카메라의 휘도 합성 회로에 관한 것이다.
NTSC 방식에는 큰 부분의 대면적은 3색 신호를 보내고 비교적 적은 부분의 중면적은 2색 신호를 보내며 아주 적은 부분의 소면적은 명암(휘도)만을 보내고 있으며 이는 인간의 눈이 아주 작은 면적에서는 색을 식별할 수 없다는 성질을 이용한 것이다.
그러나 칼라 신호에 대해서는 색상과 포화도만을 보내기 때문에 색을 칠한 부분의 명암도 소면적의 명암과 함께 보낼 필요가 있다.
이때 상기된 명암을 나타내는 신호를 휘도신호(Y)라고 하는데 이러한 휘도신호는 녹색 찰상관으로 부터 얻은 원색의 녹(G)신호를 59%, 적색 촬상관으로 부터 얻은 원색의 적(R) 신호를 30%, 청색 촬상관으로 부터 얻은 원색의 청(B)신호를 11%비율로 합침으로써 휘도신호가 얻어지게 된다.
즉 Y = 0.59G +0.30R +0.11B로 구성되어지며 이때 R = 적색신호, G : 녹색신호, B = 청색신호이다.
이러한 휘도신호를 합성 시키기 위한 종래의 합성회로는 각각의 적, 녹, 청색 신호에 대하여 1수평주기 동안 지연시키는 1H지연소자와, 비교기 및 지연되지 않은 적, 청 신호와 1H 지연된 적, 청 신호를 스위칭시키는 스위칭 소자와, 상기 스위칭 소자의 출력 신호를 지연되지 않은 녹신호 및 1H 지연된 녹신호와 가산시키는 가산기를 다단으로 구성시켜야 되기 때문에 회로구성이 복잡해지고 또한 색 재현성이 양호하지 못한 단점이 있는 것이었다.
본 고안은 상기와 같은 점을 감안하여, 적, 청색 신호를 공용으로 사용하고 이를 아날로그 스위치에 의하여 선택한후 인산처리되게 하므로써 각각의 회로 구성 소자를 크게 줄일수 있는 동시에 색 재연성 및 밸런스가 양호한 비데오 카메라의 휘도 합성회로를 제공하고자 하는 것으로, 이를 첨부도면에 의거 그 구성 및 작용효과를 상세히 설명하면 다음과 같다.
제1도는 비데오 카메라내의 촬상소자의 필터 배열도로써 샘플 앤드 홀드 신호가 SH1일때는 녹색(G)신호가 출력되고 SH2일때는 청색(B) 또는 적색(R) 신호가 출력되는 것을 나타낸다.
제2도는 본 고안의 회로도로써, 녹색(C)신호와, 적색 또는 청색(R/B)신호는 YH매트릭스(5) (6)와 1H 지연소자(1) (2)에 인가됨과 동시에 비교기(OP3)에서 비교된후 가산기(11)에 인가되게 구성하고 상기 1H 지연소자(1) (2)에서 1H 지연된 신호는 1H 지연소자(3) (4)와 YH매트릭스(5) (6)에 인가됨과 동시에 비교기(OP4)에서 비교된후 아날로그 스위치(AS1)의 단자(A)에 인가되게 구성하여 상기 1H 지연소자(3) (4)의 출력신호는 비교기(OP6)에서 비교된후 가산기(11)에 인가되게 구성한다.
그리고 가산기(11)의 가산 출력신호는 연산 증폭기(OP6)에서 증폭되어 아날로그 스위치(AS1)의 단자(B)에 인가되게 구성하고 구동펄스(ID)에 의하여 스위칭 동작이 선택되는 아날로그 스위치(AS1)의 단자(A') (B')출력은 연산증폭기(OP1) (OP2)를 통하여 YL매트릭스(8)와 크로마 매트릭스(9)에 인가되게 구성한다.
또한 지연되지 않은 녹색(G)신호와 이를 1H 및 2H 지연시킨 신호는 보상부(T)에 인가되고 상기 보상부(7)의 출력은 1H 지연된 녹색(G)신호가 인가되는 YL매트릭스(8)의 출력과 가산기(13)에서 가산되게 구성하며 YH매트릭스(5) (6)의 출력은 가산기(12)에서 가산된후 상기 가산기(13)의 출력과 함께 비교기(OP7)를 통하여 저역통과 필터(LPF)에 인가되게 구성한다.
이때 본 고안에서의 구동펄스(ID)는 비데오 카메라의 고체촬상소자 드라이브 펄스의 수평 펄스로 부터 만들게 되며 이러한 구동펄스(ID)가 로우레벨이면(수평라인이 짝수이면) 아날로그 스위치(AS1)는 단자(B) 입력을 단자(A')로 단자(A) 입력은 단자(B')로 출력시키며 구동펄스(ID)가 하이레벨이면(수평라인 홀수이면) 아날로그 스위치(AS1)는 단자(A) 입력은 단자(A')로 단자(B)입력은 단자(B')로 출력시키게 된다.
그리고 본 고안 설명에 있어서, RO, BO, GO는 지연 안된 적, 청, 녹색 신호이고 R1, B1, G1는 1H지연시킨 적, 청, 녹색 신호이며 R2, B2, G2는 2H 지연시킨 적, 청, 녹색 신호를 나타낸다.
이와같이 구성된 본 고안에서 제1도의 필터 배열도에서 알수 있듯이 샘플 앤드 홀드 신호가 SH1일때는 녹색(G)신호가 출력되고 SH2일때는 적색(R) 또는 청색(B) 신호가 출력되는 것으로 이때의 적색(H), 청색(B)신호 출력은 수평라인에 의하여 결정 되어진다.
즉 수평라인이 0, 2, 4‥‥‥의 짝수일때에는 청색(B)신호가 출력 되어지고 수평라인이 1, 3, 5‥‥‥의 홀수일때에는 적색(R)신호가 출력 되어지는 것이다.
이같이 수평라인의 홀수와 짝수에 따라 청색(B) 또는 적색(R)신호가 인가되어지므로 본 고안에서는 첫째, 수평라인이 짝수인 경우와 둘째, 수평라인이 홀수인 경우로 나누어 설명한다.
즉 수평라인이 0, 2, 4‥‥‥의 짝수일 경우 청색(B)신호가 인가되므로 비교기(OP3)에서는 지연되지 않은 GO와 BO 신호를 비교하여 GO-BO 신호로 출력시키게 되고 이러한 비교기(OP3)의 BO-GO 신호는 가산기(11)에 인가되게 된다,
그리고 녹색(G) 및 청색(B)신호는 1H 자연소자(1) (2)에서 1H 지연되어, G1, B1 신호로 출력되게 되고 이러한 G1, B1 신호는 비교기(OP4)에 인가되어 Bl-Gl 신호는 아날로그 스위치(AS1)의 단자(A)에 인가되게 된다.
또한 1H 지연소자(1) (2)에서 1H 지연된 G1, B1 신호는 다시 1H 지연소자(3) (4)에 인가되어 1H 지연되게되므로 최종적으로 2H 지연된 G2, B2 신호는 신호가 출력 되어지며 이러한 G2, B2 비교기(OP5)에서 인가되어 B2-G2 신호로 출력된후 가산기(11)에 인가되게 된다.
그리고 가산기(11)에서는 비교기(OP3)의 B0-G0 신호와 비교기(OP6)의 B2-G2 신호를 가산하여 ((B0-G0) + (B2-G2)) 신호로 출력시키게 되고 이러한 가산기(11)의 출력신호는 연산증폭기 (OP6)에서배 되어((B0-G0) + (B2-G2)) 신호로 아날로그 스위치(AS1)의 단자(B)에 인가되게 된다.
이때 아날로그 스위치(AS1)에 인가되는 구동펄스(ID)는 수평랑니이 짝수이므로 로우레벨로 인가되어 아날로그 스위치(AS1)의 단자(A) 입력을 단자(B')로 출력시키고 단자 (B) 입력은 단자(A')로 출력시키게 된다.
따라서 아날로그 스위치(AS1)의 단자(A')에는((B0-G0) + (B2-G2)) 신호가 출력되어지고 단자(B')에는 B1-G1 신호가 출력 되어지게 하여 아날로그 스위치(AS1)의 단자(A') 출력신호는 다시 연산 증폭기 (OP1)에서 0.11배 되어 0.11×(B0-G0) + (B2-G2)) 신호로 YL매트릭스(8)에 인가되게 되고 또한 단자(B')출력신호는 다시 연산 증폭기(OP2)에서 0.3배 되어 0.3 × (B1-G1)신호로 YL매트릭스(8)에 인가되게 된다.
이때 YL매트릭스(8)에는 1H 지연소자(1)에서 1H 지연된 G1 신호가 인가되게 된다.
따라서 YL매트릭스(8)에서는 1H 지연소자(1)와 연산 증폭기(OP1) (OP2)의 출력신호를 각각 가산하여 G1 + 0.3 × (Rl-Gl) + 0.11 ×((B0-G0) + (B2-G2)) 신호로 출력시키게 되며 이를 정리하면 YL=0.59G + 0.11B 신호로 가산기(13)에 인가되게 된다.
그리고 크로마 매트릭스(9)에서는 연산증폭기(OP1) (OP2)의 출력을 믹서시켜 (R-Y)와 (B-Y)의 색차 신호를 출력시키게 된다.
한편 G0, G1 신호는 YH매트릭스(5)를 통하고 B0, B1 신호는 YH매트릭스(6)를 통한후 가산기(12)에서 가산되어 비교기(OP7)에 인가되게 되며 이때 비교기(OP7)에는 YL매트릭스(8)의 출력신호와 G0, G1, G2 신호가 인가되는 보상부(7)의 신호가 가산기(13)에서 가산된 신호로 인가된다.
그리고 비교기(OP7)의 출력은 저역 통과 필터(LPF)를 통하여 YL-YH신호로 출력되게 하므로써 색 재현성이 뛰어난 휘도신호를 얻을 수 있게된다.
여기서 3개 수평 라인을 동일한 신호로 보았으며 아날로그 스위치(AS1)는 TC 4052의 멀티플렉서를 사용하였다.
한편 수평라인이 1, 3, 5‥‥‥의 홀수인 경우에 대하여 살펴본다.
수평라인이 홀수이며 적색(R) 신호가 인가되므로 비교기(OP3) 출력은 R0-G0가 되고 비교기(OP4)의 출력은 R1-G1이 되며 비교기(OP5)의 출력은 R2-G2가 된다.
따라서 가산기(11)의 출력은(R0-C0) + (R2-G2)가 되고 이는 연산증폭기(OP6)에서배 되어((R0-G0) + (R2-G2)) 신호로 아날로그 스위치(AS1)의 단자(B)에 인가 되어지며 단자(A)에는 비교기(OP4)의 출력인 R1-G1 신호가 인가 되어진다.
이때 아날로그 스위치(AS1)에 인가되는 구동펄스(ID)는 수평라인이 홀수이므로 하이레벨로 인가되어 단자(A)입력을 단자(A')로 단자(B) 입력을 단자(B')로 출력시키게 된다.
따라서 아날로그 스위치(AS1)의 단자(A')에는 R1-G1 신호가 출력되고 단자(B')에는((R0-G0) + (R2-G2)) 신호가 출력 되어지게 되며 이때 단자(A') 출력신호는 연산 증폭기(OP1)에서 0. 11배 되어 0.11 × (R1-G1)신호로 YL매트릭스(8)에 인가 되어지고 단자(B') 출력신호는 연산 증폭기(OP2)에서 0.3배 되어 0.3 ×× ((R0-G0) + (R2-G2))신호로 YL매트릭스(8)에 인가되게 된다.
따라서 YL매트릭스(8)에서는 1H 지연소자(1)와 연산증폭기(OP1) (OP2)의 출력 신호를 각각 가산하여 Gl + 0.11 × (R1-G1) + 0.3 ××((R0-G0) + (R2-G2)) 신호로 출력시키게 되며 이를 정리하면 YL= 0.59G +0.3R + 0.11B 신호가 되어 진다.
그리고 YH매트릭스(5) (6) 및 보상부(7)와 비교기(OP7) 및 저역 통과 필터(LPF)의 동작은 수평라인이 짝수일때와 동일하게 동작 되어진다.
이때에도 3개 수평라인은 동일한 신호로 취급한다.
따라서 본 고안은 촬상소자의 적(R), 청(B), 녹(G)색 필터를 이용하고 신호 스위칭시 하나의 멀티플렉서로 구성되는 아날로그 스위치를 이용하여 휘도 신호처리를 행하므로써 0.3R 및 0.11B를 용이하게 얻을수 있어 색 재현성 및 색 밸런스가 양호해지고 회로의 단순화를 기할 수 있는 비데오 카메라의 휘도 합성 회로를 제공할수 있는 것이다.

Claims (1)

  1. 촬상관의 필터 배열에 의하여 얻어지는 적(R), 청()3), 녹(C)색 신호를 1H 지연시키고 상기 1H 지연된 신호를 다시 1H 지연시키는 1H 지연소자(1-4)와, 상기 적(R), 청(B), 녹(G)색 신호와 1H 및 2H 지연된 신호를 각각 비교하는 비교기(OP3-OP5)와, 지연되지 않은 신호를 비교한 비교기(OP3)의 출력과 2H 지연된 신호를 비교한 비교기(OP5)의 출력을 가산하는 가산기(11)와, 상기 가산기(11)의 출력을 배 시키는 연산 증폭기(OP6)와, 상기 연산 증폭기(OP6)의 출력과 1H 지연된 신호를 비교한 비교기(OP4)의 출력을 구동펄스(ID)로 선택하여 출력시키는 아날로그 스위치(AS1)와, 상기 아날로그 스위치(AS1)의 출력을 각각 0.11 및 0.3배하여 YL매트릭스(8)와 크로마 매트릭스(9)에 인가시키는 연산 증폭기(OP1) (OP2)와 지연되지 않은 신호및 1H지연된 신호를 YH매트릭스(5) (6)에서 혼합하여 서로 가산하는 가산기(12)와, 지연되지 않은 신호와 1H 및 2H지연된 신호가 인가되는 보상부(7)의 출력과 YL매트릭스(8)의 출력을 가산하는 가산기(13)와, 상기 가산기(12) (13)의 출력을 비교하여 저역 통과 필터(LPF)에 인가시키는 비교기(OP7)로 구성시키는 것을 특징으로 하는 비데오 카메라의 휘도 합성회로.
KR2019870002939U 1987-03-06 1987-03-06 비데오 카메라의 휘도 합성 회로 KR910003095Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870002939U KR910003095Y1 (ko) 1987-03-06 1987-03-06 비데오 카메라의 휘도 합성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870002939U KR910003095Y1 (ko) 1987-03-06 1987-03-06 비데오 카메라의 휘도 합성 회로

Publications (2)

Publication Number Publication Date
KR880018743U KR880018743U (ko) 1988-10-29
KR910003095Y1 true KR910003095Y1 (ko) 1991-05-10

Family

ID=19260392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870002939U KR910003095Y1 (ko) 1987-03-06 1987-03-06 비데오 카메라의 휘도 합성 회로

Country Status (1)

Country Link
KR (1) KR910003095Y1 (ko)

Also Published As

Publication number Publication date
KR880018743U (ko) 1988-10-29

Similar Documents

Publication Publication Date Title
US5031036A (en) Electronic endoscope apparatus simultaneously displaying an original picture image and special picture image on a single displaying picture surface
JPH0810940B2 (ja) 輝度信号形成回路
KR920001009B1 (ko) 촬상장치
US4205336A (en) Signal processing system
JPH05130632A (ja) 映像信号処理回路
US5283634A (en) Luminance signal correcting method
KR0121296B1 (ko) 고체 컬러 촬상 장치
GB2196507A (en) White balance control for a solid state color television camera
EP0558338A2 (en) Video camera
KR960033042A (ko) 신호 처리 장치 및 이 장치를 내장한 비디오 카메라
JPH0884348A (ja) 撮像装置
EP1763257A3 (en) Chrominance signal processing apparatus, image-sensing apparatus and control methods for same
KR910003095Y1 (ko) 비데오 카메라의 휘도 합성 회로
JPS58100590A (ja) サンプリング出力の合成方法
KR970003471B1 (ko) 색차 신호 형성회로
JPH03270392A (ja) 色ずれ軽減装置
JPH0223076B2 (ko)
JP3049434B2 (ja) カラー撮像装置
JPS6229388A (ja) カラ−固体撮像装置
JPS5819089A (ja) カラ−テレビジヨンカメラの輝度信号補正方式
JPS6347119Y2 (ko)
JP2846317B2 (ja) カラー撮像装置
EP0485221A2 (en) A solid-state image pick-up device having a color filter
KR900008517Y1 (ko) 색 신호 합성 회로
JPH0583598A (ja) 非線形処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010430

Year of fee payment: 11

EXPY Expiration of term