KR900019375A - 샘플-홀드 장치 - Google Patents

샘플-홀드 장치 Download PDF

Info

Publication number
KR900019375A
KR900019375A KR1019900007579A KR900007579A KR900019375A KR 900019375 A KR900019375 A KR 900019375A KR 1019900007579 A KR1019900007579 A KR 1019900007579A KR 900007579 A KR900007579 A KR 900007579A KR 900019375 A KR900019375 A KR 900019375A
Authority
KR
South Korea
Prior art keywords
integrating
integrating circuit
input
output
circuit
Prior art date
Application number
KR1019900007579A
Other languages
English (en)
Other versions
KR0169102B1 (ko
Inventor
요한네스 마리아 펠그롬 마르셀리누스
Original Assignee
프레데릭 얀 스미트
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR900019375A publication Critical patent/KR900019375A/ko
Application granted granted Critical
Publication of KR0169102B1 publication Critical patent/KR0169102B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Landscapes

  • Amplifiers (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음

Description

샘플-홀드 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 샘플-홀드 회로의 실시예도, 제2도는 제1도에서 도시된 장치의 동작을 설명하기 위하여 제1도에서 도시된 장치의 다수점에서 나타날 수 있는 신호 파형도, 제3도는 가변 아날로그 입력 신호가 샘플되는 경우에 나타나는 신호 파형도의 세부적인 도면.

Claims (8)

  1. 입력 출력 및 제어 신호 입력을 각각 구비하며, 제1적분 회로의 출력이 제2적분 회로의 입력에 결합되는 제1 및 제2적분 회로의 직렬 장치와, 제1 및 제2제어 신호를, 각각 제1 및 제2적분 회로의 제어 신호 입력에 결합되는 각각의 제1 및 제2출력에 공급하기 위한 것이며 제1 및 제2제어 신호를, 각각 제1 및 제2적분 회로에 공급하기 위한 제어 유니트를 구비하여 이루어지는 샘플-홀드 장치에 있어서, 상기 제2적분 회로의 출력이 제1적분 회로의 입력에 피드백 되며, 상기 제1적분 회로에 있어서 적분단계가 제1적분 회로의 입력상의 입력 전압과 제2적분회로의 출력에서부터 피드백되는 출력 전압 사이의 차에 따라 실행되는 방법으로 상기 제1적분 회로가 상기 제1제어 신호에 의해 제어 되며, -상기 제2적분 회로에 있어서, 제1적분 회로의 적분 단계의 완성에 따라서 적분단계가 제1적분회로의 출력 신호에 의존하여 실행되는 방법으로 상기 제2전분 회로가 상기 제2제어 신호에 의해 제어되는 것을 특징으로 하는 샘플-홀드 장치.
  2. 제1항에 있어서, 상기 제2적분 회로에서 실행된 적분 단계가 다수의 연속 서브-적분 단계로 나누어지며, 각 단계가 제1적분 회로의 출력 전압에 따라 실행되는 방법으로 상기 제2제어 신호가 제2적분 회로를 제어하는 것을 특징으로 하는 샘플-홀드 장치.
  3. 제2항에 있어서, 상기 N이 4보다 크게 선택되며, 특히 8보다 크게 선택되는 것을 특징으로 하는 샘플-홀드 장치.
  4. 제2항 또는 제3항에 있어서, 상기 연속 서브-적분 단계가 하나의 완전한 샘플링 주기에 걸쳐 적어도 거의 일정하게 나누어지는 것을 특징으로 하는 샘플-홀드 장치.
  5. 선행항중의 어느 한 항에 있어서, 상기 각각의 적분 회로가 반전 입력, 비-반전 입력 및 출력을 가진 증폭기단과, 반전 입력과 출력 사이에 결합된 캐패시터와, 증폭기단의 반전 입력과 적분기의 입력 사이에 결합되며 최소 하나의 스위칭 장치를 가진 캐패시터 네트워크를 구비하여 이루어진 스위치된 캐패시턴스 적분기로써 구성되며, 상기 캐패시터 네트워크는 상기 최소 하나의 스위칭 장치가 제어 신호에 의해 전환될 수 있도록 발생시켜 상기 제어 신호의 하나를 수신하기 위한 제어 신호 입력을 가지며, 상기 제1적분 회로에 있어서 샘플될 신호와 제2적분회로의 출력에서부터 피드백된 신호사이에서 차가 형성되는 방법으로 제1적분 회로와 연관된 캐패시터 네트워크가 구성되는 것을 특징으로 하는 샘플-홀드 장치.
  6. 제5항에 있어서, 상기 캐패시터의 한단자가 샘플될 입력 신호와 제2적분 회로의 출력에서부터 피드백되는 출력 신호 사이에서 스위치될수 있는 것에 의한 제1스위칭 장치와, 상기 캐패시터의 다른 단자가 고정된 기준 레벨과 제1적분회로에서 증폭기단의 반전입력사이에서 스위치될 수 있는 것에 의한 제2스위칭 장치를 구비하여 상기 제1적분 회로와 연관된 캐패시터 네트워크가 이루어지는 것을 특징으로 하는 샘플-홀드 장치.
  7. 제5항에 있어서, 다른 스위칭 장치가 제1적분 회로와 연관된 제1증폭기단의 반전 입력과 출력 사이에 결합된 캐패시터와 병렬로 배열되어 있으며, 상기 다른 스위칭 장치가 적분 처리에 앞서 리세트 신호를 수신하도록 배열된 제어 신호 입력을 가진 것을 특징으로 하는 샘플-홀드 장치.
  8. 제5항, 제6항 또는 제7항에 있어서, 상기 적분 회로에서 증폭기 단의 비-반전 입력이 기준 전압에 접속되며, 양호하게 접지에 접속되는 것을 특징으로 하는 샘플-홀드 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900007579A 1989-05-29 1990-05-25 샘플-홀드 장치 KR0169102B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8901354 1989-05-29
NL8901354 1989-05-29

Publications (2)

Publication Number Publication Date
KR900019375A true KR900019375A (ko) 1990-12-24
KR0169102B1 KR0169102B1 (ko) 1999-02-01

Family

ID=19854734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900007579A KR0169102B1 (ko) 1989-05-29 1990-05-25 샘플-홀드 장치

Country Status (5)

Country Link
US (1) US5081372A (ko)
EP (1) EP0400725B1 (ko)
JP (1) JP2835349B2 (ko)
KR (1) KR0169102B1 (ko)
DE (1) DE69014414T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304012A (ja) * 1991-03-31 1992-10-27 Sony Corp フイルタ回路
JP3337241B2 (ja) * 1991-07-26 2002-10-21 テキサス インスツルメンツ インコーポレイテツド 改良型多重チャンネル・センサーインターフェース回路とその製造方法
US5495192A (en) * 1992-02-10 1996-02-27 Yozan Inc. Sample hold circuit
US5666080A (en) * 1993-06-17 1997-09-09 Yozan, Inc. Computational circuit
US5617053A (en) * 1993-06-17 1997-04-01 Yozan, Inc. Computational circuit
US5376892A (en) * 1993-07-26 1994-12-27 Texas Instruments Incorporated Sigma delta saturation detector and soft resetting circuit
CN1109404C (zh) * 1993-09-20 2003-05-21 株式会社鹰山 计算电路
EP0696804B1 (en) * 1994-08-08 2001-06-13 Yozan Inc. Sampling and holding circuit
EP0747903B1 (en) * 1995-04-28 2002-04-10 STMicroelectronics S.r.l. Reading circuit for memory cells devices having a low supply voltage
JP3579214B2 (ja) * 1997-06-24 2004-10-20 富士通株式会社 光学的記憶装置
US6359475B1 (en) * 2000-08-30 2002-03-19 Microchip Technology Incorporated High-speed, low-power sample and hold circuit
US6384758B1 (en) * 2000-11-27 2002-05-07 Analog Devices, Inc. High-speed sampler structures and methods
US7218154B1 (en) * 2005-03-31 2007-05-15 Ami Semiconductor, Inc. Track and hold circuit with operating point sensitive current mode based offset compensation
KR100755681B1 (ko) * 2006-06-30 2007-09-05 삼성전자주식회사 아날로그 신호를 디지털 신호로 변환하기 위한 장치 및방법
KR101222092B1 (ko) * 2011-02-10 2013-01-14 고려대학교 산학협력단 데이터 샘플링 장치 및 이를 이용한 데이터 샘플링 방법
CN103138762B (zh) * 2011-11-30 2016-04-27 禾瑞亚科技股份有限公司 多阶取样保持电路
US8624635B2 (en) * 2011-11-30 2014-01-07 Egalax—Empia Technology Inc. Sensor circuit for concurrent integration of multiple differential signals and operating method thereof
US8629695B2 (en) * 2011-11-30 2014-01-14 Egalax—Empia Technology Inc. Multi-stage sample and hold circuit
US8581636B2 (en) * 2011-12-24 2013-11-12 St-Ericsson Sa Sample-and-hold circuit arrangement
CN103091561B (zh) * 2012-12-26 2015-02-11 常州同惠电子股份有限公司 从交直流叠加信号中提取直流信号的装置及方法
CN104901699B (zh) * 2015-06-24 2017-12-19 中国电子科技集团公司第二十四研究所 一种cmos主从式采样保持电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1931242B2 (de) * 1969-06-20 1976-10-21 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zum abtasten von elektrischen signalen und zum speichern der abtastwerte
SU1241289A1 (ru) * 1982-06-15 1986-06-30 Предприятие П/Я В-8624 Аналоговое запоминающее устройство /его варианты/
US4546324A (en) * 1982-12-27 1985-10-08 Intersil, Inc. Digitally switched analog signal conditioner
NL8501492A (nl) * 1985-05-24 1986-12-16 Philips Nv Bemonster- en houd-schakelinrichting.
JPS6276099A (ja) * 1985-09-30 1987-04-08 Toshiba Corp サンプル・アンド・ホ−ルド回路
US4691125A (en) * 1986-10-03 1987-09-01 Motorola, Inc. One hundred percent duty cycle sample-and-hold circuit

Also Published As

Publication number Publication date
DE69014414D1 (de) 1995-01-12
US5081372A (en) 1992-01-14
EP0400725B1 (en) 1994-11-30
EP0400725A1 (en) 1990-12-05
DE69014414T2 (de) 1995-06-14
JPH0317897A (ja) 1991-01-25
KR0169102B1 (ko) 1999-02-01
JP2835349B2 (ja) 1998-12-14

Similar Documents

Publication Publication Date Title
KR900019375A (ko) 샘플-홀드 장치
KR890016754A (ko) 아날로그 회로 및 필터장치
KR950700593A (ko) 오프셋 전압 보상된 샘플링 및 홀딩 장치와 그 작동 방법(offset-compensated sample and hold arrangement and method for its operation)
KR890013551A (ko) 회로 동기화 시스템
KR880013318A (ko) 스위치형 캐패시터 필터
ATE7092T1 (de) Elektrische filterschaltung zur verarbeitung analoger abtastsignale.
KR930022911A (ko) 과도 현상 인핸스먼트를 위해 에지 교체, 프리슈트 및 오버슈트를 사용하는 비디오 신호 처리기
KR910017809A (ko) 디지탈 신호 프로세서
GB2083723A (en) Electronic analogue switching device
KR870001709A (ko) D/a 변환기
US3697781A (en) Frequency to voltage converter
KR890011445A (ko) 비디오 신호처리 장치
KR880008519A (ko) 필터 조정장치 및 방법
US5412386A (en) Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs
KR880008520A (ko) 필터회로 및 그 변환방법
KR960039849A (ko) 패턴인식형 윤곽보정장치
US6191639B1 (en) Gating circuit for analog values
KR970032183A (ko) 텔레비젼 신호를 처리하는 a/d 변환기를 갖는 장치
JPS57162185A (en) Sample holding circuit
SU1019626A1 (ru) Преобразователь напр жени в частоту
KR890016746A (ko) 발진기 동기용 회로장치
KR900005654Y1 (ko) 저역통과 필터의 통과 대역 조절회로
SU972522A1 (ru) Управл емый неинвертирующий интегратор
SU1480097A1 (ru) Аттенюатор
SU651311A1 (ru) Нелинейное корректирующее устройство

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010927

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee