KR900016879A - 멀티 포트 비디오램 인터페이싱 회로 - Google Patents

멀티 포트 비디오램 인터페이싱 회로 Download PDF

Info

Publication number
KR900016879A
KR900016879A KR1019890005710A KR890005710A KR900016879A KR 900016879 A KR900016879 A KR 900016879A KR 1019890005710 A KR1019890005710 A KR 1019890005710A KR 890005710 A KR890005710 A KR 890005710A KR 900016879 A KR900016879 A KR 900016879A
Authority
KR
South Korea
Prior art keywords
color
control
frame buffer
graphics processor
video ram
Prior art date
Application number
KR1019890005710A
Other languages
English (en)
Other versions
KR930003442B1 (ko
Inventor
문상호
진대현
김선구
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019890005710A priority Critical patent/KR930003442B1/ko
Publication of KR900016879A publication Critical patent/KR900016879A/ko
Application granted granted Critical
Publication of KR930003442B1 publication Critical patent/KR930003442B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

멀티 포트 비디오램 인터페이싱 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 그래픽 시스템 프로세서 21, 22 : 버스 트랜시버
30 : 트랜스 페어런트 래치 40 : 멀티 플랙서
41 : 필 로직 50 : 비디오 프레임 버퍼
60 : 칼라 파레트 70 : 칼라 모니터
80 : 비디오 클럭발생부

Claims (1)

  1. 칼러 모니터(70)를 구비한 칼러 그래픽 제어회로에 있어서, 데이타 어드레스 및 컨트롤 시그날을 발생하여 시스템을 제어하는 칼러 그래픽 프로세서(10)와, 드로잉 및 디스플레이 동작을 수행하는 듀얼 포트 비디오 램으로 구성된 프레임버퍼(50)와, 상기 컬러그래픽 프로세서(10)로 부터 래치된 어드레스를 상기 프레임 버퍼(50)로 전달하는 트랜스 페어런트 래치부(30)와, 상기 컬러그래픽 프로세서(10)로부터 출력된 데이타를 상기 프레임 버퍼(50)로 전송하는 버스 트랜시버(20)와, 상기 컬러그래픽 프로세서(10)로부터 발생된 로우 및 칼럼 어드레스 스트로브 신호와 어드레스 신호를 디코딩하여 상기 프레임 버퍼(50)를 제어하는 디코딩로직(40)과, 비디오클럭 신호의 제어를 받아 상기 프레임 버퍼(50)로부터 직렬 출력된 데이타를 화소 선택 입력 단자로 입력하여 상기 컬러 모니터(70)로 레드, 그린 , 블루 및 동기신호를 발생하는 칼라 파레트(60)로 구성됨을 특징으로 하는 멀티포트 비디오램 인터페이싱회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890005710A 1989-04-29 1989-04-29 멀티 포트 비디오램 인터페이싱 회로 KR930003442B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890005710A KR930003442B1 (ko) 1989-04-29 1989-04-29 멀티 포트 비디오램 인터페이싱 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890005710A KR930003442B1 (ko) 1989-04-29 1989-04-29 멀티 포트 비디오램 인터페이싱 회로

Publications (2)

Publication Number Publication Date
KR900016879A true KR900016879A (ko) 1990-11-14
KR930003442B1 KR930003442B1 (ko) 1993-04-29

Family

ID=19285738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890005710A KR930003442B1 (ko) 1989-04-29 1989-04-29 멀티 포트 비디오램 인터페이싱 회로

Country Status (1)

Country Link
KR (1) KR930003442B1 (ko)

Also Published As

Publication number Publication date
KR930003442B1 (ko) 1993-04-29

Similar Documents

Publication Publication Date Title
KR960009655A (ko) 텔레비전 수상기용 비트 사상 온-스크린-디스플레이 장치
US4815033A (en) Method and apparatus for accessing a color palette synchronously during refreshing of a monitor and asynchronously during updating of the palette
KR950026208A (ko) 온스크린 회로
US4853681A (en) Image frame composing circuit utilizing color look-up table
KR970028997A (ko) 처리 회로소자를 메모리와 접속시키기 위한 회로소자, 시스템 및 방법
KR950704744A (ko) 프레임 버퍼내에 고속 멀티-컬러 저장장소를 제공하기 위한 방법 및 장치(method and apparatus for providing fast multi-color storage in a frame buffer)
KR900016879A (ko) 멀티 포트 비디오램 인터페이싱 회로
KR890003229Y1 (ko) Crt 표시제어장치의 색신호 속성 처리회로
KR900000021Y1 (ko) 모니터의 특정 문자 처리회로
KR930000484Y1 (ko) 그래픽 보드의 도트 패닝회로
KR920008274B1 (ko) 그래픽 시스템의 16/256 컬러 스위칭 장치
KR880000993B1 (ko) 고정패턴용 롬 사용방법
KR860009594A (ko) 흑백/컬러모니터겸용 비데오 신호 콘트롤러
KR100206265B1 (ko) 씨알티 디스플레이 인터페이스장치의 어드레스 디코딩방식
KR930006499Y1 (ko) Dfc 코드에 의한 색지정 래치 회로
JPH0311473B2 (ko)
JPS604988A (ja) 画像表示装置
KR890007081Y1 (ko) 그래픽 및 문자 이미지의 혼합회로
KR940023142A (ko) 공용 버스를 이용한 팩시밀리 회로 및 회로 구성방법
KR960014137B1 (ko) 멀티 미디어 보드의 픽셀 클럭 변환장치 및 키보드 제어를 통한 클럭 변환방법
KR940003625B1 (ko) 퍼스널 컴퓨터의 수평, 수직 2배 표시 회로
KR920010488A (ko) 비디오 콘트롤 회로
KR930001047A (ko) 그래픽 어댑터
JPH0121512B2 (ko)
KR890010743A (ko) 영상장치에 있어서 수평 이동회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030328

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee