KR900008372B1 - Automatic program instializing apparatus - Google Patents

Automatic program instializing apparatus Download PDF

Info

Publication number
KR900008372B1
KR900008372B1 KR1019870012759A KR870012759A KR900008372B1 KR 900008372 B1 KR900008372 B1 KR 900008372B1 KR 1019870012759 A KR1019870012759 A KR 1019870012759A KR 870012759 A KR870012759 A KR 870012759A KR 900008372 B1 KR900008372 B1 KR 900008372B1
Authority
KR
South Korea
Prior art keywords
flip
flop
gate
counter
microprocessor
Prior art date
Application number
KR1019870012759A
Other languages
Korean (ko)
Other versions
KR890008678A (en
Inventor
이덕구
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019870012759A priority Critical patent/KR900008372B1/en
Publication of KR890008678A publication Critical patent/KR890008678A/en
Application granted granted Critical
Publication of KR900008372B1 publication Critical patent/KR900008372B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Microcomputers (AREA)
  • Electronic Switches (AREA)

Abstract

A main program memory block and an initializing program ROM are connected to a microprocessor. A resistor (R1) is connected to the microprocessor through an AND gate (AND1), a flip-flop (FF1), a flip- flop (FF2) through an AND gate (AND2) and a counter. An OR gate coupled to a port-A is connected to the FF2. The FF1 is connected to the main program memory block through an inverter (INV1), the initializing program ROM and the FF2. A system clock is provided to the counter.

Description

컴퓨터 초기화 프로그램 자동실행 장치Computer Initiator Autorun Device

제1도는 본 발명의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 발명의 동작을 나타내는 주요부분의 파형도.2 is a waveform diagram of a main portion showing the operation of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

가 : 마이크로 프로세서 나 : 메인 프로그램 메모리블럭A: Microprocessor B: Main program memory block

다 : 초기 프로그램 ROM 라 : 카운터C: Initial Program ROM Ra: Counter

FF1,FF2 : 플립플롭 AND1,AND2 : 앤드게이트FF1, FF2: flip-flop AND1, AND2: AND gate

OR : 오아게이트 INV1,INV2 : 인버터OR: Oagate INV1, INV2: Inverter

R1 : 저항 D1 : 다이오드R1: resistor D1: diode

C1 : 콘덴서C1: condenser

본 발명은 컴퓨터 초기화 프로그램 자동실행에 관한 것으로, 특히 컴퓨터 전원 인가후 초기에만 실행되는 초기화와 컨피그레이션(Configuration)부분을 메모리 낭비없이 기존의 시스템 소프트 웨어를 수행하지 않고 실현하기 위한 컴퓨터 초기화 프로그램 자동실행 장치에 관한 것이다.The present invention relates to the automatic execution of the computer initialization program, in particular, the computer initialization program automatic execution device for realizing the initialization and configuration (execution) portion that is executed only after the initial power-up of the computer without wasting the existing system software without wasting memory It is about.

종래에는 시스템 각 부분의 초기화나 컨피그레이션 세팅을 BIOS(Basic Input Output System)에 의하여 소프트 웨어로 실행하거나 컴피그레이션 딥스위치(Dip Switch)등을 이용하여 하드웨어적으로 세팅을 해주어야 했으므로 전원인가후 1회밖에 사용되지 않는 소프트웨어에 메모리를 할당하게 되어 사용자 메모리 영역이 상대적으로 줄어드는 문제점이 있었으며, 딥스위치 세팅을 변경하기 위하여 컴퓨터 내부에서 스위치를 조작해야만 되는 불편함이 있었다.In the past, the initialization and configuration setting of each part of the system had to be performed by software by BIOS (Basic Input Output System) or hardware setting by using configuration dip switch. There is a problem that the user memory area is relatively reduced because the memory is allocated to the software that is not used only, and there is an inconvenience of operating the switch inside the computer to change the dip switch setting.

본 발명은 상기와 같은 문제점과 불편함을 해결하기 위하여 창안된 것인바 마이크로 프로세서와, 사용자가 이용 가능한 RAM으로 구성된 메인 프로그램 메모리블럭 및 초기 프로그램 ROM등으로 구성하여 컴퓨터에 전원 인가후 초기 프로그램 ROM내의 프로그램이 중앙 처리 장치(CPU)의 컨트롤 기능을 갖게되어 초기화 및 컨피그레이션 세팅을 실행하고 초기화 프로그램 ROM의 끝에서 소프트웨어에 의해 중앙처리 장치를 다시 리세트 시키며 동시에 상기 중아처리 장치의 컨트롤 기능을 메인 프로그램 메모리블럭으로 넘겨주고 그후부터는 메인 프로그램 메모리블럭내의 BIOS와 사용자 프로그램에 의해 컴퓨터가 동작되므로 사용자 메모리도 커지고 컴퓨터 내부의 딥스위치를 조작하지 않아도 되는 회로로 이하 첨부된 도면에 의하여 본 발명을 상세히 설명하면 다음과 같다.The present invention was devised to solve the above problems and inconveniences, and consists of a microprocessor, a main program memory block composed of RAM available to the user, an initial program ROM, and the like. The program has the control function of the central processing unit (CPU), executes initialization and configuration settings, resets the central processing unit by software at the end of the initialization program ROM, and simultaneously controls the control function of the central processing unit in main program memory. Since the computer is operated by the BIOS and the user program in the main program memory block after that, the user memory is increased and the circuit does not need to be operated by the dip switch inside the computer. As follows:

마이크로 프로세서(가)의 각 단자(Address, Data, Control)는 메인 프로그램 메모리블럭(나)과 초기 프로그램 ROM(다)의 단자(Address, Data, Control)에 각각 공통으로 연결하고, 전원단자(Vcc)에서는 저항(R1)과 다이오드(D1), 콘덴서(C1) 경유한 후 앤드게이트(AND1)를 통하여 상기 마이크로 프로세서(가)의 단자

Figure kpo00002
에 연결함과 아울러, 플립플롭(FF1)의 단자
Figure kpo00003
Figure kpo00004
와 앤드게이트(AND2) 및 카운터(라)의 단자
Figure kpo00005
에 공통으로 연결하며, 포트-A의 단자와 상기 플립플롭(FF1)의 출력단자
Figure kpo00006
에 양단이 연결된 오아게이트(OR1)는 상기 플립플롭(FF1)의 클럭단자(CK)에 연결하여 그의 출력 단자(Q1)에서 인버터(INV1)를 통하여 상기 메인 프로그램 메모리 블럭(나)의 단자(select)에 인버터(INV1)를 거쳐 연결함과 동시에 상시 초기 프로그램 ROM(다)의 단자(select)에 연결하며, 상기 플립플롭(FF1)의 출력단자(Q1)는플립플롭(FF2)의 클럭단자(CK)에 연결하면서 그의 세트단자
Figure kpo00007
에는 상기 앤드게이트(AND2)를 연결하며, 상기 플립플롭(FF2)의 출력단자(Q2)는 상기 앤드게이트(AND1)와 상기 카운터(라)의 단자
Figure kpo00008
에 연결하고, 상기 카운터(라)의 출력단자(CARRY)는 인버터(INV2)를 통하여 상기 앤드게이트(AND2)에 연결하며 클럭단자(CLOCK)에는 시스템 클럭을 연결 구성한다. 이들의 작용효과를 제2도에 의거하여 설명하면 다음과 같다.Each terminal (Address, Data, Control) of the microprocessor is connected to the main program memory block (B) and the terminal (Address, Data, Control) of the initial program ROM (C) in common, and the power supply terminal (Vcc) ) Terminal of the microprocessor (a) through the AND gate AND1 via the resistor R1, the diode D1, and the capacitor C1.
Figure kpo00002
Terminal of flip-flop (FF1)
Figure kpo00003
Figure kpo00004
And terminals of AND gate (AND2) and counter (D)
Figure kpo00005
Connected in common to the terminal of Port-A and the output terminal of the flip-flop FF1
Figure kpo00006
The OR gate OR1 connected at both ends thereof is connected to the clock terminal CK of the flip-flop FF1 and is connected to the terminal of the main program memory block B through the inverter INV1 at its output terminal Q1. ) Is connected via the inverter INV1 and at the same time to the terminal (select) of the initial program ROM (C), the output terminal (Q1) of the flip-flop (FF1) is the clock terminal () of the flip-flop (FF2) CK) and his set terminal
Figure kpo00007
The AND gate AND2 is connected to the output terminal, and the output terminal Q2 of the flip-flop FF2 is a terminal of the AND gate AND1 and the counter D.
Figure kpo00008
The output terminal CARRY of the counter D is connected to the AND gate AND2 through an inverter INV2, and a system clock is connected to the clock terminal CLOCK. When explaining the effect of these on the basis of Figure 2 as follows.

여기서 t1은 초기 리세트 시간, t2는 초기 프로그램 ROM이 동작하는 시간, t3는 초기 프로그램 ROM에서 메인 프로그램 메모리블럭으로 옮기는 시간, t4는 메인 프로그램 메모리 블럭이 동작하는 시간을 각각 나타낸다. 컴퓨터 시스템에 전원이 인가되면 전원단자(Vcc)로부터 저항(R1)과 다이오드(D1) 및 콘덴서(C1)를 통해 제2도의 A와 같은 파형이 앤드게이트(AND1)의 일측으로 인가되고, 플립플롭(FF2)의 출력단자(Q2)에서 제2도의 B와 같은 파형이 타측으로 인가되는 앤드게이트(AND1)에서는 마이크로 프로세서(가)의 리세트 단자

Figure kpo00009
로 제2도의 C와 같은 파형이 인가되어 상기 마이크로 프로세서(가)는 리세트된다.Here, t 1 represents an initial reset time, t 2 represents an operation time of the initial program ROM, t 3 represents a time from the initial program ROM to the main program memory block, and t 4 represents an operation time of the main program memory block. When power is applied to the computer system, a waveform such as A of FIG. 2 is applied to one side of the AND gate AND1 from the power supply terminal Vcc through the resistor R1, the diode D1, and the capacitor C1. In the AND gate AND1 to which the waveform, such as B of FIG. 2, is applied from the output terminal Q2 of (FF2) to the other side, the reset terminal of the microprocessor
Figure kpo00009
A waveform such as C in FIG. 2 is applied to reset the microprocessor.

동시에 Vcc전원은 직접 또는 앤드게이트(AND2)를 통해 플립플롭(FF1),(FF2)의 세트단자(SET),

Figure kpo00010
에 각각 인가되어 상기 두 플립플롭(FF1),(FF2)을 세트시키고, 동시에 카운터(라)의 리세트 단자
Figure kpo00011
로도 인가되어 상기 카운터(라)는 리세트된다.At the same time, the Vcc power supply is connected to the set terminals SET, flip-flops FF1 and FF2 either directly or through the AND gate AND2.
Figure kpo00010
Are respectively applied to set the two flip-flops FF1 and FF2, and at the same time the reset terminal of the counter d.
Figure kpo00011
Is also applied, and the counter d is reset.

초기 프로그램 ROM(다)의 프로그램에 의해 도면에 도시되지 않은 중앙처리 장치(CPU) 및 주변회로로부터 발생되며 포트-A로부터 제2도의 F와 같은 하이신호를 받는 오아게이트(OR1)는 제2도의 G와 같은 하이신호를 출력하여 상기 플립플롭(FF1)의 클럭단자(CK)에 인가되므로 이 플립플롭(FF1)의 출력(Q1)은 제2도의 E와 같은 하이신호가 되어 초기 프로그램 ROM(다)의 단자(SELECT)에 입력되면서 셀렉트하여 초기화 프로그램이 실행되도록 하고, 이어서 상기 포트-A로부터 제2도 F의 점선 부분과 같은 파형의 로우신호를 받는 오아게이트(OR1)는 로우신호를 상기 플립플롭(FF1)의 클럭단자(CK)에 인가되므로 이 플립플롭(FF1)의 출력단자(Q1)의 출력은 제2도의 E와 같은 파형의 로우신호가 되어 이 로우신호는 인버터(INV1)를 통해 제2도의 D와 같은 하이신호로 변환되어서 메인 프로그램 메모리블럭(나)의 단자(SELECT)에 인가되어 상기 메인 프로그램 메모리블럭(나)내의 초기화가 이루어진다.The oragate OR1 generated from the central processing unit (CPU) and peripheral circuits not shown in the drawing by the program of the initial program ROM (C) and receiving a high signal such as F of FIG. 2 from port-A is shown in FIG. Since a high signal such as G is output and applied to the clock terminal CK of the flip-flop FF1, the output Q1 of the flip-flop FF1 becomes a high signal such as E of FIG. The OA gate OR1 receiving the low signal having the same waveform as the dotted line of FIG. Since it is applied to the clock terminal CK of the flop FF1, the output of the output terminal Q1 of the flip-flop FF1 becomes a low signal having a waveform as shown in E of FIG. 2, and this low signal is transmitted through the inverter INV1. Is converted into a high signal such as D in FIG. It is applied to the terminal (SELECT) of the program memory block (B) is initialized in the main program memory block (B).

이때 마이크로 프로세스(가)의 컨트롤 권한이 상기 메인 프로그램 메모리블럭(나)에 부여되고 플립플롭(FF1)의 반전단자

Figure kpo00012
로부터 제2도의 H와 같은 파형의 하이신호에 의해 플립플롭(FF2)이 트리거 되어 상기 플립플롭(FF2)의 출력단자(Q2)로부터의 제2도의 B와 같은 파형의 신호는 입력(D2)이 접지이므로 로우신호가 되고 이 로우신호는 앤드게이트(AND1)에 인가되며 이 앤드게이트(AND1)는 제2도의 A와 같은Vcc전원신호와 논리곱하여 제2도의 C와 같은 출력신호가 로우로 되고 이 로우신호는 상기 마이크로 프로세서(가)의 리세트 단자
Figure kpo00013
에 인가되어 상기 마이크로 프로세스(가)를 리세트시킨다.At this time, the control right of the microprocessor is granted to the main program memory block B and the inverting terminal of the flip-flop FF1 is provided.
Figure kpo00012
The flip-flop FF2 is triggered by a high signal having a waveform such as H in FIG. 2 so that a signal having a waveform like B in FIG. 2 from the output terminal Q2 of the flip-flop FF2 is input D2. Since it is ground, it becomes a low signal, and this low signal is applied to the AND gate AND1. The AND gate AND1 is ANDed by the Vcc power signal like A in FIG. 2 so that the output signal like C in FIG. The low signal is reset terminal of the microprocessor
Figure kpo00013
Is applied to reset the micro process.

동시에 상기 플립플롭(FF2)의 출력단자(Q2)로부터의 출력에 의해 카운터(라)는 인에이블되어 동작하기 시작한다.At the same time, the counter D is enabled by the output from the output terminal Q2 of the flip-flop FF2 and starts to operate.

상기의 카운터(라)는 초기 프로그램 ROM(다)에서 메인 프로그램 메모리블럭(나)으로 마이크로 프로세서(가)의 제어를 넘길때 이를 리세트 시키기 위한 것으로, 상기 플립플롭(FF2)의 출력단자(Q2)로부터의 출력에 의해 인에이블된 후 카운트를 시작하여 출력단자(Carry)로부터 캐리신호가 발생될때까지의 시간동안 마이크로 프로세서(가)를 리세트시키는 것이다.The counter (d) is for resetting the control of the microprocessor (i) from the initial program ROM (c) to the main program memory block (b), and resets the output terminal (Q2) of the flip-flop (FF2). The microprocessor resets during the time until the carry signal is generated from the output terminal Carry after counting is enabled by the output from the output.

상기 카운터(라)가 동작하고 16진 카운터로 동작하는 경우에 시스템 클럭이 l6번 발생한 후 제2도의 I와같은 파형의 자리올림(CARRY)이 발생하며, 이 발생된 하이신호는 인버터(INV2)와 앤드게이트(AND2)를 통하여 제2도의 J와 같은 파형이 플립플롭(FF2)의 세트단자

Figure kpo00014
에 인가되고 이에 따라 상기 플립플롭(FF2)는 재차 세트되면서 출력단자(Q2)로부터의 출력은 제2도의 B와 같이, 앤드게이트(AND1)에 인가되며, 앤드게이트(AND1)는 Vcc전원신호와 논리곱한 제2도의 C와 같은 파형이 하이신호를 상기 마이크로 프로세서(가)의 리세트 단자
Figure kpo00015
에 인가되면서 리세트를 해제시키고, 이때부터 시스템이 정상동작 상태에 있게 되고 사용자 프로그램이 들어있는 메인 프로그램 메모리블럭(나)내의 프로그램이 동작하는 것이다.When the counter (D) operates and operates as a hexadecimal counter, a system clock occurs l6 times, and then a waveform (CARRY) of a waveform such as I in FIG. 2 occurs, and the generated high signal is an inverter INV2. The set terminal of the flip-flop FF2 has a waveform as shown in FIG. 2 through the and gate AND2.
Figure kpo00014
And thus the flip-flop FF2 is set again and the output from the output terminal Q2 is applied to the AND gate AND1, as shown in FIG. 2, and the AND gate AND1 is connected to the Vcc power signal. A waveform, such as C, of the logical product 2 shows a high signal and is a reset terminal of the microprocessor.
Figure kpo00015
When the reset is released, the system is in the normal operation state and the program in the main program memory block (B) containing the user program is operated.

상기한 바와같이 컴퓨터 시스템에 전원 인가후 1회만 사용되는 프로그램은 초기화 프로그램 ROM(다)에두고 메인 프로그램 메모리블럭(나)에는 시스템 동작에 꼭 필요한 BIOS프로그램만을 두고 초기화 작업을 실행하므로 사용자 프로그램 영역을 늘리고 시스템 프로그램 구성을 간단 명료화 할 수 있는 장점이 있으며 컨피그레이션 세팅 프로그램을 초기화 프로그램 ROM(다)에 포함시킴으로써 하드웨어적인 딥스위치 등에조작을 하지 않고서도 컨피그레이션을 변경할 수 있는 장점이 있는 것이다.As described above, the program that is used only once after the power is supplied to the computer system is placed in the initialization program ROM (C), and the main program memory block (B) executes the initialization operation with only the BIOS program necessary for system operation. There is an advantage that it can increase and simplify the configuration of the system program, and the configuration setting program can be included in the initialization program ROM (C) so that the configuration can be changed without the operation of a hardware dip switch.

Claims (2)

마이크로 프로세서(가)에 메인 프로그램 메모리 블럭(나)과 초기 프로그램 ROM(다)을 연결하고, 전원단자(Vcc)에 저항(R1)과 다이오드(D1), 콘덴서(C1)를 연결하고, 상기 저항(R1)은 앤드게이트(AND1)를 통하여 상기 마이크로 프로세서(가)에 연결함과 아울러 플립플롭(FF1)과 앤드게이트(AND2)를 통하여 플립플롭(FF2)에 연결하면서 동시에 카운터(라)에 연결하고, 포트-A에 연결한 오아게이트(OR1)는 상기플립플롭(FF1)에 연결하며, 상기 플립플롭(FF1)은 인버터(INV1)를 통하여 상기 메인 프로그램 메모리블럭(나)에 연결함과 아울러 상기 초기 프로그램 ROM(다)에 연결하면서 동시에 플립플롭(FF2)에 연결하고, 상기 플립플롭(FF2)은 카운터(라)와 연결하여 상기 카운터(라)는 인버터(INV2)를 통해 상기 앤드게이트(AND2)를 거쳐 상기 플립플롭(FF2)에 연결하고 시스템 클럭은 상기 카운터(라)에 연결한 것을 특징으로하는 컴퓨터 초기화 프로그램 자동실행 장치.Connect the main program memory block (I) and the initial program ROM (C) to the microprocessor, and connect the resistor (R1), diode (D1), and capacitor (C1) to the power supply terminal (Vcc). R1 is connected to the microprocessor A through an AND gate AND1, and is connected to a flip flop FF2 via a flip-flop FF1 and an AND2, and simultaneously connected to a counter D. The OR gate connected to the port-A is connected to the flip-flop FF1, and the flip-flop FF1 is connected to the main program memory block B through the inverter INV1. It is connected to the initial program ROM (C) and at the same time to the flip-flop (FF2), the flip-flop (FF2) is connected to the counter (D) so that the counter (D) is connected to the AND gate (Inverter INV2) AND2) to the flip-flop FF2 and the system clock is Computer initiators automatic execution device, characterized in that connected to the counter (D). 컴퓨터에 전원이 인가되고 전원단자(Vcc)의 하이신호가 앤드게이트(AND1)를 통하여 마이크로 프로세서(가)를 리세트시키는 단계와, 이어서 플립플롭(FF1),(FF2)을 세트시킴과 동시에 카운터(라)를 리세트시키는 단계와, 포트-A로부터 하이/로우 신호를 받는 오아게이트(OR1)의 출력이 하이/로우 신호가 되어 플립플롭(FF1)에 클럭을 제공하므로 출력(Q1)이 하이/로우가 되어 초기화 프로그램이 들어있는 초기 프로그램 ROM(다)을 셀렉터하여 시스템 초기화를 실행하는 단계와, 이어서 메인 프로그램 메모리블럭(나)을 초기화 한후 시스템 클럭이 16번 발생한 후 카운터(라)의 출력에 따라 플립플롭(FF2) 출력이 하이가 되어 앤드게이트(AND1)를 통하여 상기 마이크로 프로세서(가)의 리세트가 해제되어 정상적인 동작상태에 있게 되어 사용자 프로그램이 들어있는 메인 프로그램 메모리블럭(나)내의 프로그램이 동작하는 단계에 의해 수행됨을 특징으로 하는 컴퓨터 초기화 프로그램 자동실행 장치.Power is supplied to the computer and the high signal of the power supply terminal Vcc resets the microprocessor through the AND gate AND1, and then sets the flip-flops FF1 and FF2 and simultaneously counters (D) and the output of the OR gate OR1 receiving the high / low signal from the port-A becomes a high / low signal to provide a clock to the flip-flop FF1, so that the output Q1 is high. Selecting the initial program ROM (C) containing the initialization program at / low to execute system initialization, and then after initializing the main program memory block (B), the system clock is generated 16 times, and then the counter (D) output. As a result, the flip-flop (FF2) output becomes high and the microprocessor is reset through the AND gate AND1 to be in a normal operating state. Program memory block (B) computer initiators automatic execution device, characterized in the steps of the program are executed by the operation.
KR1019870012759A 1987-11-12 1987-11-12 Automatic program instializing apparatus KR900008372B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870012759A KR900008372B1 (en) 1987-11-12 1987-11-12 Automatic program instializing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870012759A KR900008372B1 (en) 1987-11-12 1987-11-12 Automatic program instializing apparatus

Publications (2)

Publication Number Publication Date
KR890008678A KR890008678A (en) 1989-07-12
KR900008372B1 true KR900008372B1 (en) 1990-11-17

Family

ID=19265984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870012759A KR900008372B1 (en) 1987-11-12 1987-11-12 Automatic program instializing apparatus

Country Status (1)

Country Link
KR (1) KR900008372B1 (en)

Also Published As

Publication number Publication date
KR890008678A (en) 1989-07-12

Similar Documents

Publication Publication Date Title
EP0388131A2 (en) Random number generator
JPH04336308A (en) Single-chip microcomputer
JPH0677249B2 (en) Microcomputer
US4870299A (en) Dynamic switching circuit for multiple asynchronous clock sources
KR940002087B1 (en) Programmable interrupt controller
US4947478A (en) Switching control system for multipersonality computer system
KR960042413A (en) Data processing system
KR970012168A (en) A data processing system for accessing an external device and a method for accessing an external device
JPH04233059A (en) Information processing apparatus
KR900008372B1 (en) Automatic program instializing apparatus
US4897807A (en) Switch data input device
CA2024540A1 (en) Microcomputer peripheral device controller
KR960016809B1 (en) Trigger signal generating circuit with trigger masking function
KR940006091Y1 (en) Interface circuit with function of on/off selected motion display of multiswitch
EP0378242A2 (en) Integrated circuit with a debug environment
KR940001828Y1 (en) Signal generating circuit
KR0152224B1 (en) Ready state generating apparatus capable of varying state number
KR940001104B1 (en) Method and circuit for power reset and manual reset
KR950014374B1 (en) Dma recognizing signal generating circuit
KR880003607Y1 (en) Combined multi-input circuit for serial and parallel control
KR890000088B1 (en) Precise pulse delaying circuit
JPH0427730B2 (en)
JP2517943B2 (en) Timer device
US2955254A (en) Electronic commutator
SU1200270A1 (en) Device for controlling step-by-step operation of microprocessor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981029

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee