KR900007550Y1

KR900007550Y1 - 접지 분리형 데이타 전송회로

Info

Publication number: KR900007550Y1
Application number: KR2019870006137U
Authority: KR
Inventors: 최해용
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1987-04-24
Filing date: 1987-04-24
Publication date: 1990-08-20
Also published as: KR880020741U

Abstract

내용 없음.

Description

접지 분리형 데이타 전송회로

제1도는 본 고안의 회로도.

제2도는 본 고안 회로도의 각부 파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 송신부 20 : 수신부

I₁, I₂: 인버터 T₁: 신호 전달용 트랜스

R₁-R₈: 저항 OP₁, OP₂: 비교기

C₁, C₂: 콘덴서 ZD₁, ZD₂: 제너다이오드

본 고안은 서로 다른 기기간의 직렬 데이타 전송 및 기기내의 PCB간의 데이타 전송 에 있어서, 접지가 분리된 상황에서도 데이타를 오차없이 전송시키고 또한 정확한 데이타의 변환이 이루어질 수 있도록 한 접지 분리형 데이타 전송회로에 관한 것이다.

서로 다른 기기간의 직렬 데이타 전송 및 기기내의 PCB간의 데이타를 전송하는 경우에 대개 각 회로에서 사용되는 전원 및 접지(GND)가 분리되어 있다.

따라서 종래의 접지 분리형 회로에서는 포토 카플러(Photo coupler)를 사용하여 데이타를 전송시켰으나 포토 카플러는 광전 변환 속도가 늦고 전달지연시간 등으로 인하여 고속 전송이 불가능한 단점이 있는 것이었다.

본 고안은 이와같은 점을 감안하여 접지 분리형 회로에서 고속 전송화 및 에러를 방지할 수 있는 데이타 전송회로를 제공하고자 하는 것으로 신호 전달용 펄스 트랜스 1, 2차측의 접지를 분리시키고 입력되는 신호를 미분시켜 트랜스를 통한 전달 속도를 높이고 트랜tm의 후단에 연결되는 오픈 콜렉터형 비교기에 의하여 노이즈가 없는 정확한 데이타를 얻을 수 있게한 것으로 이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.

제1도는 본 고안의 회로도로서 입력단자(1), (1')로 인가되는 신호 입력 펄스를 일차 반전시키고 다시 이차 반전시키는 인버터(I₁), (I₂)와, 상기 인버터(I₁)의 출력을 미분시키는 콘덴서(C₁) 및 저항(R₁)과, 상기 인버터(I₂)의 출력을 미분시키는 콘덴서(C₂) 및 저항(R₂)과, 상기 콘덴서(C₁), (C₂) 및 저항(R₁), (R₂)에 미분되어 일차측 코일(L₁), (L₂)에 인가된 신호를 이차측 코일(L₃), (L₄)로 유기시키고 일, 이차측 접지를 분리시킨 바이파일러 감이 펄스트랜스(T₁)와, 상기 코일(L₃)에서 유기된 신호를 설정된 제너전압(Vz₁)으로 안정화시켜 비교기(OP₁)의 (+) 입력단자 및 비교기(OP₁)의 (-) 입력단자에 인가시키는 제너다이오드(ZD₁)와, 상기 코일(L₄)에서 유기된 신호를 설정된 제너전압(Vz₂)으로 안정화시켜 비교기(OP₁)의 (-) 입력단자 및 비교기(OP₂)의 (-) 입력단자 및 비교기(OP₂)의(+) 입력단자에 인가시키는 제너다이오드(ZD₁), (ZD₂)로 설정된 전압을 비교기(OP₁), (OP₂)의 출력을 상기 제너다이오드(ZD₁), (ZD₂)의 캐소드측으로 피드백시키는 저항(R₅), (R₆)과, 상기 비교기(OP₁), (OP₂)의 출력측을 5V 전원과 연결시키는 저항(R₇), (R₈)으로 구성된다.

이와같이 구성된 본 고안은 송신부(10) 및 수신부(20)가 각각 분리되어 있어 서로 다른 접지를 사용하고 있으며 인버터(I₁), (I₂)는 TTL 레벨에 맞추어 0V와 +5V를 「로우」와 「하이」로 사용하고 비교기(OP₁), (OP₂)는 +5V의 단일전원을 사용하여 회로 구성의 합리화를 추구했다.

그리고 입력단자(1), (1')를 통해 인가된 데이타 신호는 펄스 파형으로 인버터(I₁)를 통과하면 반전된 형태로 나타나고 이 신호는 다시 인버터(I₂)로 들어가 또다시 반전되어 입력신호와 같은 형태로 나타난다.

이러한 인버터(I₁), (I₂)는 일종의 버퍼로 동작시켜 신호 입력측과의 신호 완충 역할도 한다.

한편, 인버터(I₁), (I₂)에서 출력된 펄스 신호는 각각 콘덴서(C₁), (C₂), 저항(R₁), (R₂), 인덕턴스 코일(L₁), (L₂)로 구성된 미분회로에 입력되고 미분된 신호는 트랜스(T₁)의 2차측 인덕턴스 코일(L₃), (L₄)에 미분된 펄스 신호를 유기시키는 것으로 인버터(I₁), (I₂)의 출력 신호를 콘덴서(C₁)와 저항(R₁) 및 콘덴서(C₂)와 저항(R₂)을 사용해서 미분시키는 것을 펄스 트랜스(T₁)를 통한 전달 효율을 높이고 시간적인 지연을 방지하기 위한 것이다.

이때 펄스 트랜스(T₁)는 펄스 파형의 전달 특성을 향상시키기 위하여 바이 파일러 감이를 사용하는데(도면의 표시는 코일의 시작정을 표시한다) 트랜스(T₁)의 1차측은 중간랩을 내었으므로 콘덴서(C₂) 및 저항(R₂)과 연결된 쪽을 코일(L₁)로 표시하며 트랜스(T₁)의 2차측은 2개의 코일을 사용하여 각각 코일(L₁), (L₄)로 표시한다.

따라서 트랜스(T₁)의 2차측 코일(L₃), (L₄)에는 1차측 코일(L₁), (L₂)에 흐르는 전류 변화에 따라 전압이 유기된다.

이같이 입력 신호 펄스가 송신부(10)에서 수신부(20)로 전달되는 과정을 제2도의 파형도를 참고로하여 상세히 살펴본다.

먼저 입력단자(1), (1')로 제2도의 (a)에서와 같은 펄스신호가 입력되면 인버터(I1)에서 반전되어 제2도의 (b)에서와 같은 펄스 신호가 되고 또한 인버터(I2)에서 다시 반전되어 제2도의 (a)에서와 같은 본래의 입력 신호 펄스가 된다.

그리고 제2도의 (a), (b)에서와 같은 신호가 인버터(I₁), (I₂)에서 출력되면 각각 콘덴서(C₁), (C₂)와 저항(R₁), (R₂)으로 미분되어 트랜스(T₁)의 2차측 코일(L₁), (L₂)에 인가되므로 펄스 트랜스(T₁)의 2차측코일(L₃), (L₄)에는 1차측 코일(L₁), (L₂)에 흐르는전류 변화에 따라 전압이 유기되어 제2도의 (c), (d)에서와 같은 파형이 나타나게 되며 펄스 트랜스(T₁)의 2차측 코일(L₃), (L₄)에 유기된 신호는 저항(R₃), (R₄)을 통하여 제너다이오드(ZD₁), (ZD₂)에 가해지게 된다.

이때에 제너다이오드(ZD₁), (ZD₂)는 그 특성상 역방향으로 인가된 전압에 대해서는 지정된 전압을 일정하게 유지시켜주므로 트랜스(T₂)의 이차측 코일(L₃), (L₄)에 유기된 전압이 제너다이오드(ZD₁), (ZD₂)의 지정된 전압값(제너전압) 이상 올라가는 것을 방지하여 비교기(OP₁), (OP₂)를 보호해주는 동시에 궤환된 비교기(OP₁), (OP₂)의 출력전압을 지정된 값으로 유지시켜주게 된다.

이때 비교기(OP₁), (OP₂)는 그 출력을 각각 저항(R₅), (R₆)을 통하여 궤환시켜 주어 비교된 입력값이 또다른 입력이 나타날때까지 출력을 유지하게 된다.

이와같이 제2도의 (a)에서와 같은 신호 입력 펄스가 인가되면 트랜스(T₁)의 이차측 코일(L₃)에는 제2도의 (d)에서와 같은 신호 펄스가 유기되고 코일(L₄)에는 제2도의 (c)에서와 같은 신호 펄스가 유기되며 이때의 신호 펄스는 각각 제너다이오드(ZD₁)의 캐소드측에 제2도의 (f)에서와 같은 펄스로 인가되고 제너다이오드(ZD₂)의 캐소드측에는 제2도의 (e)에서와 같은 펄스로 인가된다.

이하 (E)점과 (F)점에 나타난 제2도의 (e)와 (f)에서와 같은 파형을 통하여 각 비교기(OP₁), (OP₂)의 동작 및 출력단자(2), (2')로 출력되는 펄스상태를 살펴본다.

먼저(F)점에 나타난 신호는 비교기(OP1)의 (+) 입력에 인가되는 한편 비교기(OP₂)의 (-) 입력에 인가되게 되어 있고 (E)점에 나타난 신호는 비교기(OP₂)의 (+) 입력에 인가되는 한편 비교기(OP₁)의 (-) 입력에 인가되게 되어 있어 입력 신호 펄스는 첫번째 미분 파형(엣지신호)가 인가될때 트랜스(T₁)의 이차측 코일(L₃)에서 유기되어 저항(R₃)을 통해 (F)점에 나타난 신호는 접지에 대해(-) 방향일때에 코일(L₄)에서 유기되어 저항(R₄)을 통해 (E)점에 나타난 신호는 접지에 대해 (+) 방향이므로 (제2도의 (e)와 (f) 신호 참조) 비교기(OP₂)의 (+) 방향의 (E)점 신호가 인가되고 (-) 입력단자에는 (-)방향의 (F)점 신호가 인가되므로 (+) 입력단자 ＞(-) 입력단자되어 비교기(OP₂)의 출력은 (+) 전압 즉 +Vsat(+포화 전압)이 된다. (제2도의 (g) 파형 참조)

이러한 비교기(OP₂)의 출력 전압은 피드 백 저항(R₆)을 통하여 (E)점에 인가되어 제너다이오드(ZD₂)의 제너전압 값(Vz₂)을 유지하게 된다.

한편, 비교기(OP₁)에서는 (+)입력단자에 (-) 방향의 (F)점 신호가 인가되고 (-) 입력단자에는 (+) 방향의 (E)점 신호가 인가되므로 (+) 입력단자〈 (-) 입력단자 전압이 되어 비교기(OP₁)의 출력은 0V의 전압이 나오게 된다.(제2도의 (h) 파형 참조)

따라서 (F)점은 제너다이오드(ZD1)의 제너전압(Vz1)을 유지한 상태에서 0V 상태 즉「로우」상태로 바뀌게 된다.

한편 본 고안과 같이 데이타 신호가 「로우」상태로 인가되지 않는 상태에의 무신호 입력이 「하이」상태인 로직일 경우에는 출력측에도 「하이」상태를 유지시켜 주어야 하고 파우어를 "온"한 직후에도 입력신호가 없는 경우 즉「하이」상태인 출력을 「하이」상태로 만들어 주기 위해서는 제너다이오드(ZD₁), (ZD₂)를 사용하여 각각 5V 전원에서 R₇→R₅→ZD₁을 통하는 경로와 R₈→R₆→ZD₂를 통하는 경로 사이에 제너다이오드(ZD₁)의 제너전압(Vz₁)이 제너다이오드(ZD₂)의 제너전압(Vz₂)보다 크도록 각각의 제너전압을 설정해주여야 한다.

(즉 Vz₁＞Vz₂로 설정하여야 한다)

그러나 상기와는 반대로 무신호 입력시 「로우」상태인 로직에서는 제너다이오드(ZD₁), (ZD₂)의 제너다이오드(Vz₁), (Vz₂)이 Vz₁＞Vz₂가 되도록 설정해 주어야만 무신호 입력시 「로우」상태를 유지시켜 주게 된다.

따라서 본 고안에서는 무신호시「하이」상태인 로직이므로 Vz₁＞Vz₁로 설정해주어 초기 최초의 데이타 펄스파형이 인가되기 직전에는 (F)점이 (E)점보다 Vz₁-Vz₂만큼 전위가 높게 되므로 비교기(OP₁)의 출력은「하이」상태를 유지하고 비교기(OP₂)의 출력은 제2도의 (g)에서와 같이「로우」상태에서「하이」상태로 변함과 동시에 비교기(OP₁)의 출력은 제2도의 (h)에서와같이「하이」상태에서「로우」상태로 변하게 되며 이러한 비교기(OP₁), (OP₂)의 출력은 비교기(OP₂)의 출력이 피드백 저항(R₆)을 통하여 (E)점에「하이」신호로 피드백되므로 두번째 미분파형(엣지신호)이 인가될때까지 유지하게 된다.

그러나 제2도의 (a)에서와 같은 입력신호가「로우」상태에서「하이」상태로 변하여 코일(L₃), (L₄)에 두 번째 미분파형(엣지신호)이 인가되게 되면 상기와는 반대로 (F)점에는 (+) 방향으로 나타나게 되고 (E)점에는 (-) 방향으로 나타나게 되어 비교기(OP₁)의 (+) 입력단자 전압이 (-) 입력단자 전압보다 높게 되어 ((+)입력단자〉(-) 입력단자) 비교기(OP1)의 출력은「로우」상태에서「하이」상태로 바뀌게 되고 (제2도의 (h)파형 참조) 비교기(OP₁)는 (+) 입력단자 전압이 (-) 입력단자 전압보다 낮게 되어 ((+) 입력단자〈 (-) 입력단자) 비교기(OP2)의 출력은「하이」상태에서「로우」상태로 바뀌게 된다(제2도의 (g) 파형 참조) 이때 비교기(OP₁)의「하이」상태신호는 피드백 저항(R₅)을 통하여 (F)점에 인가되게 되어 (F)점은 제너다이오드(ZD₁)의 제너전압 값(Vz₁)을 유지하고 (E)점은「로우」상태가 된다.

그러므로 제2도의 (g)에서와 같은 입력신호가「로우」상태에서「하이」상태로 변하는 순간 비교기(OP₂)의 출력은 제2도의 (g)에서와 같이「하이」상태에서「로우」상태로 변함과 동시에 비교기(OP₁)의 출력은 제2도의 (h)에서와 같이「로우」상태에서「하이」상태로 변화되며 이러한 비교기(OP₁), (OP₂)의 출력은 비교기(OP₁)의 출력이 피드 백 저항(R₅)을 통하여 (F)점에「하이」신호로 피드백되므로 새로운 입력 신호가 입력될때까지 그상태를 유지하게 된다.

따라서 비교기(OP₁)의 출력측으로는 입력단자(1), (1')로 입력되는 신호와 동일한 신호가 출력되게 되는 것이다.

이상에서와 같이 본 고안은 펄스 트랜스의 1, 2차측을 각각 접지시켜 접지분리형 회로를 구성시키고 입력신호를 미분시켜 트랜스에 인가되게 하여 속도를 높이고 출력측의 비교기를 오픈 콜렉터로 구성시켜 소비 전력을 감소시키는 동시에 노이즈가 없는 정확한 펄스를 전송시킬 수가 있는 것이다.

Claims

신호 입력 펄스를 1, 2차 반전시키는 인버터(I₁), (I₂)와, 상기 인버터(I₁), (I₂)의 출력을 미분시키는 콘덴서(C₁), (C₂) 및 저항(R₁), (R₂)에서 미분되어 1차측 코일(L₁), (L₂)에 인가된 신호를 2차측 코일(L₃), (L₄)로 유기시키고 1, 2차측 접지를 분리시킨 트랜스(T₁)와, 상기 코일(L₃)에서 유기된 신호를 설정한 제너전압으로 안정화시켜 비교기(OP₁)의 (+) 입력단자와 비교기(OP₂)의 (-) 입력단자에 인가시키는 제너다이오드(ZD₁)와, 상기 코일(L₄)에서 유기된 신호를 설정한 제너전압으로 안정화시켜 비교기(OP₁)의 (-) 입력단자와 비교기(OP2)의 (+) 입력단자에 인가시키는 제너다이오드(ZD₂)와, 상기 제너다이오드(ZD₁), (ZD₂)로 설정된 전압을 비교하는 비교기(OP₁), (OP₂)의 출력을 상기 제너다이오드(ZD₁), (ZD₂)의 캐소드측으로 피드백시키는 저항(R₅), (R₆)과, 상기 비교기(OP₁), (OP₂)의 출력측을 +5V 전원과 연결시키는 저항(R₇), (R₈)으로 구성시킨 접지 분리형 데이타 전송회로.