KR900006529B1 - 마이크로 프로세서의 고장감지방식 - Google Patents

Abstract

내용 없음.

Description

마이크로 프로세서의 고장감지방식

제1도는 일반적인 멀티프로세서 시스템 구성도.

제2도는 본 발명에 따른 회로도.

제3도는 제2도의 동작 파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 마이크로 프로세서 20 : 클럭발생기

30 : 어드레스 디코더 40 : 게이트

50,60 : 제1-2카운터 70 : 인버터

80 : 발광다이오드

본 발명은 마이크로 프로세서의 이상동작 감지회로에 관한 것으로, 특히 2개 이상의 마이크로 프로세서를 사용하여 멀티프로세서 시스템의 각 프로세서 모듈(Module)에 다수의 비트 출력만을 가지는 소정의 카운터로 프로세서 모듈내의 클럭을 소정 카운트하고 프로세서 모듈내의 마이크로 프로세서에 소정 주기마다 상기 카운터를 리세트하도록하는 프로그램을 내장하여 모듈내의 마이크로 프로세서가 비정상동작시 이를 다른프로세서 모듈에 알람(Alram)하고 디스플레이하는 회로에 관한 것이다.

현재 마이크로 프로세서(Microprocessor :이하 MPU라함)를 사용하는 시스템에 있어서는 대량생산에 의한 MPU의 가격의 저하로 소정의 제어실행의 동작을 행하는 MPU가 고장이 낮을때 다른 MPU가 이를 계속적으로 수행하여 기능이 정지되지 않도록 신뢰성을 높이기 위하여 2개 이상의 MPU를 내장하는 시스템으로 발전하여 가고 있다. 또한 상기와 같은 다수의 MPU을 물리적, 논리적으로 분산하여 제1도에 도시된 바와같은 멀티프로세서 시스템이 생산되고 있다. 제1도는 일반적인 멀티프로세서의 시스템도로서 하나의 MPU와 그의 제어에 의한 동작을 수행 처리하는 주변회로들을 갖고 처리되는 데이터를 메인데이터버스(Main Date Bus : MAIN B)로 억세스(Acces)하는 제1,제2,제3,제4,제5프로세서 모듈과 상기의 각 프로세서 모듈에서의 출력데이터를 소정의 제어에 의해 억세스 하는 메모리로 구성되며, 이중 하나의 프로세서모듈이 다른 프로세서 모듈을 관장 제어하는 마스터 프로세서 모듈로써 동작될 수 있다.

상기와 같이 여러개의 프로세서 모듈로 구성된 분산처리 시스템은 프로세서별 모듈러(Modular)설계가 용이하고, 하드웨어 및 소프트웨어의 개발이 용이하고 융통성이 좋은 관계로 현재 많이 사용되고 있다. 또한 시스템의 기능과 부하를 각 프로세서 모듈별로 분할처리 함으로써 처리능력을 향상시키기가 용이할 뿐만 아니라 고속동작 한다는 이점을 갖게된다. 그러나 멀티프로세서를 갗는 시스템에 있어서 많은 MPU을 가짐으로써 발생하는 문제도 적지않다.

예를들면 MPU와 MPU간의 통신과중에 의한 새튜레이션 이팩트(Saturation effect)현상 또는 소정 프로세서 모듈의 MPU 프로그램 다운(Program down)등으로 인해 어느한 MPU에 고장이 전체의 시스템의 동작에 영향을 주게된다. 즉 하나의 마이크로 프로세서 모듈이 고장나면 복구가 쉽게 되지않아 시스템 전체에 영향을 주어 전체시스템이 다운되는 문제가 발생하게 된다.상기와 같은 문제점을 해결하기 위하여 종래에는 각 프로세서 모듈에 자기진단 프로그램(Self Diagnosis Program)을 내장하고, 시스템의 고장감지용 프로세서(Maintenance pro$or)를 별개로 두어 시스템의 다운을 방지하는 감지방식이 있었다.그러나 상기와같은 고장감지방식은 설계가 용이하지 않음과 동시에 별개의 고장감지용의 보드를 구성함으로써 회로가 복잡하였고, 소프트웨어의 동작감시로 인해 속도상으로도 문제가 많았다.

따라서 본 발명의 목적은 다수의 출력비트단을 갖는 소정의 카운터로서 소정의 명령에 의한 동작을 수행하는 마이크로 프로세서의 클럭입력을 소정 카운트 출력하도록 하고, 상기 마이크로 프로세서가 상기 카운트의 출력을 소정의 시간이내에 리세트 하도록하는 프로그램을 내장하여 컴퓨터 시스템의 고장을 감지하고 이를 디스플레이 하도록하는 고장감지방식을 제공함에 있다.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 회로도로써, 소정 명령에 의한 동작을 수행하는 MPU(10)와, 상기 MPU(10)의 동작 클럭(Operation clock)(CLK)을 출력하는 클럭발생기(20)와, 고장감지 억세스용으로 MPU(10)로 부터 일정주기를 갖고 출력되는 어드레스 신호를 디코딩하여 고장감지 진단신호(Fail Diagnosis Signal:FDS)로써 출력하는 어드레스 디코더(30)와, 소정비트이 출력단을 가지며 소정의 주기를 갖고 클럭단자로 입력되는 클럭펄스를 증가 카운팅하며, 상기 어드레스 디코더(30)에서 고장감지 진단신호 출력시 이를 클리어신호로 입력하여 카운팅값을 리세트하는 제 1카운터(50)와, 상기 제 1카운터(50)와 동일한 비트수를 가지고 있으며, 상기 제1카운터(50)의 최종비트 출력단의 신호를 클럭으로 입력하여 증가카운팅 동작을 행하는동시에 소정주기가 카운팅되는 동안에 상기 어드레스 디코더(30)로 부터 출력되는 고장감지 진단신호(FDS)가 클리어단자로 입력시 리세트되고 상기 진단신호(FDS)가 입력되지 않을때 상기 제1카운터(50)의출력을 카운팅 완료하여 고장신호(FS)를 출력하는 제2카운터(60)와, 상기 제2카운터(60)로 부터 출력되는 고장신호(FS)가 네게이트(Negate: 신호상태 "Low")되었을 경우에는 상기 클럭발생기 (20)의 동작 클럭을 제1카운터(50)의 클럭단으로 출력시켜주고 고장신호(FS)가 어서트(Assert: 신호상태 "Hish")되면 제1카운터(50)의 클럭신호 입력이 항상 "하이"로 들어가도록 해주는 게이트(40)와, 상기 제2카운터(60)의신호를 반전버퍼링 하는 반전버퍼(70)와, 한측단자에는 전원이 입력 접속되고 또다른 단자가·상기 버퍼(70)의 출력에 접속되어 상기 버퍼(70)의 출력에 의한 고장감지신호(FS)에 의해 이를 표시하는 발광다이오드(80)로 구성한다.

제 3 도는 제 2 도의 동작파형도로써, (a)는 클럭(CLK), (b)와 (g)는 고장감지신호(FS)로서, 제 2 카운터(60)의 출력이고,(c)는 게이트의 출력,(d)는 어드레스 디코더의 고장감지 진단신호,(e)-(f)의 파헝도는 제1카운터(50)의 출력 파형도이다.

이하 본 발명에 따른 제2도의 동작예를 제3도의 파형도를 참조하여 상세히 설명한다.

제2도와 같이 구성된 회로의 각부에 전원(Vcc)이 고급되어지면, 클럭발생기(20)는 제3도(a)와 같은시스템 동작 클럭(System Operating Clock)(CLK)을 발진하여 라인(21)을 통해 MPU(10) 및 게이트(40)의 일단에 입력시킨다. 이매 상기 전원공급 동작에 의해 제1,제2카운터(50)(60)가 통전리세트상태(출력이 모두 "0")라 가정하면, 라인(61)의 논리상태는 제3도(b)와 같이 "로우"상태임으로 게이트(40)는 입력되는 시스템클럭(CLK)을 논리합하여 제1카운터(50)의 클럭단(CK)에 입력시킨다. 또한 상기 클럭발생기(20)로부터 시스템클럭(CLK)을 입력하는 MPU(10)는 메인데이터버스(MIAN B)로 입력되는 콤맨드(Command)에 의한 동작을 수행하는 동시에 소정의 타이밍마다 고장감지 진단 어드레스를 버스(11)를 통해 어드레스디코더(30)로 출력한다 즉, 소정주기마다 고장감지 진단용으로 선택된 어드레스를 억세스하여 자기동작 상태가 정상이라는 상태를 나타낸다. 이때 상기의 어드레스 억세스주기는 클럭발생기(20)의 발진주기에 따라 다르나 하기와 같은 조건을 만족하여야 한다.

단, ACCESS "T"는 MPU(10)가 고장감지용 어드레스 억세스주기 n은 카운터의 비트출력단 갯수 C는 경수로서 0.5이다. CLK는 시스템 동작용 클럭으로서 제2도의 클럭발생기(20)의 발진주파수이다. 이때 상기 클럭 CLK은 고장 진단용 어드레스를 결정하는 중요한 파라메터(Parameter)중의 하나로서 주파수가 낮으면 낮을수록 억세스주기 Access T는 길어지며, 높으면 높을수록 Access T는 짧아진다. 그러므로Access T의 주기는 상기 클럭 CLK의 주파수와 제1,제2카운터(50,60)의 출력 비트수를 조정하여 결정하여야 하는데, 통상 마이크로 프로세서의 동작 클럭은 고정됨으로서 제1,제2카운터(50,60)의 출력비트 갯수를 조정하는 것이 용이하다. 그리고 상기식에서 정수값 C를 0.5로 결정한 것은 시스템의 클럭이 구형파이고, 실질적으로 어드레스 또는 데이터가 억세스되는 주기는 구형파의 "하이" 또는 "로우"기간에서만 억세스되기 때문이다. 따라서 상기와 같은 조건에 의한 시간에 도달하였을때마다 MPU(10)는 고장감지 진단용의 어드레스를 억세스하여 어드레스버스(11)로 출력한다.

예를들어 후술하는 제1,제2카운터(50)(60)의 출력 비트라인의 합이 8개인 경우에는 256분주기로써 2ⁿ=256이 되고, 클럭발생기(20)의 클럭이 4MHz라고 가정하여 보면 억세스주기 ACCESS "T"는 32μSec이내에 출력되어야만 전술한 값을 만족할 수 있게된다. 즉,4MHz의 클럭발생기(20)의 클럭이 256분주 되어진주기(T=64μSec)의 1/2전인 32μSec에 출력되어야 한다. 한편 제3도(c)와 같이 출력되어지는 신호를 클럭으로 입력하는 제1카운더(50)는 이를 카운팅하여 각 비트단(1Q0-1Q3)을 통해 출력하여, 상기 제1카운터(50)의 최상위비트(1Q3)의 신호가 "로우"에서 "하이"로 천이되면 제2카운터(60)가 이를 카운팅함을 알수있다. 상기와 같이 제1-제2카운터(50)(60)가 제3도(c)와 같이 출력하는 게이트(40)의 출력을 카운팅하는 상태에서 전술한 바와같이 고장감지 진단 억세스주기가 설정된 MPU(10)가 소정 주기안에 고장감지진단 어드레스를 억세스하여 어드레스 디코더(30)에 출력하면, 상기 어드레스 디코더(30)는 이를 디코딩하여 제3도(d)와 같은 펄스의 고장감지 진단신호(FDS)를 라인(31)으로 출력한다. 따라서 제1-제2카운터(50)(60)의 각각의 비트출력단(Q0-Q3)에서 출력되어지는 카운팅값은 제3도 CASE1의 CL 기간에서 클리어(Clear)된다. 그러므로 제1-제2카운터(50)(60)는 제3 CASE2의 시작점부터 게이트(40)의 출력인 제3도(b)의 클럭을 초기부터 증가카운팅 하게된다.

상기 제1-2카운터(50)(60)의 카운팅값이 계속적으로 증가카운팅되는 상태에서 MPU(10)의 다운(Down)또는 프로그램 다운에 의해 MPU(10)로 부터 고장감지 진단용 어드레스가 억세스 되지않게 되면, 상기 제1-제2카운터(50)(60)는 게이트(40)를 통해 입력되는 클럭발생기(20)의 출력클럭인 제3도(c)의 클럭을 계속적으로 증가카운팅 하게된다. 상기와 같이 제1-2카운터(50)(60)가 계속적으로 증가카운트뫼어 제2카운터(60)의 최상위 비트출력단(2Q3)의 신호가 제3도(g)와 같이 ''로우''에서 ''하이"로 천이되면 이는 라인(61)(62)를 통해 출력한다. 이때 오아링(ORING)동작하는 게이트(40)의 또다른 입력이 라인(61)의 신호를 입력함으로써 제1카운터(50)의 클럭단(CK)에 입력되는 신호도 제3도 CASE3 구간에서 화살표 방향에 도시된 바와같이 ''하이"상태가 입력되어진다. 따라서 제2카운터(60)의 최상위비트(2Q3)의 출력신호가 "로우"에서 "하이"로 변화하기 직전까지 전술한 바와같은 주기로 설정된 고장감지 진단 어드레스를 프로그램다운(Program Down) 등을 인한 고장으로 인해 MPU(10)에서 출력치 못하게되면 제2카운터(60)의 최상위비트(2Q3)는 소정시간이 지난후 예컨데 게이트(40)를 통해 클럭을 8진 카운트 완료하면 전술한 제3도(g)와 같이 출력된다.이때 상기 제3도(g)의 "하이"신호는 인버터(70)에 의해 반전되어짐으로 에노드로 전류제한 저항(90)을 통해 소정의 전원(Vcc)을 입력하는 발광다이오드(80)가 순방향이 됨으로 MPU(10)의 고장상태를 디스플레이 한다. 또한 제2카운터(60)의 최상위 출력비트(2Q3)의 출력을 입력하는 출력라인(62)이 다른 멀티프로세서 모듈의 인터럽트 요구신호단에 접속되어 있거나 자신 MPU(10)의 리세트신호에 접속되었다면 고장발생시에 자동복구를 실시할 수 있음을 알수있다.

상술한 바와같이 본 발명은 간단한 하드웨어의 로직게이트와 일정주기의 억세스 할수있는 간단한 프로그램으로써 하드웨어적 자기진단 기능을 쉽게 구현하여 고장상태를 표기함과 동시에 시스템 복구신호로 사용할 수 있어 마이크로 컴퓨터 시스템의 신뢰성을 가일층 높을 수 있는 이점이 있다.

Claims (1)

1. 마이크로 프로세서의 고장감지방식에 있어서, 소정의 명령에 의한 동작을 수행하는 동시에 일정주기마다 고장진단 어드레스를 억세스 출력하는 마이크로 프로세서(10)와, 일정주기의 시스템 동작 클럭(CLK)을 발진하여 상기 마이크로 프로세서(10)에 입력시키는 클럭발생기(20)와, 상기 마이크로 프로세서(10)로 부터 일정주기를 갖고 출력되어지는 고장감지 영역의 어드레스를 디코딩하여 고장감지 진단신호(FDS)로 출력하는 어드레스 디코더(30)와, 상기 클럭발생기(20)로 부터 출력되는 시스템클럭(CLK)과 상기 마이크로 프로세서(10)의 고장상태를 나타내는 신호가 입력시 이를 논리합 출력하는 게이트(40)와, 다수의 비트출력단과 다수의 비트출력을 클리어하는 신호입력단을 가지며 상기 게이트(40)로 부터 출력되는 클럭펄스(CLK)를 증가카운팅하는 동작을 상기 클리어신호 입력단에 상기의 고장진단신호(FDS)가 소정의 주기로 반복 입력되는 것에 의해 상기 증가카운팅을 소정의 주기로 반복수행하고 고장감지 진단신호(FDS)가 소정 카운팅동작동안에 입력되지 않을때 고장감지신호를 상기 게이트(40)와 고장복구 동작을 행할 수 있는 소정의 단자로 출력하는 제1,2카운터(50,60)과, 상기 제2카운터(60)의 최종 출력과 소정의 전원단자 사이에 접속되어있으며 상기 제2카운터(60)으로 부터 고정감지신호가 출력시 이를 디스플레이 하는 발광다이오드(80)를 구비하여 상기 마이크로 프로세서(10)의 고장에 의해 고장감지 어드레스가 억세스 되지 않을때 상기 클럭발생기(20)의 출력을 소정카운트 완료후에 고장상태를 표시하는 동시에 고장상태 알람신호를 출력하도록 동작함을 특징으로 하는 마이크로 프로세서의 고장감지방식.

Images