Claims (3)
디지탈 화상처리 시스템의 복합 연상신호 저장회로에 있어서, 상기디지탈 화성처리 시스템 복합영상 신호를 디지탈 데이타로 변환하는 아나로그/디지탈 변환기(20)와, 상기 아나로그/디지탈 변환기(10)의 디지탈 데이타로 벼환시 샘플링 신호를 공급하는 샘플링 신호 발생기(20)와,상기 복합 영상신호로 부터 등화, 수직 및 수평동기 신호를 분리하는 복합동기 분리기(30)와 상기 복합영상신호로부터 수평동기 신호를 분리하는 수평동기 신호분리기(40)와, 상기 디지탈화된 화상데이타를 저장하는 디램(60)과, 상기복합동기 분리기(30)와 수평동기신호 분리기(40)의 검출신호를 받아 자체에서 디코딩된 어드레스 신호에 따라 각각 3번씩 상기 디램(60)의 같은 번지에 해당 동기 신호 데이타를 라이트 및 리드하도록 디코딩하여 상기디램(60)에서의 전체 화상 데이타의 저장할 데이타량을 줄이는 기입/독출 및 RAS/CAS발생기(50)로 구성됨을 특징으로 하는 회로.A composite associative signal storage circuit of a digital image processing system, comprising: an analog / digital converter 20 for converting the digital conversion processing system composite image signal into digital data and a digital data of the analog / digital converter 10; Sampling signal generator 20 for supplying a sampling signal at the time of exchange, a composite synchronous separator 30 for separating equalization, vertical and horizontal synchronous signals from the composite video signal, and a horizontal synchronous signal for separating horizontal synchronous signals from the composite video signal. The synchronization signal separator 40, the DRAM 60 for storing the digitalized image data, the detection signal of the composite synchronizer 30 and the horizontal sync signal separator 40 are received according to an address signal decoded therein. Decoded to write and read the corresponding synchronization signal data at the same address of the DRAM 60 three times each, so that the entire image data of the DRAM 60 is decoded. Of storing the writing / reading to reduce the data amount and the circuit, characterized by consisting of a RAS / CAS generator 50.
제1항에 있어서, 기입/독출 및 RAS/CAS 발생기(50)은 상기 노드(1)의 복합 영상신호로부터 등화동기 펄스 발생구간을 검출하는 등화동기 펄스구간검출기(51)와, 상기 노드(1)의 복합 영상신호로부터 수직동기 펄스 발생구간을 검출하는 수직동기 펄스구간검출기(52)와, 상기 노드(1)의 복합 영산신호로부터 수평동기 펄스 발생구간을 검출하는 수평동기 펄스구간검출기(53)와, 상기 등화동기 펄스 구간 검출기(51)의 검출신호를 디플립플롭(56)에 입력하여 등화펄스 구간을 구분하도록 분주하는 제1분주수단과, 상기 등화동기 펄스구간 검출기(51)의 검출신호와 상기 제1분주수단의 분주신호를 받아 상기 어드레스단(441,442)의 입력 번지에 해당 어드레스 신호를 발생하도록 앤드게이트(57,58)에서 디코딩하는 제1디코딩수단과, 상기 수직동기 펄스구간 검출기(52)의 검추린호와 상기 어드레스단(443)의 해당 어드레스 신호를 발생하도록 앤드게이트(59)에서 디코딩하는 제2디코딩수단과, 상기 수평동기 펄스구간 검출기(53) 수평동기 신호에 따라 디플립플롭(54,55)에서 카운트하는 제1카운딩수단과, 상기 제1카운팅 수단의 출력과 상기 분리된 수평동기신호 및 상기 수평동기 펄스 구간 검출기(53)의 발생신호를 디플립플롭(54,55)의 구성에 의해 카운트하는 제2카운팅수단과, 상기 제2카운팅수단의 출력과 상기 수평동기 펄스신호 및 검출구간 신호를 앤드게이트(551)에서 디코딩하고 상기 앤드케이트(551)의 카운터(552)에서 카운트하여 상기 카운팅 신호와 수평동기 구간펄스신호를 앤드게이트(553)에서 디코딩하는 제3디코딩수단과, 상기 제1-3디코딩수단의 출력에 따라 오아게이트(554)에서논리합하여 1필드분의 화상데이타 저장용 어드레스 신호를 발생하는 어드레스 신호 발생수단을 구성됨을 특징으로 하는 회로.2. The node according to claim 1, wherein the write / read and RAS / CAS generators (50) are equalized synchronous pulse interval detectors (51) for detecting equalization synchronous pulse generation intervals from the composite video signal of the node (1). A vertical synchronous pulse section detector 52 for detecting a vertical synchronous pulse generation section from a composite video signal of the same, and a horizontal synchronous pulse section detector 53 for detecting a horizontal synchronous pulse generation section from the composite product signal of the node 1 And a first distributing means for inputting the detection signal of the equalization synchronous pulse interval detector 51 to the flip-flop 56 to divide the equalization pulse interval, and the detection signal of the equalization synchronous pulse interval detector 51. First decoding means for receiving the divided signal of the first division means and decoding the AND signal from the AND gates 57 and 58 to generate a corresponding address signal at an input address of the address terminals 441 and 442, and the vertical synchronous pulse interval detector. 52) Sword Second decoding means for decoding by the AND gate 59 so as to generate the reason code and the corresponding address signal of the address stage 443, and the flip-flop 54 according to the horizontal synchronization signal of the horizontal synchronization pulse interval detector 53; The first counting means counted at 55), the output of the first counting means, the separated horizontal synchronizing signal, and the generated signal of the horizontal synchronizing pulse duration detector 53; Decodes the second counting means, the output of the second counting means, the horizontal synchronizing pulse signal, and the detection interval signal by the AND gate 551, and counts it by the counter 552 of the AND 551. Third decoding means for decoding the counting signal and the horizontal synchronization section pulse signal at the AND gate 553, and storing the image data for one field by logically combining at the oragate 554 according to the output of the first to third decoding means. And an address signal generating means for generating an address signal for the service.
디지탈 화상처리시스템의 합성 화상 신호 저장방법에 있어서, 상기 합성화상신호를 디지탈화하는 제1단계와, 상기 합성화상신호에서 복합 및 수평동기 신호를 분리하는 제2단계와, 상기 복합동기 신호로부터 수직 귀선시간의 등화, 수직/수평동기 펄스의 구간을 검출하는 제3단계와,상기 제3단계의 검출신호와 상기 해당합성동기 신호의 저장할 번지 신호를 디코딩하여 해당같은동기신호가 반복 저장되도록 같은 어드레스를 지정하는 제4단계와, 상기 제3단계의 어드레스 신호에 따라 상기 디지탈화된 수직 귀선 시간의 해당 동기 데이타가 같은 번지에 반복라이트되어 저장할 화상 데이타량을 압축하는 제5단계로 이루어짐을 특징으로 하는 방법.A method of storing a composite image signal in a digital image processing system, comprising: a first step of digitalizing the composite image signal, a second step of separating composite and horizontal synchronization signals from the composite image signal, and vertical retrace from the composite synchronization signal A third step of detecting equalization of time and a section of vertical / horizontal synchronization pulses, and decoding the address signal of the detection signal of the third step and the corresponding synchronizing signal to store the same address so that the same synchronization signal is repeatedly stored. A fourth step of designating, and a fifth step of compressing the amount of image data to be stored by repeatedly writing the corresponding synchronization data of the digitalized vertical retrace time according to the address signal of the third step. .
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.