Claims (6)
비트선대 및 센스앰프 노드대간에 결합되어 또한 제1의 제어신호에 응답하여 상기 비트선대 및 상기 센스앰프 노드대간을 선택적으로 도통 도는 비도통 상태에 달하는 제1의 트랜지스터 결합수단과, 상기 센스앰프 노드대간에 결합되고 또한 제2의 제어신호에 응답하여 상기 센스앰프노드대의 한쪽을 방전하는 제1의 센스수단과, 상기 센스앰프노드대간에 결합되고 또한 제3의 제어신호에 응답하여 상기 센스앰프노드대의 다른쪽을 충전하는 제2의 센스수단과를 구비하는 것을 특징으로 하는 다이나믹 RAM.A first transistor coupling means coupled between a bit line and a sense amplifier node and reaching a non-conductive state selectively conducting between the bit line and the sense amplifier node in response to a first control signal, and the sense amplifier node First sense means coupled to each other and discharging one side of the sense amplifier node in response to a second control signal; and the sense amplifier node coupled to the sense amplifier node and in response to a third control signal. And a second sense means for charging the other side of the table.
제1항에 있어서 상기 제1의 트랜지스터 결합수단은 상기 제1의 제어신호를 수신하는 게이트, 상기 한쪽의 비트선에 접속된 드레인 및 상기 한쪽의 센스앰프 노드에 접속된 소스를 가지는 제1전계효과 트랜지스터와, 상기 제1의 제어신호를 수신하는 게이트, 상기 다른쪽의 비트선에 접속된 드레인 및 상기 다른쪽의 센스앰프노드에 접속된 소스를 가지는 제2전계효과 트랜지스터로 구성되는 다이나믹 RAM.The first field effect according to claim 1, wherein said first transistor coupling means has a gate for receiving said first control signal, a drain connected to said one bit line, and a source connected to said one sense amplifier node. And a second field effect transistor having a transistor, a gate for receiving the first control signal, a drain connected to the other bit line, and a source connected to the other sense amplifier node.
제2항에 있어서 상기 제1의 트랜지스터 결합수단의 각 게이트의 전위는 센스앰프가 센스 동작시에 Vth이상(Vp+Vth)이하이며 상기 다른쪽의 센스앰프 노드 및 상기 다른 쪽의 비트선간을 비도통 상태에서 도통상태로 할 때에는 VCC인 다이나믹 RAM(단, Vp는 비트선의 프리챠지 전압, Vth는 제1의 트랜지스터 결합수단의 스레시홀드 전압, VCC는 센스 노드의 High레벨을 표시한다.)3. The gate of claim 2, wherein the potential of each gate of the first transistor coupling means is equal to or greater than V th (V p + V th ) when the sense amplifier is in a sense operation, and the other sense amplifier node and the other bit. line to V CC of a dynamic RAM (only when in a conductive state in a non-conductive state, V p is the bit line precharge voltage, V th is a threshold voltage of the transistor coupling means of claim 1, V CC is the sense node High Display the level.)
제1항에 있어서 상기 제1의 제어신호를 발생하는 신호발생 회로를 더 가지는 것을 특징으로 하는 다이나믹 RAM.The dynamic RAM of claim 1, further comprising a signal generation circuit for generating the first control signal.
제1항에 있어서 데이타 버스대와 해당 데이타 버스대 및 상기 센스앰프 노드대간에 결합되고 또한 컬럼 선택신호에 응답하여 상기 데이타 버스대 및 상기 센스앰프 노드대간을 선택적으로 도통하는 제2트랜지스터 결합수단과를 더 가지는 것을 특징으로 하는 다이나믹 RAM.2. The second transistor coupling means according to claim 1, coupled between a data bus band, a corresponding data bus band, and the sense amplifier node band and selectively conducting between the data bus band and the sense amplifier node band in response to a column selection signal. Dynamic RAM, characterized in that having more.
제5항에 있어서 상기 제2의 트랜지스터결합수단은 상기 컬럼 선택신호를 수신하는 게이트, 상기 한쪽의 센스앰프 노드에 접속된 드레인 및 상기 데이타 버스대의 한쪽에 접속된 소스를 가지는 제3전계효과 트랜지스터와, 상기 컬럼 선택신호를 수신하는 게이트, 상기 다른쪽의 센스앰프 노드에 접속된 드레인 및 상기 데이타 버스대의 다른쪽에 접속된 소스를 가지는 제4전계효과 트랜지스터로서 구성된 다이나믹 RAM.6. The third field effect transistor according to claim 5, wherein said second transistor coupling means comprises: a third field effect transistor having a gate for receiving said column select signal, a drain connected to said one sense amplifier node, and a source connected to one of said data bus bands; And a fourth field effect transistor having a gate for receiving the column select signal, a drain connected to the other sense amplifier node, and a source connected to the other of the data bus band.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.