Claims (8)
여러개의 마이크로 명령을 갖는 제어수단과 마이크로명령의 리드에 의해 상기 제어수단에서 출력되는 제어신호에 따라서 어드레스신호와 타이밍신호를 출력하는 어드레스 발생수단을 갖으며, 상기 타이밍 신호의 종료를 제어하는 정보를 기억한 필드와 상기 어드레스 신호의 형성을 제어하는 정보를 기억한 필드를 갖는 적어도 1개의 마이크로명령을 갖는 제어수단을 포함하는 직접메모리 액세스 제어회로.A control means having a plurality of micro commands and an address generating means for outputting an address signal and a timing signal in accordance with a control signal outputted from the control means by the read of the micro command, and having information for controlling the termination of the timing signal. And control means having at least one micro-instruction having a stored field and a field storing information for controlling formation of the address signal.
특허 청구의 범위 제1항에 있어서, 상기 제어수단은 상기 여러개의 마이크로명령을 기억한 마이크로프로그램 ROM을 갖고, 상기 어드레스 발생수단은 상기 어드레스 신호를 유지하는 유지 수단과 상기 유지수단에 유지되는 어드레스 신호를 변화시키는 연산수단을 갖는 직접 메모리 액세스 제어회로.2. The control apparatus according to claim 1, wherein said control means has a microprogram ROM storing said several microcommands, and said address generating means includes holding means for holding said address signal and an address signal held in said holding means. A direct memory access control circuit having arithmetic means for changing a value.
특허 청구의 범위 제2항에 있어서, 상기 유지수단은 레지스터이며, 상기 연산수단은 증감회로인 직접 메모리 액세스 제어회로.The direct memory access control circuit as claimed in claim 2, wherein the holding means is a register, and the calculating means is an increase / decrease circuit.
여러개의 마이크로명령을 갖는 제어수단과 마이크로명령의 리드에 의해 제어수단에서 출력되는 제어신호에 따라서 어드레스신호와 액세스제어신호를 형성하는 신호형성수단을 갖으며, (a) 제 1의 마이크로명령의 리드에 의해 제 1의 어드레스신호를 형성하는 스텝, (b) 상기 액세스 제어신호를 액티브로 하는 스텝 및 (c) 제 2의 마이크로명령의 리드에 의해 상기 제 1의 어드레스신호와 다른 제 2의 어드레스신호를 형성하여 상기 액세스 제어신호를 인액티브로 하는 스텝을 갖는 직접 메모리 액세스 제어회로의 제어방법.A control means having a plurality of microcommands and a signal forming means for forming an address signal and an access control signal in accordance with a control signal output from the control means by a read of the microcommand, and (a) a read of the first microcommand Forming a first address signal by (b) activating the access control signal, and (c) a second address signal different from the first address signal by reading a second microcommand. And a step of making the access control signal inactive by forming a signal.
특허 청구의 범위 제4항에 있어서, 상기 스템(c), (c1), 상기 제1의 어드레스신호를 증분 또는 감소하는 것에 의해 상기 제2의 어드레스신호를 형성하는 스텝 및 (c2) 상기 액세스 제어신호를 인액티브로 하는 스텝을 갖는 직접 메모리 액세스 제어회로의 제어방법.The method of claim 4, further comprising: forming the second address signal by incrementing or decreasing the stem (c), (c1), and the first address signal; and (c2) the access control. A method of controlling a direct memory access control circuit having a step of making a signal inactive.
1바이트의 테이타전송을 실행하기 위한 일련의 동작제어스텝중에다음에 전송해야 할 1바이트의 데이타 전송을 실행하기 위한 어드레스출력스텝을 마련하는 직접 메모리 액세스 제어회로의 제어방법.A control method of a direct memory access control circuit for providing an address output step for executing a one-byte data transfer to be transferred next in a series of operation control steps for executing a one-byte data transfer.
특허 청구의 범위 제6항에 있어서, 상기 데이터 전송을 실행하기 위한 일련의 동작제어는 마이크로프로그램 제어방식에 의해 행하여지고, 데이타 전송이 미완료라는 판정결과에 따라 다음의 어드레스출력스텝이 행하여지는 직접메모리 액세스 제어회로의 제어방법.7. The direct memory according to claim 6, wherein a series of operation control for executing the data transfer is performed by a microprogram control scheme, and the next address output step is performed according to the determination result that the data transfer is incomplete. Control method of the access control circuit.
특허 청구의 범위 제7항에 있어서, 상기 어드레스출력스텝은 출력회로에 마련되는 래치회로에 다음의 어드레스신호를 유지시키는 동작인 직접메모리 액세스 제어회로의 제어방법.8. The control method according to claim 7, wherein said address output step is an operation of holding a next address signal in a latch circuit provided in an output circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.