KR900000089Y1 - 비데오 동기신호의 펄스 조절회로 - Google Patents

비데오 동기신호의 펄스 조절회로 Download PDF

Info

Publication number
KR900000089Y1
KR900000089Y1 KR2019860013237U KR860013237U KR900000089Y1 KR 900000089 Y1 KR900000089 Y1 KR 900000089Y1 KR 2019860013237 U KR2019860013237 U KR 2019860013237U KR 860013237 U KR860013237 U KR 860013237U KR 900000089 Y1 KR900000089 Y1 KR 900000089Y1
Authority
KR
South Korea
Prior art keywords
signal
transistor
pulse
capacitor
phase
Prior art date
Application number
KR2019860013237U
Other languages
English (en)
Other versions
KR880005451U (ko
Inventor
최해용
Original Assignee
삼성전자주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한형수 filed Critical 삼성전자주식회사
Priority to KR2019860013237U priority Critical patent/KR900000089Y1/ko
Publication of KR880005451U publication Critical patent/KR880005451U/ko
Application granted granted Critical
Publication of KR900000089Y1 publication Critical patent/KR900000089Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Pulse Circuits (AREA)

Abstract

내용 없음.

Description

비데오 동기신호의 펄스 조절회로
제1도는 본 고안의 블록도.
제2도는 본 고안의 상세한 회로도.
제3도는 제2도의 주요부분에서의 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 위상과 폭 조절부 2 : 미분회로
3 : 에지 조절부 D1, D2: 다이오드
R1-R9: 저항 C1-C5: 콘덴서
Q1-Q5: 트랜지스터 OR : 오아게이트
본 고안은 비데오 동기신호의 위상과 펄스폭 및 펄스에지(Edge)를 조절하는 회로에 관한 것이다.
종래에는 단안정 멀티바이브레이터를 이용하여 회로를 구성하였기 때문에 방송용 규격의 소형화와 생산단가의 상승에 따른 문제점이 있었다.
따라서, 본 고안의 목적은 시스템의 소형화와 생산단가를 낮추면서도 비데오 동기 신호의 위상과 펄스폭을 조절하고 파형의 왜곡없이 펄스의 하강에지(Descen-ding Edge)와 상승에지(Rising Edge)의 폭을 가변하는 회로를 제공하는 데 있다.
또, 다른 목적은 PNP 형과 NPN 형의 트랜지스터를 사용해서 회로의 온도변화에 따른 안정성을 향상시킬 수 있다.
이하 첨부된 도면에 의거하여 본 고안을 상세히 설명한다.
제1도는 본 고안의 블럭도로서, 위상과 폭 조절부(1)는 비데오 동기신호를 입력하여 위상과 펄스폭을 가변하여서 출력하는 회로이고, 적분회로(2)는 상기한 위상과 폭 조절부(1)의 출력신호중 하강에지의 폭을 짧게하는 회로이며, 에지조절부(3)는 적분회로(2)의 출력신호에 의해서 입력되는 동기신호의 상승에지와 하강에지의 폭, 즉 신호의 상승시간과 하강시간을 가변하여 출력하는 회로이다.
제2도는 상기한 구성의 상세한 회로도로서, 비데오 동기신호(In)를 입력하여 다이오드(D1)와 가변저항(R1) 및 접지된 콘덴서(C1)를 거쳐서 한 입력단이 접지된 오아게이트(OR)의 다른 입력단에 인가하고, 그리고 콘덴서(C1)에서 방전된 신호는 가변저항(R2)과 다이오드(D2)를 거쳐서 다시 다이오드(D1)에 인가하며, 오아게이트(OR)의 출력신호는 저항(R3)과 접지된 콘덴서(C2)를 거쳐서 적분 신호로 변환되어 트랜지스터(Q1)의 베이스에 인가한다.
콜렉터에 전원(Vcc)이 인가되는 트랜지스터(Q1)의 에미터에 나타나는 신호는 접지된 콘덴서(C3)을 통해서 트랜지스터(Q3)의 베이스에 인가됨과 동시에 트랜지스터(Q2)의 트레인에 인가되고, 그리고 전원(-Vss)이 트랜지스터(Q2)의 게이트에 인가됨과 동시에 가변저항(R5)과 저항(R4)을 거쳐서 트랜지스터(Q2)의 소오스에 인가되며, 이 전원(-Vss)이 콜렉터에 인가되는 트랜지스터(Q3)의 에미터 신호는 접지된 콘덴서(C4)를 거쳐서 트랜지스터(Q4)의 게이트와 트랜지스터(Q5)의 베이스에 인가한다.
또한 트랜지스터(Q3)의 에미터에 나타난 신호는 가변저항(R7)과 저항(R6)을 거쳐서 전원(Vcc)이 드레인에 인가되는 트랜지스터(Q4)의 소오스에 인가하고, 전원(Vcc)이 저항(R5)을 거쳐 트랜지스터(Q5)의 콜렉터에 인가되며, 이 트랜지스터(Q5)의 에미터에 나타난 신호가 비데오 동기신호의 위상과 펄스폭 및 에지를 가변되어 출력되는 신호이다.
이러한 구성을 갖는 본 고안의 비데오 동기신호의 펄스 조절회로에 있어서, 비데오 동기신호를 입력하여 위상과 펄스의 폭 및 펄스에지를 조절하는 회로동작을 제3도에 도시한 파형도에 의거하여 설명한다.
회로에 입력되는 비데오 동기신흐(In)가 제3도(In)에 도시한 바와 같이 통상 논리 "1"(하이레벨)신호에서 논리 "0"(로우레벨)신호로 하강되면 논리 "1"신호일 때 다이오드(D1)와 가변저항(R1)을 통해서 콘덴서(C1)에 축적되는 데, 논리 "0"의 동기신호가 입력될 때에는 이 콘덴서(C1)에 축적된 전하가 다이오드(D2)와 저항(R2)을 통해서 방전된다.
이때 설정된 가변저항(R2)에 의한 시정수(T1)는 T1=C1·R2로서 다이오드(D2)를 통해 축적된 전하가 방전되고, 이 가변저항(R2)의 변화는 오아게이트(OR)의 입력 로우드레시홀드(Low Threshhold)의 전압에 이르는 시간을 변화시키게 되어서 입력된 동기신호(In)의 하강에지의 하강시간과 오아게이트(OR)의 출력신호의 하강시간과의 사이를 변화시킨다.
즉, 콘덴서(C1)의 방전은 다이오드(D2)를 통해 이루어지므로 가변저항(R2)의 변화는 방전되는 신호의 시정수(T1)를 변화시켰고, 이 시정수(T1)의 변화로 오아게이트(OR)의 입력이 논리 "1"신호에서 논리 "0" 신호로 변하는 제3도(a)의 TH 지점인 로우 드레시홀드 레벨에 이르는 시간의 변화가 되고, 이것은 오아게이트(OR)의 출력신호가 논리 "1"신호에서 논리 "0"신호로 하강되는 시간의 변화가 된다.
따라서, 가변저항(R2)에 따라 방전되는 신호의 시정수(T1)만큼 입력신호(In)에 대해 위상변화가 생겨서 출력된다.
한편, 입력신호(In)가 다시 논리 "1"로 상승할 때 다이오드(D2)는 "오프"되어서 다이오드(D1)과 가변저항(R1) 및 콘덴서(C1)를 통해 오아게이트(OR)에 인가되는데, 이때 시정수(T2=C1·R1)로 콘덴서(C1)에 축적되는 전하에 의해 전위가 상승한다.
그리고 콘덴서(C1)의 전위가 상승되는 시간은 가변저항(R1)의 변화에 따르고 오아게이트(OR)의 입력신호가 논리 "1"신호로 변하는 하이드레시홀드(High Threshhold)레벨에 이르는 시간을 변화시키게 되고, 이와 같이 하이드레시홀드 레벨에 이르는 시간의 변화는 입력신호(In)의 논리 "0"상태인 시간을 변화시킨다.
따라서, 가변저항(R1)에 따라 설정된 시정수(T2)만큼 입력신호에 대해 출력펄스의 폭을 변화시켜서 출력된다.
이와 같이 입력신호(In)의 위상과 펄스의 폭이 변화된 신호(제3도의 b)는 저항(R3)과 콘덴서(C2)로 구성된 미분회로를 거쳐서 트랜지스터(Q1)를 구동하는데, 이 오아게이트(OR)의 출력신호를 미분회로를 통하여 트랜지스터(Q1)의 베이스에 인가하는 것은 인가신호의 하강에지의 하강시간을 짧게 하여서 트랜지스터(Q1)가 도통되지 않는 차단 시간을 줄이기 위한 것이다.
즉, 오아게이트(OR)의 출력신호가 논리 "1"일 때 트랜지스터(Q1)는 도통되어서 트랜지스터(Q1)의 에미터에는 논리 "1"신호의 전원(Vcc)이 나타나 콘덴서(C3)에 충전된다.
이때 트랜지스터(Q3)는 도통되지 않지만 전계효과 트랜지스터(Q2)는 드레인과 소오스간의 인가전압에 따른 지수 특성에 가까운 저항범위를 갖는 범위에서 동작되기 때문에 콘덴서(C1)의 방전특성과 상호 작용을 하여 직선성을 갖도록 하였다.
그리고 오아게이트(OR)의 출력신호가 논리"0"으로 하강되는 순간 트랜지스터(Q1)는 도통되지 않게 되지만 트랜지스터(Q3)도 콘덴서(C3)의 축적된 전하에 따른 전위 때문에 논리 "1"신호가 베이스에 가해져서 도통되지 않는다.
그러나, 콘덴서(C3)에 축적된 전하가 방전되면서 전계효과 트랜지스터(Q2)의 드레인에 인가되어 도통됨에 따라 트랜지스터(Q2)의 소오스와 저항(R4) 및 가변저항(R5)을 거쳐서 방전되는 데, 이 방전시간의 변화(T3)는 트랜지스터(Q2)의 드레인과 소오스간의 저항 변화를 RQ2라 할때 T3=C3·(RQ2+R4+R5)의 시정수에 따르므로 가변저항(R5)을 변화시키면 방전시간에 따라 제3도(c)와 같이 콘덴서(C3)의 방전곡선보다 완만하게 변한다.
그리고, 콘덴서(C3)가 방전하여서 트랜지스터(Q3)가 도통되는 순간이 트랜지스터(Q3)의 에미터에 나타난 전류변화에 다른 에미터 전위 변화로 나타나는데, 즉 트랜지스터(Q3)가 도통되어서 에미터에 나타난 펄스의 하강특성이 에미터 폴로워(Emitter Folloqer)완층 증폭기 동작을 하는 트랜지스터(Q5)의 베이스에 전달되어서 트랜지스터(Q5)의 에미터에 출력된다.
또한 트랜지스터(Q3)가 도통되지 않을 때 콘덴서(C4)에는 전원(Vcc)이 전계효과 트랜지스터(Q4)의 드레인과 소오스 및 저항(R6, R7)을 통해서 전하가 축적되는 데, 이 콘덴서(C4)의 충전에 따른 트랜지스터(Q5)베이스의 전위 변화는 트랜지스터(Q3)가 도통되었을 때와 반대로 펄스의 상승특성으로 나타난다.
이때 트랜지스터(Q4)의 드레인과 소오스간에 가해지는 전압변화에 따른 드레인과 소오스간의 저항변화를 QQ4라 하면 콘덴서(C1)의 충전특성과 함께 시정수(T4)는 T4=C4·(RQ4+R6+R7)으로 나타나게 되어 콘덴서(C4)의 방전 특성에 따라 트랜지스터(Q4)와 직선성을 갖게 하고, 가변저항(R7)을 변화시켜 전체 시정수(T4)를 바꾸어서 상승되는 펄스의 에지를 변화시킨다.
이와같이 펄스에지의 상승시간이 변화되는 것을 오아게이트(OR)의 출력신호가 논리 "0"에서 논리 "1"로 변할때 트랜지스터(Q1)는 도통되고 반면에 트랜지스터(Q3)는 도통되지 않은 상태에서 이루어져서 트랜지스터(Q5)의 베이스 전류를 변화시켜 트랜지스터(Q5)의 에미터를 통해 출력된다.
따라서 입력신호가 논리 "0"에서 논리 "1" 신호로 변하는 상승시간이 따라 상승에지를 변화시키게 되는 것이다.
이상과 같이 본 고안에 의하면 입력동기 신호의 위상과 펄스폭 및 펄스에지를 가변출력할 수 있어서 포터블(Portable)비데오 카메라에 적응시켜 저소비 전력화와 소형화 및 정확성을 갖도록 하여 경비절감 및 경량화를 꾀할 수 있다.

Claims (2)

  1. 비데오 동기신호를 입력하여 위상과 펄스폭을 가변하여서 출력하는 위상과 폭 조절부(1)과, 상기한 위상과 폭 조절부(1)의 출력신호에서 펄스의 하강에지의 폭 즉, 하강시간을 짧게하는 적분회로(2)와, 상기한 적분회로(2)의 출력신호에 의해서 입력되는 동기 신호의 펄스의 상승시간과 펄스의 하강시간을 가변하여 출력하는 에지 조절부(3)로 이루어진 것을 특징으로 하는 비데오 동기신호의 펄스 조절회로.
  2. 제1항에 있어서, 위상 폭 조절부(1)는 비데오 동기 신호(In)를 입력하여 다이오드(D1)와 가변저항(R1) 및 접지된 콘덴서(C1)를 거쳐서 한 입력단이 접지된 오아게이트(OR)의 다른 입력단에 인가하고, 콘덴서(C1)에서 방전된 신호는 가변저항(R2)과 다이오드(D2)를 거쳐서 다이오드(D1)에 인가하도록 연결한 것을 특징으로 하는 비데오 동기신호의 펄스 조절회로.
KR2019860013237U 1986-08-29 1986-08-29 비데오 동기신호의 펄스 조절회로 KR900000089Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860013237U KR900000089Y1 (ko) 1986-08-29 1986-08-29 비데오 동기신호의 펄스 조절회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860013237U KR900000089Y1 (ko) 1986-08-29 1986-08-29 비데오 동기신호의 펄스 조절회로

Publications (2)

Publication Number Publication Date
KR880005451U KR880005451U (ko) 1988-05-12
KR900000089Y1 true KR900000089Y1 (ko) 1990-01-30

Family

ID=19255319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860013237U KR900000089Y1 (ko) 1986-08-29 1986-08-29 비데오 동기신호의 펄스 조절회로

Country Status (1)

Country Link
KR (1) KR900000089Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439544B1 (ko) * 2002-03-25 2004-07-12 엘지전자 주식회사 영상신호의 특성조정장치

Also Published As

Publication number Publication date
KR880005451U (ko) 1988-05-12

Similar Documents

Publication Publication Date Title
US3985954A (en) DC level control circuit
US3237116A (en) Amplifiers and corrective circuits therefor
EP0129580A1 (en) Clock pulse-shaping circuit
JPH07154221A (ja) 遅延回路
US4783604A (en) Buffer circuit for outputting signals of different polarities
US4607238A (en) Monolithic integrated RC-oscillator
US6194935B1 (en) Circuit and method for controlling the slew rate of the output of a driver in a push-pull configuration
GB2158314A (en) Switching semiconductor devices
US20080055447A1 (en) Circuit for processing a time-discrete analog signal and image sensor
KR900000089Y1 (ko) 비데오 동기신호의 펄스 조절회로
JPS633509A (ja) バイアス電流補償回路
GB1429199A (en) Electronic timing circuit
JPH0575893A (ja) 同期分離回路
US3596109A (en) Peak detection circuit
KR850003486A (ko) 비데오 표시장치용 주파수 제어회로
US3693031A (en) Timing circuit for providing linear timing periods
US5530400A (en) Transistor circuit with transistor characteristic sensor
SU374721A1 (ru) Генератор пилообразного напряжения
GB1267979A (en) Synchronizing separator circuits
JP2690512B2 (ja) 周波数てい倍回路
JP2685831B2 (ja) 可変周波数パルス発振器
US4015141A (en) Apparatus for comparing voltages
KR960000214Y1 (ko) B+ 전원 시간지연 회로
KR880001878Y1 (ko) 리모콘 텔레비젼 수상기에 있어서 음량 표시회로
SU643903A1 (ru) Интегрирующее устройство

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981228

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee