KR890016778A - 아날로그/디지탈변환기 - Google Patents

아날로그/디지탈변환기 Download PDF

Info

Publication number
KR890016778A
KR890016778A KR1019890003838A KR890003838A KR890016778A KR 890016778 A KR890016778 A KR 890016778A KR 1019890003838 A KR1019890003838 A KR 1019890003838A KR 890003838 A KR890003838 A KR 890003838A KR 890016778 A KR890016778 A KR 890016778A
Authority
KR
South Korea
Prior art keywords
signal processing
processing means
analog
digital converter
phase
Prior art date
Application number
KR1019890003838A
Other languages
English (en)
Inventor
기미히로 스기노
미쯔마사 사또
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
오노 미노루
히다찌초엘에스 아이엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼, 오노 미노루, 히다찌초엘에스 아이엔지니어링 가부시끼가이샤 filed Critical 미다 가쓰시게
Publication of KR890016778A publication Critical patent/KR890016778A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

내용 없음

Description

아날로그/디지탈변환기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명이 적용된 A/D변환기의 1실시예를 도시한 블럭도. 제 2 도는 제 1 도의 A/D 변환기의 속도 변환필터의 필터계수와 시간과의 관계를 설명하기 위한 특성도. 제 3 도는 제 1 도의 A/D 변환기의 위상제어동작의 1예를 도시한 타이밍도. 제 4 도는 본 발명에 적용된 A/D 변환기의 다른 실시예를 도시한 회로블럭도.

Claims (24)

  1. 제 1 주기의 고정된 기간동안의 시간의 경과에 따라 가변하는 제 1 전달함수를 가지고, 제 1 주파수에서 반복하는 제 1 의 신호처리수단, 상기 제 1 주기의 시간의 길이와 동일한 제 2 주기동안의 시간의 경과에 따라 가변하는 제 2 의 전달함수를 갖고, 상기 주파수에서 반복하며 상기 제 1 전달함수가 상기 제 2 전달함수와 동일하고, 그 주파수의 위상이 변할때 각각의 전달함수가 1주기의 초기 부분동안 불안정하게 되는 제 2 신호 처리수단과, 동일한 2개의 입력으로 입력을 분리하고, 상기 제1 및 제 2 신호 처리수단에 동일한 2개의 입력을 각각 공급하는 입력수단, 상기 신호 처리수단의 각각에서 출력을 수신하고, 제어신호에 따라서 상기 신호 처리수단에서 상기 출력의 하나를 선택하여 출력하는 선택수단, 그 위상을 변경하지 않고 상기 제 1 신호 처리수단을 선택하고 최종의 1주기에서 상기 제 2 신호 처리수단의 위상을 변경하기 위해 상기 선택수단으로 입력제어신호를 공급하며, 그후, 연속적인 주기동안, 그 위상을 변경시키지 않고 상기 제 2 신호 처리수단을 선택하고 최종 제 1 주기에서 상기 제 1 신호 처리수단의 위상을 변경하기 위해 상기 선택수단으로 상기 제어신호를 공급하는 제어수단을 포함하는 아날로그/디지탈변환기.
  2. 특허청구의 범위 제 1 항에 있어서, 상기 제어수단은 고정된 양에 의해 서로 다른 위상의 2개의 클럭신호를 마련하고, 제1 및 제 2 신호 처리수단에 상기 2개의 클럭신호를 공급하고, 각각의 상기 제1 및 제 2 신호 처리수단은 상기 제어수단으로부터 수신된 클럭신호의 위상과 동일한 위상으로 상기 전달함수의 상기 주기를 반복하며, 상기 제어수단은 동일한 주파수의 상기 클럭신호를 공급하는 아날로그/디지탈변환기.
  3. 특허청구의 범위 제 2 항에 있어서, 상기 제 1 주파수에 비해 큰 주파수에서 입력을 샘플링하고, 분리하기 위한 상기 입력수단의 입력신호를 입력하여 출력을 생성하는 A/D 변환수단을 포함하는 아날로그/디지탈변환기.
  4. 특허청구의 범위 제 3 항에 있어서, 상기 입력에 따라서 상기 제어수단에서 선택적으로 lead 및 lag 신호를 공급하는 위상 동기루프수단을 포함하며, 상기 제어수단은 상기 lead 및 lag 신호에 따라서 상기 신호 처리수단의 하나를 선택하도록 상기 선택수단에 상기 제어신호를 공그하고, 또 상기 신호 처리수단의 상기 하나에 대하여 그것의 위상관계를 설정하도록 상기 신호 처리수단의 다른 하나로 세트신호를 공급하는 아날로그/디지탈변환기.
  5. 특허청구의 범위 제 2 항에 있어서, 상기 입력에 따라서 상기 제어수단에서 선택적으로 lead 및 lag 신호를 공급하는 위상 동기루프수단을 포함하며, 상기 제어수단은 상기 lead 및 lag 신호에 따라서 상기 신호 처리수단의 하나를 선택하도록 상기 선택수단에 상기 제어신호를 공급하고, 또 상기 신호 처리수단의 상기 하나에 대하여 그것의 위상관계를 설정하도록 상기 신호 처리수단의 다른 하나로 세트신호를 공급하는 아날로그/디지탈변환기.
  6. 특허청구의 범위 제 2 항에 있어서, 위상 동기루프회로를 포함하며, 상기 제어수단은 상기 위상 동기루프회로에 응답하여 위상변경없이 상기 신호 처리수단의 하나를 선택하기 위해 상기 선택수단으로 제어신호를 공급하고 동시에 상기 신호 처리수단의 다른하나의 위상을 변경하기 위해 상기 위상 동기루프에 응답하는 아날로그/디지탈변환기.
  7. 특허청구의 범위 제 3 항에 있어서, 위상 동기루프회로를 포함하며, 상기 제어수단은 상기 위상 동기루프회로에 응답하여 위상 변경없이 상기 신호 처리수단의 하나를 선택하기 위해 상기 선택수단으로 제어신호를 공급하고 동시에 상기 신호 처리수단의 다른 하나의 위상을 변경하기 위해 상기 위상 동기루프에 응답하는 아날로그/디지탈변환기.
  8. 특허청구의 범위 제 4 항에 있어서, 상기 선택수단의 출력을 수신해서 저장하고 상기 클럭신호로 클럭된 출력을 공급하는 레지스터수단과 상기 래지스터수단에서 출력을 수신하고 출력을 공급하는 디지탈신호 처리수단을 포함하는 아날로그/디지탈변환기.
  9. 특허청구의 범위 제 8 항에 있어서, 단일 집적회로칩상에 전체가 구성되는 아날로그/디지탈변환기.
  10. 특허청구의 범위 제 2 항에 있어서, 상기 2개의 신호 처리수단과 Plead 및 Plag 신호의 하나만 선택적으로 공급하는 위상 동기루프수단만 가지며, 상기 선택수단은 상기 Plead 및 Plag 신호의 하나에만 응답하여, 선택된 신호 처리수단에 대하여 빠른 위상 및 느린 위상관계의 해당하는 하나로 상기 신호 처리수단의 하나를 비선택적으로 설정하는 아날로그/디지탈변환기.
  11. 특허청구의 범위 제10항에 있어서, 단일 집적회로칩상에 전체가 구성되는 아날로그/디지탈변환기.
  12. 특허청구의 범위 제 2 항에 있어서, 상기 제1 및 제 2 신호 처리수단과 동일한 제 3 신호 처리수단, 상기 제어수단으로 상기 lead 및 lag 신호의 하나를 선택적으로 공급하는 위상 동기루프수단과 상기 선택수단에 의해 선택되지 않은 2개의 상기 신호 처리수단은 선택된 상기 다른 하나의 신호 처리수단에 대하여 각각 위상이 빠르거나 늦은 관계로 유지하는 상기 제어수단을 포함하며, 상기 제어수단은 최소한 이전의 주기가 지난 뒤 안정화되는 빠르고 늦은 신호 처리수단의 해당하는 하나를 선택하기 위해 상기 선택수단을 제어하고, 선택된 신호 처리수단의 주파수에 따라서 각각 위상이 빠르고 늦은 관계로 남아있는 2개의 비선택 신호 처리수단을 세트하기 위해 상기 위상 동기루프수단에 의해 마련된 lead 및 lag 신호의 하나에 순차적인 주기에서 응답하는 아날로그/디지탈변환기.
  13. 특허청구의 범위 제12항에 있어서, 단일 집적회로칩상에 전체가 구성되는 아날로그/디지탈변환기.
  14. 특허청구의 범위 제 3 항에 있어서, 각각의 상기 신호 처리수단이 적분필터인 아날로그/디지탈변환기.
  15. 특허청구의 범위 제14항에 있어서, 각각의 상기 적분필터는 그것의 주기에서 시간의 경과에 대해 고정관계에 따라 부가된 적분변수를 공급하는 아날로그/디지탈변환기.
  16. 특허청구의 범위 제 4 항에 있어서, 각각의 상기 신호 처리수단이 적분필터인 아날로그/디지탈변환기.
  17. 특허청구의 범위 제16항에 있어서, 각각의 상기 적분필터는 그것의 주기에서 시간의 경과에 대해 고정관계에 따라 부가된 적분변수를 공급하는 아날로그/디지탈변환기.
  18. 특허청구의 범위 제16항의 회로를 포함하는 모뎀.
  19. 특허청구의 범위 제16항의 회로를 포함하는 반향제거장치.
  20. 제 1 주기의 고정된 기간동안의 시간의 경과에 따라 가변하는 제 1 전달함수를 가지고 제 1 주파수에서 반복하는 제 1 신호 처리수단, 상기 제 1 주기의 시간의 길이와 동일한 제 2 주기동안의 시간의 경과에 따라 가변하는 제 2 전달함수를 갖고 상기 주파수에서 반복하며 상기 제 2 전달함수와 동일한 상기 제 1 전달함수를 갖는 제 2 신호 처리수단, 동일한 2개의 입력으로 입력을 분리하고, 상기 제1 및 제 2 신호 처리수단에 동일한 2개의 입력을 각각 공급하는 입력수단, 상기 제 1 주파수에 비해 큰 주파수에서 입력을 샘플링하고, 분리하기 위한 상기 입력수단의 입력신호에 공급되는 출력을 생성하기 위한 A/D 변환수단을 포함하는 아날로그/디지탈변환기.
  21. 특허청구의 범위 제20항에 있어서, 단일 집적회로칩상에 전체가 구성되는 아날로그/디지탈변환기.
  22. 특허청구의 범위 제21항에 있어서, 각각의 상기 적분필터는 그것의 주기에서 시간의 경과에 대해 고정관계에 따라 부가된 적분변수를 공급하는 아날로그/디지탈변환기.
  23. 특허청구의 범위 제22항에 있어서, 단일 집적회로칩상에 전체가 구성되는 아날로그/디지탈변환기.
  24. 특허청구의 범위 제 9 항에 있어서, 상기 신호 처리수단이 공통으로 동작회로장치를 갖는 아날로그/디지탈변환기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890003838A 1988-04-02 1989-03-27 아날로그/디지탈변환기 KR890016778A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-81603 1988-04-02
JP63081603A JPH01254024A (ja) 1988-04-02 1988-04-02 Ａ／ｄ変換器

Publications (1)

Publication Number Publication Date
KR890016778A true KR890016778A (ko) 1989-11-30

Family

ID=13750893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890003838A KR890016778A (ko) 1988-04-02 1989-03-27 아날로그/디지탈변환기

Country Status (3)

Country Link
US (1) US4983975A (ko)
JP (1) JPH01254024A (ko)
KR (1) KR890016778A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3089104B2 (ja) * 1992-06-19 2000-09-18 株式会社日立製作所 移動平均フィルタ、及びこれを用いたａ／ｄ変換器
KR100288171B1 (ko) * 1992-07-31 2001-05-02 요트.게.아. 롤페즈 유선 원격통신용 단국
US5668432A (en) * 1995-03-24 1997-09-16 Nippondenso Co., Ltd. Articulation device
FR2780830B1 (fr) 1998-07-06 2000-09-22 St Microelectronics Sa Filtre decimateur surechantillonne parallele
US7348915B2 (en) * 2006-07-19 2008-03-25 Quickfilter Technologies, Inc. Programmable digital filter system
JP5136048B2 (ja) * 2007-12-27 2013-02-06 株式会社安川電機 シリアルデータ移動平均装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2546693B1 (fr) * 1983-05-26 1985-08-30 Centre Nat Rech Scient Annuleur d'echo a filtre numerique adaptatif pour systeme de transmission
NL8600815A (nl) * 1986-03-28 1987-10-16 At & T & Philips Telecomm Inrichting voor het kompenseren van niet-lineaire vervorming in een te digitaliseren ingangssignaal en een echokompensatiestelsel voorzien van een dergelijke inrichting.
JP2650711B2 (ja) * 1988-03-25 1997-09-03 株式会社日立製作所 オーバーサンプリングａ／ｄ変換器

Also Published As

Publication number Publication date
JPH01254024A (ja) 1989-10-11
US4983975A (en) 1991-01-08

Similar Documents

Publication Publication Date Title
US5781054A (en) Digital phase correcting apparatus
KR890003236A (ko) 디지탈적으로 제어된 위상폐쇄루프장치
US4368433A (en) Signal converter circuit
EP0351779A3 (en) Phase adjusting circuit
KR920019103A (ko) 아날로그/디지탈 (a/d)콘버터
KR890016778A (ko) 아날로그/디지탈변환기
KR890003191A (ko) 시간축 보정장치
KR940006348A (ko) D/a 변환장치 및 a/d 변환장치
KR890015516A (ko) 아날로그/디지탈 변환기
KR870004562A (ko) 제어장치
US5436628A (en) Programmable frequency timing generator with phase adjust
KR970022794A (ko) 다중 채널 공유 회로 데이터 처리 시스템내의 데이터 지연을 감소시키기 위한 방법 및 장치
US4701874A (en) Digital signal processing apparatus
DE3879202D1 (de) Verfahren und schaltungsanordnung fuer eine digitale regelung der phase von abtasttaktimpulsen.
JPS6378610A (ja) ２逓倍クロツク発生回路
US5130921A (en) Digital controller for scanned actual condition signals
US4758738A (en) Timing signal generating apparatus
JPS5757343A (en) Controller of microprogram
SU611309A1 (ru) Устройство дл тактовой синхронизации
SU1363425A1 (ru) Умножитель частоты
SU1520514A2 (ru) Генератор случайного процесса
SU1645954A1 (ru) Генератор случайного процесса
SU1089597A2 (ru) Формирователь сигналов синхронизации дл устройства считывани информации
SU938285A1 (ru) Логическое устройство
SU1224988A1 (ru) Устройство дл задержки импульсных сигналов

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid