KR890006233Y1 - Pulse delay circuits - Google Patents
Pulse delay circuits Download PDFInfo
- Publication number
- KR890006233Y1 KR890006233Y1 KR2019860013187U KR860013187U KR890006233Y1 KR 890006233 Y1 KR890006233 Y1 KR 890006233Y1 KR 2019860013187 U KR2019860013187 U KR 2019860013187U KR 860013187 U KR860013187 U KR 860013187U KR 890006233 Y1 KR890006233 Y1 KR 890006233Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pulse
- output
- comparator
- capacitor
- monostable multivibrator
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제2도 및 제3도는 본 고안 회로도의 각부 파형도.2 and 3 is a waveform diagram of each part of the circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
MT : 단안정 멀티 바이브레이터 CP : 비교기MT: Monostable Multivibrator CP: Comparator
Q1: 트랜지스터 VR1: 가변저항Q 1 : transistor VR 1 : variable resistor
N1: 노아게이트 C1: 콘덴서N 1 : Noah gate C 1 : Capacitor
VREF : 기준전압VREF: reference voltage
본 고안은 입력되는 펄스를 지연시키기 위한 펄스 지연 회로에 관한 것이다.The present invention relates to a pulse delay circuit for delaying an input pulse.
종래의 펄스 지연 회로는 여러단의 단안정 멀티 바이브 레이터를 사용하여 각각의 단안정 멀티 바이브 레이터의 시정수를 조정하여 펄스의 지연량을 설정하기 때문에 조정개스가 많이 원하는 지연량을 설정하기가 곤란할 뿐 아니라 각각의 단안정 멀티 바이브 레이터의 시정수 편차에 의한 영향을 많이 받게 되는 단점이 있는 것이다.Conventional pulse delay circuits use multiple stages of monostable multivibrators to adjust the time constant of each monostable multivibrator to set the delay amount of the pulse. In addition, each monostable multivibrator has a disadvantage in that it is greatly influenced by the time constant variation.
본 고안은 이와같은 점을 감안하여 조정 개소를 크게 감소시켜 단순한 가변저항으로 원하는 지연량을 설정할 수 있게 하고 하나의 단안정 멀티 바이브레이터를 사용하여 여러개의 단안정 멀티 바이브 레이터를 사용시 발생되는 지연량의 편차를 제거할 수 있게 한 것으로 단안정 멀티 바이브 레이터의 출력이 스위칭 트랜지스터에 연결된 시정수 회로를 제어하여 비교기의 기준 전압과 비교된 출력이 노아게이트를 통하여 출력되게 구성시킨 것이다.In view of this, the present invention considerably reduces the adjustment points, so that the desired delay amount can be set with a simple variable resistor, and one monostable multivibrator is used to reduce the amount of delay generated when using multiple monostable multivibrators. In order to eliminate the deviation, the output of the monostable multivibrator controls the time constant circuit connected to the switching transistor so that the output compared with the reference voltage of the comparator is output through the noah gate.
제1도는 본 고안의 회로도로써 입력펄스(A)가 단안정 멀티 바이브레이터(MT)를 통하여 트랜지스터(Q1)가 구동되게 구성하고 트랜지스터(Q1)의 콜렉터측에 가변저항(VR1) 및 콘덴서(C1)를 통하여 비교기(CP1)에 인가되어 기준전압(VREF)과 비교되게 구성시켜 노아게이트(N1)에 비교기(CP1)의 출력 및 단안정 멀티 바이브레이터(MT)의 출력이 인가되게 구성시킨 것이다.FIG. 1 is a circuit diagram of the present invention, in which the input pulse A is configured to drive the transistor Q 1 through a monostable multivibrator MT, and the variable resistor VR 1 and the capacitor are located on the collector side of the transistor Q 1 . is output and the output of the monostable multivibrator (MT) of the comparator (CP 1) is applied to the comparator (CP 1) through (C 1) was configured to be compared to a reference voltage (VREF) to the NOR gate (N 1) It is configured.
이와같이 구성된 본 고안은 입력펄스(A)가 단안정 멀티 바이브레이터(MT)를 통하여 지연된후 이 펄스로 스위칭 트랜지스터(Q1)를 구동시켜 가변저항(VR1) 및 콘덴서(C1)의 시정수로 충방전시켜 비교기(CP1)의 기준전압(VREF)과 비교하여 이 비교기(CP1)의 출력과 단안정 멀티 바이브 레이터(MT)의 출력이 노아게이트(N1)에 인가되어 지연된 출력펄스를 얻을수가 있는 것으로 가변저항(VR1)으로 콘덴서(C1)에 충방전되는 시정수가 조정되어 원하는 지연 펄스를 얻을수가 있는 것이다.According to the present invention configured as described above, the input pulse A is delayed through the monostable multivibrator MT, and then the switching transistor Q 1 is driven by this pulse to the time constant of the variable resistor VR 1 and the capacitor C 1 . to charge and discharge the output of the comparator (CP 1) of the reference voltage output and the monostable multi-vibrator (MT) of the comparator (CP 1) as compared to (VREF) is applied to the NOR gate (N 1) a delayed output pulse It is possible to obtain the desired delay pulse by adjusting the time constant of charging and discharging the capacitor C 1 with the variable resistor VR 1 .
이를 제2도에 의하여 재온하면 제2(a)도와 같이 단안정 멀티 바이브레이터(MT)에 입력된 펄스(T1)는 펄스(T2)로 변환되어 이 펄스가 스위칭 트랜지스터(Q1)의 베이스측에 가해질 경우 가변저항(VR1)을 통하여 콘덴서(C1)에 충전된 전하는 트랜지스터(Q1)를 통하여 순간적으로 방전하여 버리므로 비교기(CP1)의 출력(제2(d)도)은 H레벨에서 L레벨로 변하게 되며 펄스(T2)가 끝나는 시점에서 콘덴서(C1)에는 T=VR1, C1의 시정수로 전원(Vcc)을 향하여 전하가 충전되어 전압이 상승된다.When the temperature is re-heated by FIG. 2, the pulse T 1 input to the monostable multivibrator MT is converted into the pulse T 2 as shown in FIG. 2 (a), and the pulse is converted into the base of the switching transistor Q 1 . When applied to the side, the charge charged in the capacitor C 1 through the variable resistor VR 1 is discharged momentarily through the transistor Q 1 , so that the output of the comparator CP 1 (second (d)) is At the end of the pulse T 2 , the capacitor C 1 is charged toward the power supply Vcc at a time constant of T = VR 1 , C 1 and the voltage is increased.
따라서 콘덴서(C1)의 전압은 제2(c)도와 같이 기준전압(VREF)보다 클 경우 비교기(CP1)의 출력이 L레벨에서 H레벨로 변하게 된다.Accordingly, when the voltage of the capacitor C 1 is greater than the reference voltage VREF as shown in FIG. 2C, the output of the comparator CP 1 is changed from the L level to the H level.
그리고 이 비교기(CP1)의 출력(제2(d)도) 및 단안정 멀티 바이브레이터(MT)의 출력(제2b도)이 노아게이트(N1)에 가해지면 제2(e)도와 같은 지연된 펄스(T3)를 얻게 되는 것이며 지연될 펄스(T3)의 조정은 가변저항(VR1)으로 시정수 T=VR1, C1를 변화시키면 콘덴서(C1)의 충전시간이 변화하여 기준 전압(VREF)에 이르는 시간을 변화됨으로써 원하는 지연된 펄스(T3)를 얻을수가 있는 것이다.When the output of the comparator CP 1 (second (d)) and the output of the monostable multi-vibrator MT (second (b)) are applied to the noah gate N 1 , a delay such as the second (e) degree is delayed. pulse (T 3) will be obtained an adjustment of the delayed pulse (T 3) by the charging time of the capacitor (C 1) when the time constant with the variable resistance (VR 1) T = change in the VR 1, C 1 gradation The desired delayed pulse T 3 can be obtained by changing the time to reach the voltage VREF.
이때 기준전압(VREF)은 미리 적당한 값으로 프리셋트 되어야 한다.At this time, the reference voltage VREF should be preset to an appropriate value in advance.
또한 가변저항(VR1)을 조정하여 시정수(T=VR1', C1')로 바꾼 경우(VR1>VR1')에는 콘덴서(C1)는 조정전 보다 빠르게 전원(Vcc)이 충전되므로 콘덴서(C1)의 전압이 기준전압(VREF)보다 커지는 시간이 짧게 되어 비교기(CP1)의 출력도 제3도의 각부 파형도와 같이 빨리 L레벨에서 H레벨로 변화 되므로 지연된 펄스(T3)는 짧게 설정되는 것으로 사용자가 가변저항(VR1)으로 원하는 지연 펄스를 얻을 수가 있는 것이다.In addition, when the variable resistor (VR 1 ) is adjusted to change the time constant (T = VR 1 ', C 1 ') (VR 1 > VR 1 '), the capacitor (C 1 ) turns off the power supply (Vcc) faster than before adjustment. because charged, so the capacitor (C 1) voltage is short two hours is larger than the reference voltage (VREF) the comparator (CP 1), the output changes in FIG H level at a third-degree corner waveform help quickly level L as in the delayed pulse (T 3 ) Is set to be short so that the user can obtain the desired delay pulse with the variable resistor VR 1 .
이상에서와 같이 본 고안은 단일의 단안정 멀티 바이브 레이터를 사용함으로써 다단의 단안정 멀티 바이브레이터 사용시 생기는 지연량의 편차를 제거할 수 있으며 단순히 가변저항(VR1)으로 지연량을 설정할 수가 있어 여러개의 조정 갯수를 사용하는 종래의 펄스 지연 회로 보다 원하는 지연량을 쉽게 설정할 수 있는 효과가 있는 것이다.As described above, the present invention can eliminate the variation of the delay amount caused by using the multi-stage monostable multivibrator by using a single monostable multivibrator, and can simply set the delay amount with the variable resistor (VR 1 ). It is possible to easily set a desired delay amount than a conventional pulse delay circuit using an adjustment number.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860013187U KR890006233Y1 (en) | 1986-08-28 | 1986-08-28 | Pulse delay circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860013187U KR890006233Y1 (en) | 1986-08-28 | 1986-08-28 | Pulse delay circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880005389U KR880005389U (en) | 1988-05-12 |
KR890006233Y1 true KR890006233Y1 (en) | 1989-09-18 |
Family
ID=19255301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019860013187U KR890006233Y1 (en) | 1986-08-28 | 1986-08-28 | Pulse delay circuits |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR890006233Y1 (en) |
-
1986
- 1986-08-28 KR KR2019860013187U patent/KR890006233Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR880005389U (en) | 1988-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890006233Y1 (en) | Pulse delay circuits | |
JPS57174927A (en) | Skew adjusting circuit | |
JPS5644227A (en) | Timer device | |
US4521748A (en) | Adjustable frequency oscillator | |
US4507624A (en) | Voltage-to-frequency converters | |
US3937986A (en) | Linear waveform generator | |
JPS5644226A (en) | Timer device | |
SU1510053A1 (en) | Device for controlling power thyristor | |
SU1737658A1 (en) | Device for control over thyristor | |
SU1649645A1 (en) | Time interval former | |
KR880003433Y1 (en) | Starting control circuit | |
KR900000089Y1 (en) | Pulse control circuit for video synchronizing crt | |
SU1753588A2 (en) | Controlled time-presetting capacitor | |
SU1160539A1 (en) | Multivibrator | |
JPS56145785A (en) | Controller for speed of direct current motor | |
JPS56112874A (en) | Soft start circuit | |
SU1742979A1 (en) | Generator of pulses | |
SU580596A2 (en) | Electronic time relay | |
SU475725A1 (en) | Step Voltage Generator | |
SU915231A1 (en) | Sawtooth voltage generator | |
US9608660B2 (en) | Digital-to-analog converter with switching elements controlled by a microcontroller | |
SU627596A1 (en) | Storage-type pulse counter | |
KR890007342Y1 (en) | Oscillating circuit regulating voltage | |
JP2965587B2 (en) | Motor speed control circuit | |
RU2017201C1 (en) | Device for control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19961231 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |