KR890007342Y1 - Oscillating circuit regulating voltage - Google Patents

Oscillating circuit regulating voltage Download PDF

Info

Publication number
KR890007342Y1
KR890007342Y1 KR2019860016731U KR860016731U KR890007342Y1 KR 890007342 Y1 KR890007342 Y1 KR 890007342Y1 KR 2019860016731 U KR2019860016731 U KR 2019860016731U KR 860016731 U KR860016731 U KR 860016731U KR 890007342 Y1 KR890007342 Y1 KR 890007342Y1
Authority
KR
South Korea
Prior art keywords
output
voltage
resistor
operational amplifier
terminal
Prior art date
Application number
KR2019860016731U
Other languages
Korean (ko)
Other versions
KR880008836U (en
Inventor
윤상락
Original Assignee
삼성전자주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한형수 filed Critical 삼성전자주식회사
Priority to KR2019860016731U priority Critical patent/KR890007342Y1/en
Publication of KR880008836U publication Critical patent/KR880008836U/en
Application granted granted Critical
Publication of KR890007342Y1 publication Critical patent/KR890007342Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C1/00—Amplitude modulation
    • H03C1/08—Amplitude modulation by means of variable impedance element
    • H03C1/12—Amplitude modulation by means of variable impedance element the element being a voltage-dependent capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

내용 없음.No content.

Description

전압 조정 발진회로Voltage Regulation Oscillator Circuit

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 고안의 각부 파형도.2 is a waveform diagram of each part of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

5 : 적분회로 OP1, OP2: 오피앰프5: Integrating circuit OP 1 , OP 2 : Op amp

FF1: T-플립플롭 Q1: 트랜지스터FF 1 : T-Flip-Flop Q 1 : Transistor

C1: 콘덴서 R1-R6: 저항C 1 : condenser R 1 -R 6 : resistance

VR1, VR2: 저변저항VR 1 , VR 2 : Low resistance

본 고안은 입력 전압에 따라 비례하는 정확한 발진 주 파수를 얻을수 있도록 한 전압 조정 발진 회로에 관한 것이다.The present invention relates to a voltage regulated oscillator circuit capable of obtaining an accurate oscillation frequency proportional to the input voltage.

종래의 전압보정 발진기(Voltage controled Oscillator)에서는 입력 전압에 의하여 이미 결정된 크기 및 주기를 갖는 발진 주파수만을 출력시킴으로써 보다 정확하고 가변성 있는 입력 전압에 의해 제어되는 발진 주파수를 출력시키지 못하는 단점이 있는 것이었다.In a conventional voltage controlled oscillator, only an oscillation frequency having a magnitude and a period determined by an input voltage is output, thereby not outputting an oscillation frequency controlled by a more accurate and variable input voltage.

본 고안은 이와 같은 점을 감안하여 가변 저항으로 발진 주파수의 주기를 조정할수 있고 또 다른 가변 저항으로는 입력 전압을 변화시켜 입력 전압의 바뀜에 따라 정확한 발진 주파수를 얻을수 있도록 한 전압조정 발진회로로써 입력 전압을 적분 회로에서 적분한후 오피 엠프에서 필릅플롭에 인가시킴과 동시에 트랜지스터를 통하여 적분 회로르 리셋트시켜 주도록 한 것이다.In view of the above, the present invention can adjust the period of the oscillation frequency with a variable resistor, and with another variable resistor, it is a voltage regulated oscillator circuit that can obtain an accurate oscillation frequency according to the change of the input voltage by changing the input voltage. After the voltage is integrated in the integrating circuit, the op amp is applied to the fill flop and the integrating circuit is reset through the transistor.

이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.

전원(B+)이 발진주파수 조정용 가변저항(VR1)을 통한 후 저항(R1)과 콘덴서(C1)를 통하여 일측단자(-)에 접지시킨 저항(R3)이 연결된 오피앰프(OP1)의 타측단자(+)에 인가되고, 오피앰프(OP1)의 출력은 저항(R2)을 통하여 일측단자(-)로 궤환됨과 동시에 저항(R4)을 통하여 타측단자(+)에 궤환되도록 적분회로(5)를 구성한다.Op amp (OP) connected to resistor (R 3 ) grounded at one terminal (-) through resistor (R 1 ) and capacitor (C 1 ) after power (B + ) is through variable resistor (VR 1 ) for oscillation frequency adjustment. 1 ) is applied to the other terminal (+) and the output of the op amp (OP 1 ) is fed back to one terminal (-) through the resistor (R 2 ) and at the same time to the other terminal (+) through the resistor (R 4 ). The integrating circuit 5 is configured to be fed back.

그리고 오피앰프(OP1)의 출력이 저항(R4)을 통하여 타측단자(-)로 전원(B+)이 인가되는 펄수주기 조정용 가변저항(VR2)이 연결된 오피앰프(OP2)의 일측단자(+)에 인가되게 구성하고, 오피앰프(OP2)의 출력은 저항(R5)을 통하여 전원(B+)이 인가되는 T-플립플롭(FF1)의 입력측(T)에 인가됨과 동시에 저항(R6)(R7)을 통하여 에미터가 접지된 트랜지스터(Q1)의 베이스에 인가되도록 구성한다.And the output of the operational amplifier (OP 1), the resistance (R 4) a through the other terminal (-) to the power source (B +) is applied peolsu cycle adjusting variable resistor (VR 2) is connected to one side of the operational amplifier (OP 2) which It is configured to be applied to the terminal (+), and the output of the op amp (OP 2 ) is applied to the input side (T) of the T-flip flop (FF 1 ) to which the power supply B + is applied through the resistor (R 5 ) At the same time, the emitter is configured to be applied to the base of the grounded transistor Q 1 via a resistor R 6 (R 7 ).

또한 트랜지스터(Q1)의 콜렉터측은 콘덴서(C1)에 연결하여 구성하고 플립플롭(FF1)의 출력단자(Q)로 출력되게 구성한 것이다.The collector side of transistor Q 1 is connected to capacitor C 1 and configured to be output to output terminal Q of flip-flop FF 1 .

이와같이 구성된 본 고안에서 전원(B+)이 발진주파수 조정용 가변저항(VR1)에 인가되면 저항(R1)을 통하여 콘덴서(C1)에 충전됨과 동시에 오피앰프(OP1)의 타측단자(+)에 인가된다.When the power supply B + is applied to the oscillation frequency adjusting variable resistor VR 1 in the present invention configured as described above, the capacitor C 1 is charged through the resistor R 1 and at the same time, the other terminal of the op amp OP 1 (+). Is applied.

이때 저항(R1-R4)과 콘덴서(C1)및 오피앰프(OP1)로 구성된 발전회로(5)의 저항(R1)(R2)(R3)(R4)을 모두 같은 저항치로 사용할때 가변저항(VR1)을 통해 입력되는 전압을 Vi라 하고, 오피앰프(OP1)의 출력 전압을 Vo라 하면 Vo= ""Vidt의 관계가 성립된다.At this time, the resistance (R 1 ) (R 2 ) (R 3 ) (R 4 ) of the power generation circuit 5 composed of the resistors (R 1- R 4 ), the capacitor (C 1 ) and the op amp (OP 1 ) are all the same. When used as a resistance value, the voltage input through the variable resistor (VR 1 ) is Vi and the output voltage of the op amp (OP 1 ) is Vo. " Vidt's relationship is established.

이와 같은 식을 적분하면 Vo= ""Vit가 되며 이러한 오피앰프(OP1)의 출력전압(Vo)이 저항(R5)을 통하여 오피앰프(OP2)의 일측단자(+)에 인가된다.Integrating like this, Vo = " " Vit and the output voltage Vo of the op amp OP 1 is applied to one terminal (+) of the op amp OP 2 through the resistor R 5 .

그리고 오피앰프(OP2)의 타측단자(-)로 펄스주기 조정용 가변저항(VR2)을 통하여 인가되는 전압을 VR이라 했을때, VO= VR의 관계에서 발진회로(5)를 리셋트 시킨다면 이때의 주기 T는 T =로 표시된다.When the voltage applied to the other terminal (-) of the op amp OP 2 through the variable period VR 2 for adjusting the pulse period is V R , the oscillation circuit 5 is reset in relation to VO = V R. If so, then the period T is T = Is displayed.

즉, 오피앰프(OP2)의 일측단자(+)로 인가되는 적분회로(5)의 오피앰프(OP1)의 출력전압(Vo)과 오피앰프(OP2)의 타측단자(-)로 가변저항(VR2)을 통하여 인가되는 기준전압(VR)을 오피앰프(OP2)에서 비교하여 Vo=VR이 되는 순간 오피앰프(OP2)의 출력측으로는 하이 레벨이 출력되어 진다.That is, the other terminal of the operational amplifier (OP 2) of the output voltage (Vo) of the operational amplifier (OP 1) of the integrated circuit 5 that is applied to one terminal (+) and the operational amplifier (OP 2), - variable in () resistance to the output side of the instantaneous operational amplifier (oP 2) compares the reference voltage (V R) applied through the (VR 2) from the operational amplifier (oP 2) which is Vo = V R becomes the high level is outputted.

이러한 하이레벨 출력은 풀업저항(R6)을 이용하여 순간적인 하이레벨 펄스가 되어 저항(R6)(R7)을 통한후 에미터가 접지된 트랜지스터(Q1)를 도통시켜 주게 되므로써 트랜지스터(Q1)의 콜렉터에 연결된 콘덴서(C1)의 충전 전압이 순간적으로 트랜지스터(Q1)를 통하여 방전하게 된다.This high-level output is a momentary high-level pulse using a pull-up resistor (R 6 ) to pass through the resistor (R 6 ) (R 7 ) to conduct the transistor (Q 1 ) with the emitter grounded. The charging voltage of the capacitor C 1 connected to the collector of Q 1 is instantaneously discharged through the transistor Q 1 .

따라서 적분회로(5)는 리셋트 상태가 되고, 적분회로(5)가 리셋트 되면 오피앰프(OP1)의 출력전압(Vo)이 낮아져 오피앰프(OP1)의 출력 전압은 로우상태가 된다.Therefore, the integration circuit 5, and the state is reset, the output voltage of the integrating circuit 5 when the reset operational amplifier operational amplifier (OP 1), the low output voltage (Vo) of (OP 1) is in the low state .

이와 같은 동작을 다시 말하면 가변저항(VR1)을 통하여 적분회로(5)의 콘덴서(C1)에 충전시킴과 동시에 오피앰프(OP1)의 타측단자(+)에 인가되며 이때는 오피앰프(OP1)의 출력전압(VU)이 낮아져 오피앰프(OP2)의 출력도 로우레벨 상태가 된다.In other words, this operation is charged to the condenser C 1 of the integrating circuit 5 through the variable resistor VR 1 and applied to the other terminal (+) of the op amp OP 1. In this case, the op amp OP the output voltage (U V) of 1) the operational amplifier is low (low-level output the state of the oP 2).

그러나 콘덴서(C1)의 충전이 진행됨에 따라 오피앰프(OP1)의 출력전압(Vo)이 상승하게 되어 오피앰프(OP2)의 기준전압(VR)과 같이지는 순간 오피앰프(OP2)의 출력측으로 순간적인 하이레벨 펄스가 출력되어 트랜지스터(Q1)를 도통시킴으로 적분회로(5)는 다시 리셋트 상태가 되는 것이다.But when the operational amplifier which, as a capacitor (C 1) the operational amplifier reference voltage (V R) of the output voltage (Vo) of (OP 1) is that the increase the operational amplifier (OP 2) according to the charge progresses, the (OP 2 The instantaneous high-level pulse is output to the output side of C1) to conduct the transistor Q 1 so that the integrating circuit 5 is reset again.

즉, 콘덴서(C1)의 충방전 상태에 따라 오피앰프(OP1)의 출력측으로 제2(a)도와 같은 파형이 출력되고 이러한 오피앰프(OP1)의 출력은 오피앰프(OP2)의 일측단자(+)에 인가되어 Vo=VR의 순간에 제2(b)도와 같은 순간적인 하이레벨 펄스를 출력시키게 되는 것이다.That is, according to the charge / discharge state of the condenser C 1 , the waveform of the second amplifier (a) is output to the output side of the op amp OP 1 , and the output of the op amp OP 1 is the output of the op amp OP 2 . is applied to one terminal (+) to be thereby output to claim 2 (b) the instantaneous high-level pulse as the instant of the help Vo = V R.

따라서 가변저항(VR1)을 가변 시킴에 따라 오피앰프(OP1)의 입력전압(Vi)이 변하게 되고, 이는 콘덴서(C1)의 충방전 시간을 조정해주게 되므로 결과적으로 가변저항(VR1)의 조절은 발진 주파수의 조절을 할수 있게되며, 가변저항(VR2)의 조정은 오피앰프(OP2)의 기준전압(VR)의 높고 낮음을 결정해주어 결과적으로 발진주파수의 상하 한 범위를 조절해 줄수 있는 것이다.Therefore, as the variable resistor VR 1 is varied, the input voltage Vi of the op amp OP 1 changes, which adjusts the charge / discharge time of the capacitor C 1 , resulting in the variable resistor VR 1 . The oscillation frequency can be controlled by adjusting the oscillation frequency, and the adjustment of the variable resistor (VR 2 ) determines the high and low of the reference voltage (V R ) of the op amp (OP 2 ). I can do it.

한편 오피앰프(OP2)의 출력측으로 제2(b)도에서와 같은 출력이 발생되어 T-플립플롭(FF1)의 입력단자(T)에 인가되면 플립플롭(FF1)의 출력단자(Q)에는 제2(c)도에서와 같이 오피앰프(OP2)에서 하이레벨 펄스를 인가시킬때 마다 상태를 바꾸어 주는 듀리사이클(DUTY CYCLE)이 50%펄스가 발생하게 된다.The operational output terminal of the amplifier (OP 2) with the output side of claim 2 (b) flip-flop (FF 1) is applied to the input terminal (T) of T- flip-flop (FF 1) is also the output is generated as in the ( In Q), as shown in FIG. 2 (c), a 50% pulse is generated in the duty cycle DUTY CYCLE which changes the state each time the high-level pulse OP 2 is applied.

이때 적분회로(5)로 발진 주수의 주기가 T=에서 플립플롭(FF1)의 주기는 TF==가 된다.At this time, the period of oscillation frequency to the integrating circuit (5) is T = The period of flip-flop (FF 1 ) at TF = = Becomes

즉, 플립플롭(FF1)의 출력 파형의 주파수는 f=가 되므로써 발진 주파수는 입력전압 (Vi)에 비례하여 증가하는 발진가 되는 것이다.That is, the frequency of the output waveform of the flip-flop (FF 1 ) is f = By oscillation frequency, oscillation frequency increases in proportion to the input voltage (Vi).

이상에서와 같이 본 고안은 콘트롤 전압 즉, 입력전압(Vi)을 가변저항(VR1)으로 조정하여 적분회로(5)로 적분하고, 그 출력을 기준 전압이 가변저항(VR2)에 의해 조정되는 오피앰프(OP2)로 비교한 후 오피앰프(OP2)의 출력은 저항(R7)과 트랜지스터(Q1)를 통하여 적분회로(5)를 리셋트시켜 줌과 동시에 플립플롭 (FF1)을 통하여 50%의 듀리 싸이클의 구형팔르 만들어 내수 있도록 한 것으로써, 가변 저항에 의한 조정으로 정확한 발진 주파수를 얻을수 있어 제품의 신뢰도 항상 및 품질 향상을 기대할 수 있는 효과가 있는 것이다.As described above, the present invention integrates the control voltage, that is, the input voltage Vi with the variable resistor VR 1 , and integrates the integrated circuit 5, and the output voltage is adjusted with the variable resistor VR 2 . that the operational amplifier (oP 2) and then compared to the operational amplifier output of the (oP 2) is the resistance (R 7) and to reset the integrating circuit (5) through the transistor (Q 1) and the zoom at the same time the flip-flop (FF 1 It is possible to make 50% of the duty cycle of the duty cycle through the), and the accurate oscillation frequency can be obtained by adjusting the variable resistor, so that the reliability and quality of the product can be expected at all times.

Claims (1)

가변저항(VR1)에 저항(R1-R4)과 콘덴서(C1)및 오피앰프(OP1)로 구성된 적분회로(5)를 연결하고 적분회로(5)의 출력측은 가변저항(VR2)이 연결된 오피앰프(OP2)에 연결하며 오피앰프(OP2)의 출력측에는 플립플롭(FF1)을 연결함과 동시에 저항(R6)(R7)을 통하여 콜렉터측이 콘덴서(C1)에 연결된 트랜지스터(Q1)의 베이스를 연결하여 구성한 전압 조정 발진회로.Resistance to the variable resistor (VR 1) (R 1 -R 4) and a capacitor (C 1) and the operational amplifier output side of the connection (OP 1) the integrating circuit 5 is composed of the integration circuit 5 is a variable resistor (VR 2 ) is connected to the connected op amp (OP 2 ), and the flip-flop (FF 1 ) is connected to the output side of the op amp (OP 2 ) and the collector side is connected via the resistor (R 6 ) (R 7 ). A voltage regulated oscillator circuit formed by connecting a base of a transistor (Q 1 ) connected to 1 ).
KR2019860016731U 1986-10-31 1986-10-31 Oscillating circuit regulating voltage KR890007342Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860016731U KR890007342Y1 (en) 1986-10-31 1986-10-31 Oscillating circuit regulating voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860016731U KR890007342Y1 (en) 1986-10-31 1986-10-31 Oscillating circuit regulating voltage

Publications (2)

Publication Number Publication Date
KR880008836U KR880008836U (en) 1988-06-30
KR890007342Y1 true KR890007342Y1 (en) 1989-10-25

Family

ID=19256663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860016731U KR890007342Y1 (en) 1986-10-31 1986-10-31 Oscillating circuit regulating voltage

Country Status (1)

Country Link
KR (1) KR890007342Y1 (en)

Also Published As

Publication number Publication date
KR880008836U (en) 1988-06-30

Similar Documents

Publication Publication Date Title
EP0574982A1 (en) Switched capacitor charge pump, as well as sawtooth oscillator comprising such a switched capacitor charge pump
US4667168A (en) Integrated circuit with a phase-locked loop
US5164611A (en) Low noise communication bus driver
US4695742A (en) Charge balance voltage-to-frequency converter utilizing CMOS circuitry
KR890007342Y1 (en) Oscillating circuit regulating voltage
US4623800A (en) Clock controlled dual slope voltage to frequency converter
US4775841A (en) Voltage to frequency conversion circuit with a pulse width to period ratio proportional to input voltage
US5283476A (en) Waveform generator
US3996531A (en) Oscillator circuit whose frequency is voltage controllable which contains a comparator
JPS6451710A (en) Voltage controlled oscillation circuit
KR930008017Y1 (en) Frequency/voltage convert circuit of multi-sync. monitor
KR880001443B1 (en) Frequency variable circuit of general-purpose inverter
EP0358098B1 (en) Switching voltage regulator with stabilized loop gain
JPS5486256A (en) Frequency control circuit
JPH04168803A (en) Oscillation circuit
KR0151100B1 (en) Horizontal Voltage Controlled Oscillator Circuit for Multiple Synchronization
KR940006089Y1 (en) Saw wave generating circuit
JPH0418255Y2 (en)
SU1705945A2 (en) Stabilized power supply
JPS6243435B2 (en)
KR930008429B1 (en) Variable v.c.o.
KR0153866B1 (en) timer
KR880003416Y1 (en) Voltage control circuit by op amp
KR0167707B1 (en) Frequency multiplier
SU1117610A1 (en) Stabilized voltage source

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee