Claims (1)
영상처리방식을 이용하여 이미지나 문자의 골격 추출회로에 있어서, 입력되는 영상처리에 따라 제어신호를 발생하며 인식결과를 출력하는 마이콤(100)과, 피사체의 소정이미지와 문자를 받아 들일 수 있는 CCTV 카메라(10)와, 상기 CCTV 카메라(10)에서 받은 이미지를 상기 미이콤(100)의 출력 샘플링 신호에 따라 샘플 앤드홀드한 후 양자화하고 디지탈 데이타로 변환하여 출력하는 아나로그/디지탈 변환기(20)와, 상기 아나로그/디지탈 변환기(20)에서 출력되는 이미지 디지탈 데이타가 소정 바이트별로 순차적으로 입력될때 순서를 보수로 취해 첫번째 입력을 마지막 번지로 저장되도록 어드레스를 변환하는 제1어드레스 변환기(30)와, 상기 제1어드레스 변환기(30)의 출력 데이타를 상기 마이콤(100)의 출력 어드레스 발생신호와 기입/독출 제어신호에 의해 순차적으로 가입 독출되는 제1 메모리(40)와, 상기 마이콤(100)의 제어신호를 받아 상기 제1 메모리(40) 출력의 NXN윈도우내에서 소정 n개의 데이타를 선택한후 각각 1를 더하여 그중 제일 작은 값을 찾아내는 제1최소치 계산회로(50)와, 상기 제1최소치 계산회로(50)에서 찾은 최소지 출력을 받아 상기 마이콤(100)의 출력 어드레스 신호에 따라 내장하는 제2메모리(60)와, 상기 제1메모리(40)의 내장 데이타를 모두 스켄하여 제1최소치 계산회로(50)에서 최소치를 계산하여 상기 제2메모리(60)에 저장한후 상기 마이콤(100)의 독출신호에 의해 독출하여 읽는 순서대로 순서에 보수를 취해 먼저 입력된 것이 마지막 번지에 저장되도록 어드레스 번지를 변환하는 제2 어드레스 변환기(70)와, 상기 제2어드레스 변환기(70)의 출력을 마이콤(100)의 출력 어드레스 신호에 의해 저장하는 제3메모리(80)와, 상기 마이콤(100)의 독출제어에 의해 제3메모리(80)의 출력데이타 받아 인에이블 신호에 최소치를 계산하는 제2최소치 계산회로(90)로 구성됨을 특징으로 하는 회로.In the skeletal extraction circuit of an image or a character using an image processing method, a microcomputer 100 generating a control signal and outputting a recognition result according to an input image processing, and a CCTV capable of receiving a predetermined image and a character of a subject Analog-to-digital converter 20 for sampling and holding the image received from the camera 10, the CCTV camera 10 according to the output sampling signal of the micom 100, and then quantized and converted to digital data And a first address converter 30 for converting an address so that the first input is stored as the last address when the image digital data output from the analog / digital converter 20 is sequentially input by predetermined bytes, and the first input is stored as the last address. The output data of the first address converter 30 is sequentially processed by the output address generation signal of the microcomputer 100 and the write / read control signal. Receives a control signal from the first memory 40 and the microcomputer 100 that are subscribed to and reads, selects n pieces of data from the NXN window of the output of the first memory 40, and adds 1 to each of the smallest values. A first minimum value calculating circuit 50 for finding a value, a second memory 60 receiving the minimum value output found by the first minimum value calculating circuit 50, and embedded in accordance with an output address signal of the microcomputer 100; Scans all the internal data of the first memory 40, calculates the minimum value in the first minimum value calculating circuit 50, stores the minimum value in the second memory 60, and then reads and reads the data by the read signal of the microcomputer 100. The second address converter 70 converts the address address so that the first input is stored in the last address in order, and the output of the second address converter 70 is output to the output address signal of the microcomputer 100. By saving Is composed of a third memory 80 and a second minimum value calculation circuit 90 which receives the output data of the third memory 80 and calculates a minimum value in the enable signal by the read control of the microcomputer 100. Circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.