KR890004065Y1 - 레귤레이터 보호회로 - Google Patents

레귤레이터 보호회로 Download PDF

Info

Publication number
KR890004065Y1
KR890004065Y1 KR2019860016496U KR860016496U KR890004065Y1 KR 890004065 Y1 KR890004065 Y1 KR 890004065Y1 KR 2019860016496 U KR2019860016496 U KR 2019860016496U KR 860016496 U KR860016496 U KR 860016496U KR 890004065 Y1 KR890004065 Y1 KR 890004065Y1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
regulator
diode
capacitor
Prior art date
Application number
KR2019860016496U
Other languages
English (en)
Other versions
KR880008786U (ko
Inventor
이경근
Original Assignee
삼성전자주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한형수 filed Critical 삼성전자주식회사
Priority to KR2019860016496U priority Critical patent/KR890004065Y1/ko
Publication of KR880008786U publication Critical patent/KR880008786U/ko
Application granted granted Critical
Publication of KR890004065Y1 publication Critical patent/KR890004065Y1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

내용 없음.

Description

레귤레이터 보호회로
본 고안의 회로도.
* 도면의 주요부분에 대한 부호의 설명
5 : 제어회로 U1: 입력 트랜스
U2: 레귤레이터D1~D5: 다이오드
Q1∼Q4: 트랜지스터R1∼R7: 저항
ZD1: 제너다이오드 C1, C2: 콘덴서
본 고안은 콘덴서의 충방전으로 인한 트랜지스터의 스위칭 작용으로 레귤레이터에 인가되는 과전압을 차단하여 레귤레이터를 보호하도록한 레귤레이터 보호회로에 관한 것이다.
일반적인 전원 전압의 자동절환에 있어서 다단의 스위칭 트랜지스터를 사용하는 방식보다는 간단히 트랜스를 이용하는 방식이 경제적이게 되나 트랜스에서 전원 "온-오프"시에 과전압이 출력되므로 레귤레이터에 이러한 과전압이 직접 인가되어 레귤레이터의 파괴 및 회전 전반의 이상동작을 초래하게 되는 단점이 있는 것이다.
따라서 트랜스를 사용하여 입력 전압의 절환을 시킬 때에는 전원 "온-오프"시에 발생하는 순간적인 과전압이 레귤레이터에 직접 인가되지 않도록 해야 하는 문제가 있는 것이다.
본 고안은 이와같은 점을 감안하여 전원 "온-오프"시에 트랜스에서 발생되는 순간적인 과전압이 콘덴서의 충방전 작용을 이용하여 직접 레귤레이터를 보호할 수 있도록 레귤레이터 보호회로를 제공하고자 한 것으로, 입력 트랜스의 출력전압을 콘덴서와 제너다이오드를 이용하여 초기 과전압을 레귤레이터에 인가되지 않고 정전압만이 인가될 수 있도록 제어회로를 구성한 것이다.
이를 첨부도면에 의하여 상세히 설명하면 다음과 같다.
입력 전원에 대하여 2종류의 전압(V1)(V2)을 출력시키는 입력트랜스(U1)에 정류용 다이오드(D1)(D2)를 연결시키되 입력트랜스(U1)는 1차측에 110V의 전원이 인가되면 U1이 선택되고 220V의 전원이 인가되면 U2가 선택되도록 구성한 것이다.
그리고 정류용 다이오드(D1)에 트랜지스터(Q4)의 콜렉터와 저항(R7)을 연결하고 저항(R7)에는 트랜지스터(Q3)의 콜렉터를 연결함과 동시에 다이오드(D4)를 통하여 트랜지스터(Q4)의 베이스를 연결한 후 트랜지스터(Q4)의 에미터 출력이 평활용 콘덴서(C2)를 통하여 레귤레이터(U2)에 인가되게 구성한다.
또한 다이오드(D2)에는 저항(R1)(R3)(R4)과 콘덴서(C1) 및 다이오드(D5)를 연결하고 저항(R1)에는 제너다이오드(ZD1)를 통하여 저항(R2)과 트랜지스터(Q1)의 베이스를 연결하고 콘덴서(C1)에는 다이오드(D3)와 트랜지스터(Q1)의 베이스를 연결하며 트랜지스터(Q1)의 콜렉터에는 저항(R3)과 트랜지스터(Q2)의 베이스를 연결한 후 트랜지스터(Q1)(Q2)의 에미터측은 저항(R5)을 통하여 접지시키고 트랜지스터(Q2)의 콜렉터측에는 저항(R4)과 에미터측이 저항(R6)을 통하여 접지된 트랜지스터(Q3)의 베이스를 연결하여 제어회로(5)를 구성한다.
이때 제너다이오드(ZD1)는 입력트랜스(U1)의 전압(V2)이 일정 전압 이상일때만 도통하도록 구성한다.
이와같이 구성된 본 고안에서 입력트랜스(U1)는 1차측에 110V가 인가되면 V1=13V, V2=6V(220V시에는 V1=26V, V2=13V)가 출력되도록 설계되어 있고 제너다이오드(ZD1)는 입력트랜스(U1)의 전압(V2)이 6V이상일때만 도통하도록 구성되어 있다.
따라서 입력트랜스(U1)에 110V가 인가되면 V1=13V, V2=6V의 전압이 출력되므로 입력트랜스(U1)의 전압(V2)은 제너다이오드(ZD1)의 제너 전압보다 낮아 "턴온"시키지 못하게 되나 최초 전원투입시에는 콘덴서(C1)가 쇼트(SHORT)된 상태와 같은 상태가 되어 트랜지스터(Q1)가 도통하게 된다.
그러므로 트랜지스터(Q2)는 부도통되고 트랜지스터(Q3)는 도통되어 트랜지스터(Q4)를 부도통시키게 되므로 최초 전원 투입시 입력트랜스(U1)의 전압(V2)보다 2배이상의 전압인 전압(V1)이 인가되지 못하게 된다.
그러나 콘덴서(C1)의 충전이 끝나게 되면 트랜지스터(Q1)의 베이스측이 로우 레벨로 떨어져 도통하지 못하게 되므로 저항(R3)으로 바이어스 되는 트랜지스터(Q2)는 도통하게 되고 저항(R4)으로 바이어스되는 트랜지스터(Q3)는 부도통하게 되어 저항(R7)과 다이오드(D4)로 바이어스되는 트랜지스터(Q4)가 도통하게 된다.
따라서 입력트랜스(U1)의 전압(V1)이 트랜지스터(Q4)를 통하여 레귤레이터(U2)에 인가되므로 입력트랜스(U1)에 110V전원이 인가되면 V1전압이 선택되어 레귤레이터(U2)에는 과전압이 아닌 정전압이 인가되므로써 정상적인 정전압을 출력시킬 수 있는 것이다.
또한 입력트랜스(U1)에 220V가 인가되면 V1=26V, V2=13V전압이 출력되므로 입력트랜스(U1)의 전압(V2)이 다이오드(D2)를 통하여 제너다이오드(ZD1)에 인가되며 이때 인가되는 전압(V2)이 제너다이오드(ZD1)의 제너 전압보다 높으므로 제너다이오드(ZD1)는 "턴온"되어 트랜지스터(Q1)의 베이스에 하이 레벨 전압을 인가시켜 주게 된다.
그러므로 트랜지스터(Q1)가 도통하여 콜렉터 전위가 낮아지므로 트랜지스터(Q2)는 부도통하게 되며 트랜지스터(Q2)의 부도통으로 콜렉터 전위가 높아져 트랜지스터(Q3)를 도통시키게 된다.
따라서 트랜지스터(Q3)의 도통으로 트랜지스터(Q4)가 부도통하게 되므로 레귤레이터(U2)에는 입력트랜스(U1)의 전압(V2)이 인가되고 2배이상 높은 전압(V1)이 레귤레이터(U2)에 인가되는 것을 차단해 주게 된다.
그리고 회로에 순간정전이 일어날 때에는 콘덴서(C1)에 충전되어 있는 전하가 다이오드(D3)를 통해 순간적으로 빠르게 방전되도록 하여 순간정전시 회로가 오동작하지 않도록 하여준다.
이상에서와 같이 본 고안은 제어회로(5)의 콘덴서(C1)와 제너다이오드(ZD1)의 작용으로 입력트랜스(U1)의 초기 과전압이 레귤레이터(U2)에 인가되지 않도록 한 것으로써 트랜지스터를 이용한 전원 전압의 자동 절환시에 순간적인 과전압이 레귤레이터에 인가되지 않아 회로의 보호 및 이상 동작을 막을 수 있으며 레귤레이터의 소모 전력 또한 줄일 수 있는 효과가 있는 것이다.

Claims (1)

  1. 입력트랜스(U1)의 출력이 다이오드(D1)(D2)와 트랜지스터(Q4) 및 콘덴서(C2)를 통하여 레귤레이터(U2)에 인가되게 구성된 회로에 있어서, 다이오드(D2)에 저항(R1)(R2)과 제너다이오드(ZD1) 및 콘덴서(C1)와 다이오드(D3)로 바이어스되는 트랜지스터(Q1)를 연결하고 트랜지스터(Q1)에 상호 역구동하는 트랜지스터(Q2)(Q3)를 연결하여 제어회로(5)를 구성한후 트랜지스터(Q4)에 베이스를 연결되게 구성한 레귤레이터 보호회로.
KR2019860016496U 1986-10-27 1986-10-27 레귤레이터 보호회로 KR890004065Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860016496U KR890004065Y1 (ko) 1986-10-27 1986-10-27 레귤레이터 보호회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860016496U KR890004065Y1 (ko) 1986-10-27 1986-10-27 레귤레이터 보호회로

Publications (2)

Publication Number Publication Date
KR880008786U KR880008786U (ko) 1988-06-30
KR890004065Y1 true KR890004065Y1 (ko) 1989-06-17

Family

ID=19256559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860016496U KR890004065Y1 (ko) 1986-10-27 1986-10-27 레귤레이터 보호회로

Country Status (1)

Country Link
KR (1) KR890004065Y1 (ko)

Also Published As

Publication number Publication date
KR880008786U (ko) 1988-06-30

Similar Documents

Publication Publication Date Title
US4429339A (en) AC Transistor switch with overcurrent protection
US5757600A (en) Reverse battery protection circuit
US5138515A (en) Pulse-controlled gate circuit with protection against short-circuit
US5055722A (en) Gate drive for insulated gate device
CN1060744A (zh) 过电流保护装置
GB2226195A (en) A transient protection circuit
US4119887A (en) Starter for discharge lamp
US4439721A (en) Magneto alternator regulator with tachometer output
US5926354A (en) Solid state relay and circuit breaker
US4768142A (en) Power-supply circuit
US5212619A (en) Method and system for protecting a gate controlled thyristor against unacceptable overvoltage
KR890004065Y1 (ko) 레귤레이터 보호회로
US4220909A (en) Half-wave regulator rectifier for an alternator
JPH051652B2 (ko)
US4845584A (en) Transistor protective circuit
US5548462A (en) Protective circuit
JPH07284219A (ja) 異常入力電圧保護回路
JPH05244736A (ja) 給電装置
KR100193631B1 (ko) 과도전압 보호회로
JPH0847171A (ja) 過電圧保護方法および過電圧保護装置
KR910005693Y1 (ko) 밧데리 과충전 보호회로
KR910003618Y1 (ko) 교류검출 과전압 방지회로
JPH0818417A (ja) パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路
CA2191162C (en) Current controlled gate pulse amplifier
KR910004797Y1 (ko) 리모콘 테레비젼의 과전압 보호회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee