KR890002447B1 - 인쇄회로 기판의 제조 방법 - Google Patents

인쇄회로 기판의 제조 방법 Download PDF

Info

Publication number
KR890002447B1
KR890002447B1 KR1019860005011A KR860005011A KR890002447B1 KR 890002447 B1 KR890002447 B1 KR 890002447B1 KR 1019860005011 A KR1019860005011 A KR 1019860005011A KR 860005011 A KR860005011 A KR 860005011A KR 890002447 B1 KR890002447 B1 KR 890002447B1
Authority
KR
South Korea
Prior art keywords
plating
layer
resist
copper
solder
Prior art date
Application number
KR1019860005011A
Other languages
English (en)
Other versions
KR880001191A (ko
Inventor
이동만
문길상
Original Assignee
이동만
문길상
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이동만, 문길상 filed Critical 이동만
Priority to KR1019860005011A priority Critical patent/KR890002447B1/ko
Publication of KR880001191A publication Critical patent/KR880001191A/ko
Application granted granted Critical
Publication of KR890002447B1 publication Critical patent/KR890002447B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

내용 없음.

Description

인쇄회로 기판의 제조 방법
제 1 도는 본 발명에 따라 완성된 인쇄회로 기판의 요부 발췌 사시도.
제 2 도는 본 발명에 따라 제조된 인쇄회로 기판의 일부 발췌 평면도.
제 3(a)도 내지 제3(j)도는 제 2 도의 A-A선을 절단한 상태에서의 본 발명을 일실시예를 나타낸 제조 공정도.
제 4(a)도 내지 제4(j)도는 본 발명의 다른 실시예를 나타낸 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 적층판 2 : 홀
3 : 동박 4 : 에칭 레지스트부
5 : 솔더 레지스트부 6 : 전도성 동 피막층
7 : 도금 레지스트층 8 : 전기동 도금층
9 : 솔더 도금층
본 발명은 홀과 랜드부에만 도금 방식으로 솔더(Solder)코팅이 된 인쇄회로 기판의 제조 방법에 관한 것이다.
종래의 인쇄회로기판의 제조 방법을 보면 솔더 스루-홀(Solder Through Hole)방법과, 동(Cooper) 스루-홀 방법 및, 핫 솔더 에어 레베링(Hot Solder Air Leveling)방법등이 널리 알려져 있는바. 이를 보다 구체적으로 설명하면 하기와 같다.
첫째, 솔더 스루-홀 방법에 의한 제조공정은, 동박 적층판은 설계회로 도면과 같이 홀 가공하여 동박면을 연마하고 세척한 후, 무전해 동 도금 공정으로서 홀벽과 동박면에 전도성 동피막을 형성시킨 다음, 1차 전기 동도금을 한후 역배선 패턴으로 도금 레지스트(Plating Resist)를 인쇄하여 건조시킨 다음, 패턴과 홀에 2차 전기 동도금을 한후, 에칭 레지스트(Etching Resist)로 솔더 도금을 시킨후, 도금 레지스트를 제거시키면서 솔더 도금이 된 패턴과 홀 이외의 동박을 부식시켜 배선도체를 만든 다음, 솔더를 용융(Fusing)시키고, 솔더 레지스트 인쇄와 외형 가공으로서 공정이 완료되는 것이다.
둘째, 동 스루-홀 방법에 의한 제조공정은, 상기 솔더 스루-홀 공정의 동박 적층판에 홀 가공과 도금 레지스트 탈리 및 부식공정 이후에 에칭 레지스트인 솔더를 탈리시켜 세척한 후, 솔더 레지스트를 홀과 랜드를 제외한 곳에 인쇄하여 건조시킨 다음(솔더 마스크 인쇄), 외형을 가공해서 프리 플럭스(Pre-Fluxx)를 홀과 랜드의 동표면에 도포 코팅시켜 완료되는 것이며,
셋째, 핫 솔더에어 레베링 방법에 의한 제조 공정은, 상기 둘째 공정을 완료 하면서 플럭스를 도포하여 예열시킨 다음, 240°-260℃로 가열 용융된 솔더에 침지시켜 솔더 코팅후 들어내면서 가열되고 압력이 가해진 공기나 오일로서 여분의 솔더를 제거시키면서 평활화시켜 홀과 랜드에만 솔더를 코팅하는 것이다.
그러나, 위와같은 제조 방법중 첫번째의 솔더 스루-홀 방법으로 제조 된 인쇄회로 기판은 납땜성은 우수하나 납땜공정에서 용융될 땜납이 회로에 흘러 들어가 융착 되므로서, 솔더 레지스트를 파손시키거나 회로도체간에 원하지 않는 교락 현상이 일어날 염려가 있으며, 두번재의 동 스루-홀 방법으로 제조된 제품은 공정중 프리 플럭스의 완벽한 처리 불충분과 장기 보존 및 자칫취급 부주의에 의한 납땜의 불안정성이 발생할 염려가 매우 높게 나타나며, 세번재의 핫 솔더 에어 레베링 방법으로 제조된 제품은 납땜공정에서 땜납이 회로에 융착되지 않으면서 우수한 납땜성을 얻을 수는 있으나, 그 제조공정에 필요한 장치가 상당히 고가로서 구입 및 시설에 많은 경제적 부담을 느끼게 될 뿐만 아니라 제품의 제조원가가 상승하게 되는 것이다.
따라서, 본 발명의 목적은 상기와 같은 종래의 인쇄회로 기판의 제반 결점을 해소하면서, 납땜성이 우수하고 회로에 땜납이 융착되지 않으면서도 저렴한 시설 및 생산비용으로 홀과 랜드부에만 도금 방식으로 솔더 코팅이 된 인쇄회로기판을 제조하기 위한 방법을 제공하는 것으로서, 이를 공정별로 상세히 설명하면 다음과 같다.
제 1 공정(홀 가공)
표면에 동박(3)이 접합 되거나 상기 동박(3)을 전기 동 도금으로서 두께를 높인 적층판(1)에 설계회로 도면과 같이 소정 직경이 홀(2)을 가공한다(도면 제3(a)도, 제4(a)도 참조).
제 2 공정(에칭 레지스트부 형성)
i) 알카리성 부식액이나 과유산 암모늄, 과유산소다, 염하 제 2 동, 염화 제 2 철, 무수 크롬산등과 같은 부식액내에서 부식이나 침식 또는 탈리되지 않는 에칭 레지스트 잉크나 포토 레지스트(Photo Resist)를 각기 씰크 스크린 인쇄방식이나 사진인쇄 방식으로 배선 패턴상에 도포하여 에칭 레지스트부(4)를 형성한다(도면 제 3(b)도 참조).
ii) 도금 레지스트재를 배선패턴부를 제외한 전체부위(즉, 역배선 패턴부)의 동박(3)상에 도포한뒤, 배선패턴 부위에 주석이나 주석합금 또는 닉켈을 이용한 전기 도금을 행하고, 역배선 패턴부상의 도금 레지스트를 제거하므로서, 잔여 도금부로서 에칭 레지스트부(4)를 형성한다.
제 3 공정(1차부식 및 에칭 레지스트부 제거)
배선패턴에 따라 형성된 에칭 레지스트부(4)로 코팅된 부분을 제외한 동박부위를 산성 또는 알카리성 동부식액으로 부식시켜 잔여 동박이 소정의 배선도체를 구성코록 한 다음, 상기 에칭 레지스트(4)를 제거하거나 도면(제 3(c)도, 제3(d)도 참조), 에칭 레지스트(4)를 제거한 후 홀(2)과 랜드부(31)를 제외한 전체 표면에 솔더 레지스트부(5)를 인쇄도포하여 건조시킨다(도면 제 4(c)도, 제4(d)도 참조).
제 4 공정(무전해 동도금)
배선도체가 구성된 적층판(1)의 전체부의 [홀(2)과 랜드부(31) 포함]를 알카리성 탈지액으로 탈지 처리하여 미세부식을 시킨 다음, 파리지움 촉매를 부여시키고 산성용액에서 촉진화 시킨후 무전해 동도금을 행하여 전도성 동 피막층(6)을 형성한다(도면 제 3(e)도, 제4(e)도 참조).
제 5 공정(도금 레지스트부 인쇄)
상기 적층판(1)의 홀(2)과 랜드(31)를 제외한 전체부위의 전도성 동 피막층(6)위에 도금 레지스트층(7)을 인쇄 도포하여 건조시킨다(도면 제3(f)도, 제4(f)도 참조).
제 6 공정(전기 동 도금)
도금 레지스트층(7)이 도포되지 않은 홀(2)과 랜드(31)부위에 전기 동도금을 행하여 전기 동 도금층(8)을 형성한다(도면 제3(g)도, 제4(g)도 참조).
제 7 공정(전기 솔더 도금)
상기 전기 동 도금층(8)의 상부에 다시 땜납과 거의 같은 성분인 주석60±5%에 납40±5%의 전시 솔더 도금을 실시하여 우수한 납땜성을 가진 전기 소더 도금층(9)을 형성한다(도면 제 3(h)도, 제4(h)도 참조).
제 8 공정(도금 레지스트부 제거 및 2차 부식)
알카리성 용액으로 도금 레지스트층(7)을 제거시킨 다음, 전기솔더 도금층(9) 즉, 홀(2)과 랜드부(31)를 제외한 곳에 얇게 피막되어 있는 전도성 동 피막층(6)을 알카리 또는 산성 부식액으로 부식시켜 배선도체를 완성한다(도면 제 3(i)도, 제3(j)도, 제4(i)도, 제4(j)도 참조).
제 9 공정(후처리)
공지의 방법으로 솔더 레지스트를 인쇄하여 건조하거나 외형 가공을 한 다음, 휴징(Fusing)처리를 하여 홀(2)과 랜드부(31)에만 도금 방식으로 솔더 코팅이 된 인쇄 회로기판을 제조 완성한다.
이상과 같은 방법으로 제조된 인쇄회로 기판은, 홀과 랜드부에만 솔더를 코팅시킴으로서 납땜공정에서 땜납이 오염되지 않으면서 납땜성이 우수하고, 회로 도체에 땜납이 융착되지 않으며, 본 발명을 실시하는데 요하는 시설은 저렴한 설치 비용 및 유지비로 안정성과 신뢰성이 높을 뿐만 아니라, 제조원가의 상당한 절감효과를 기대할 수 있는 특출한 효과가 있는 것이다.
[실시예 1]
제 1 공정(홀 가공)
동박(3)이 표면에 접합된 적층판(1)에 드릴링 기계로 설계회로 도면과 같이 Φ0.8-1.2mm의 홀(2)을 가공한 다음 브러쉬(Brush) 연마한 후 세척하여 건조시킨다.
제 2 공정(에칭 레지스트(Etching Resist)부 형성)
동박상에 에칭 레지스트 잉크를 실크 스크린 방식으로서 인쇄하여 설계패턴대로 배선패턴 형태로 인쇄하여 에칭 레지스트부(4)를 형성한 뒤 이를 80-90℃에서 3분간 건조시킨다.
제 3 공정(1차 부식 및 에칭 레지스트부 제거)
염화 제 2 철 500g/l과 염산 50g/l이 혼합되고 온도 30-40℃인 산성부식액으로 에칭 레지스트부(4)가 형성된 배선패턴 이외의 동박을 부식시켜 배선도체를 만든 다음, 에칭 레지스트부(4)를 5% 가성소다 용액으로 제거시킨다.
제 4 공정(무전해 도금)
배선도체가 만들어진 적층판의 전체 표면과 홀벽을 탄산소다 30g/l과 제 3 인산소다 30g/l이 혼합되고 온도 60℃인 용액에 10분간 침지시켜 탈지시켜 수세후, 과유산 암모늄 200g/l과 유산 10ml/l이 혼합되고 상온인 용액에 2-3분간 침지시켜 미세부식을 시킨 다음, 염화 파라지움 0.3g/l과 염화 제 1 주석 35g/l 및 염산 300ml/l이 혼합되고 온도 20-30℃인 용액에 9분간 침지시켜 파라지움 촉매를 부여시킨 다음, 6% 유산용액에 상온에서 10분간 침지시켜 촉진화시킨 다음, 유산동 10g/l, 가성소다 10g/l, 롯셀염(Rochlle salt)50g/l, 35% 포르마틴(Formaline)용액 15ml/l이 혼합되고, 온도 20-60℃인 용액에 20-60분간 침지시켜 무전해 동 도금으로 전도성 동 피막층(6)을 형성 시킨다.
제 5 공정(도금 레지스트부 인쇄)
홀(2)과 랜드(31)를 제외한 곳의 전도성 동피막층(6)위에 실크 스크린 인쇄로 도금 레지스트층(7)을 인쇄하여 80-90℃에서 3분간 건조시킨다.
제 6 공정(전기 동 도금)
유산동 90g/l과 유산 200g/l 및 염소이온 50-100ppm 그리고 광택제 5ml/l가 혼합된 상온인 유산동 도금 욕조에서 홀(2)과 랜드(31)에 2A/dm2전류 밀도로 63분간 도금시켜 약 25마이크론(μ)전도의 전기 동 도금층(8)을 형성한다.
제 7 공정(전기 솔더 도금)
붕불화 제 1 주석 45% 용액 100ml/l나 붕불화 납45% 용액 45ml/l 및 붕산 15g/l 그리고 붕불산 42% 용액 200ml/l, 팹톤 2g/l가 혼합되고, 온도 상온인 도금욕조에서 홀과 랜드에 2A/dm2의 전류 밀도로 9-10분간 도금시켜 약 8마이크론(μ)정도의 전기 솔더 도금층(9)을 형성한다.
제 8 공정(도금 레지스트부 제거 및 2차 부식)
5%의 가성소다 용액에 침지시켜 도금 레지스트층(7)을 제거시킨 다음, 동이온 140g/l과 염소이온 150g/l 및 전체 암모니아 8.5 노르말(Normal) 온도 50℃인 알카리성 부식액에 침지시켜 얇게 피막되어 있는 전도성 동 피막층(6)을 부식시켜 배선도체를 완성 한다.
제 9 공정(후처리 공정)
상기의 배선도체가 만들어진 기판에 솔더 레지스트를 인쇄하여 120-150℃온도에서 10-45분간 건조시킨 다음, 외형 가공을 하고, 260℃의 그리세린액에 2-6초간 침지하여 휴징처리후 세척 건조하여 제조 완성 시킨다.
[실시예 2]
실시예 1과 같은 방법으로 제 1 공정을 마친후,
제 2 공정(에칭 레지스트부 형성)
도금방식으로 에칭 레지스트부(4)를 형성하기 위하여, 배선 패턴부를 제외한 역배선 패턴부에 도금 레지스트재를 인쇄하고서 80-90℃에서 3분간 건조시킨 다음, 붕불화 제 1 주석 45% 용액 100ml/l과 붕불화 납 45% 용액 45ml/l 및 붕산 15g/l 그리고 붕불산 42% 용액 200ml/l, 팹톤 2g/l이 혼합되었고, 온도 상온인 도금 욕조에서 2A/dm2의 전류 밀도로 6분간 도금시켜 약 5마이크론 정도의 전기솔더 도금으로 배선패턴에 솔더 도금층에 의한 에칭 레지스트부(4)를 형성시켜 놓고, 5% 가성소다 용액으로 역배선 패턴부에 도포된 도금 레지스트재를 제거시킨다.
제 3 공정(1차 부식 및 에칭 레지스트 제거, 솔더 레지스트 인쇄)
동이온 140g/l과 염소이온 150g/l 및 전체 암모니아 8.5 노르말(Normal)이 혼합되고 온도 50℃인 알카리성 부식액으로 에칭 레지스트부(4)가 형성된 배선패턴 이외의 동박을 부식시켜 배선도체를 만든다음, 붕불산 42% 용액 450ml/l과 과산화수소수 30% 용액 100ml/l이 혼합된 상온인 용액에 침지시켜 에칭 레지스트인 솔더 도금층을 제저시켜 세척 건조후, 홀과 랜드를 제외한 곳에 솔더 레지스트부(5)를 인쇄도포하여 120-150℃에서 10-45분간 건조시킨다.
제 4 공정(무전해 동도금) 내지 제 9 공정은 실시예 1과 같은 방법으로 제조 완성시킨다.

Claims (3)

  1. 표면에 동박(3)이 접합되고 홀(2)이 가공된 적층판(1)상에 배선패턴 형태를 따라 인쇄 또는 사진방식으로 에칭 레지스트부(4)를 형성시킨 다음, 상기 에칭 레지스트부(4)를 제외한 동박(3) 부위를 부식액으로 부식 제거 시킨후 에칭 레지스트부(4)를 제거하여 잔여 동박에 의한 배선도체를 구성한 다음, 배선도체가 형성된 적층판(1)의 전체부위에 무전해 동도금으로 전도성 및 동 피막층(6)을 형성한후, 홀(2)과 그 주위에 랜드부(31)를 제외한 전체동 피막층(6)상에 도금 레지스트층(7)을 도포 및 건조하고 나서, 상기 홀(2)과 랜드부(31)의 동피막층(6)상에 전기 동도금에 의한 전기 동 도금층(8)을 형성하고, 그 상부에 전기 솔더 도금에 의한 전기 솔더 도금층(9)을 형성한뒤, 도금 레지스트층(7)을 제거시키면서 그 하부에 피막된 동 피막층(6)을 부식액으로 부식제거하여 완전한 배선도체를 만든 다음, 후처리 공정을 거쳐 제조 완성됨을 특징으로 하는 인쇄회로 기판의 제조방법.
  2. 제 1 항 있어서, 에칭 레지스트부는 동박(3)상에 도금 레지스트재를 역배선 패턴으로 도포하여 도금 레지스트층을 형성한뒤, 잔여 배선 패턴부위에 닉켈, 주석 또는 주석합금을 이용한 전기도금을 행하고 나서, 상기 도금 레지스트층을 제거하므로서 잔여 도금부로서 형성함을 특징으로 하는 인쇄회로기판의 제조 방법.
  3. 제 1 항에 있어서, 에칭 레지스트부(4)에 의하여 배선도체가 형성된 적층판(1) 상에는 홀(2)과 랜드부(31)를 제외한 전체 표면에 솔더 레지스트부(5)를 인쇄 도포함을 특징으로 하는 인쇄회로 기판의 제조 방법.
KR1019860005011A 1986-06-23 1986-06-23 인쇄회로 기판의 제조 방법 KR890002447B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860005011A KR890002447B1 (ko) 1986-06-23 1986-06-23 인쇄회로 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860005011A KR890002447B1 (ko) 1986-06-23 1986-06-23 인쇄회로 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR880001191A KR880001191A (ko) 1988-03-31
KR890002447B1 true KR890002447B1 (ko) 1989-07-03

Family

ID=19250665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860005011A KR890002447B1 (ko) 1986-06-23 1986-06-23 인쇄회로 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR890002447B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332970B1 (ko) * 1998-12-08 2002-09-17 주식회사 심텍 피씨비기판슬롯단자의블라인드비아홀및그형성방법

Also Published As

Publication number Publication date
KR880001191A (ko) 1988-03-31

Similar Documents

Publication Publication Date Title
US4024631A (en) Printed circuit board plating process
DE2856954C2 (ko)
US4217182A (en) Semi-additive process of manufacturing a printed circuit
US4444619A (en) Method of producing printed circuits
US4144118A (en) Method of providing printed circuits
JPH06318783A (ja) 多層回路基板の製造方法
JPH0512878B2 (ko)
JP4155434B2 (ja) 部分電解メッキ処理されたパッドを有する半導体パッケージ用基板の製造法
JP3075484B2 (ja) プリント配線板の製造方法
JPS6257120B2 (ko)
KR890002447B1 (ko) 인쇄회로 기판의 제조 방법
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JPH04100294A (ja) プリント配線板の製造方法
US4978422A (en) Method for improving insulation resistance of printed circuits
JP4143694B2 (ja) 無電解メッキ用パラジウム触媒除去剤
KR910000079B1 (ko) 회로 형성법
KR100294394B1 (ko) 인쇄회로기판용전해동박및그의제조방법
JPH0573359B2 (ko)
JPH06260759A (ja) プリント回路板の製造方法
JP3475962B2 (ja) プリント回路板の製造方法
GB2118369A (en) Making printed circuit boards
JPH06260757A (ja) プリント回路板の製造方法
JPS632158B2 (ko)
GB2057774A (en) Manufacture of printed circuits
JP2681188B2 (ja) 金属表面改質法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee