KR890000716Y1 - 휘도보정회로 - Google Patents

휘도보정회로 Download PDF

Info

Publication number
KR890000716Y1
KR890000716Y1 KR2019850008571U KR850008571U KR890000716Y1 KR 890000716 Y1 KR890000716 Y1 KR 890000716Y1 KR 2019850008571 U KR2019850008571 U KR 2019850008571U KR 850008571 U KR850008571 U KR 850008571U KR 890000716 Y1 KR890000716 Y1 KR 890000716Y1
Authority
KR
South Korea
Prior art keywords
resistor
transistor
voltage
crt
diode
Prior art date
Application number
KR2019850008571U
Other languages
English (en)
Other versions
KR870003114U (ko
Inventor
이윤기
Original Assignee
주식회사금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 허신구 filed Critical 주식회사금성사
Priority to KR2019850008571U priority Critical patent/KR890000716Y1/ko
Publication of KR870003114U publication Critical patent/KR870003114U/ko
Application granted granted Critical
Publication of KR890000716Y1 publication Critical patent/KR890000716Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57—Control of contrast or brightness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

휘도보정회로
첨부된 도면은 본 고안의 휘도 보정회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 캐스케이드증폭기 2 : 브라운관
TR1-TR4: 트랜지스터 ZD1: 정전압다이오드
C1-C4: 콘덴서 R1-R11: 저항
본 고안은 브라운관 화면의 밝기를 나타내는 휘도의 보정회로에 관한 것으로, 특히 문자 또는 여러가지의 도형등을 나타내는 모니터의 밝은 부분의 면적에 관계없이 휘도를 일정하게 유지할 수 있게한 휘도보정회로에 관한 것이다.
일반적으로 모니터에 문자 또는 도형을 나타냄에 있어서, 브라운관의 전면이 모두 밝게 나타나는 경우도 있고, 일부분에만 밝게 나타나는 경우도 있는바, 브라운관의 밝은 부분의 면적이 넓은경우에는 브라운관내에 많은 비임전류가 흐르게 되어 고압회로의 고압트랜스에서의 감쇄가 많아지게 되므로 브라운관의 애노드에 인가되는 고압이 감소하게 되고, 또한 고압펄스도 낮아지게 되어 이를 정류한 전압이 낮아지게 되므로 브라운관의 화면에서의 전자충돌이 약하게 되어 휘도가 감소하게 되나, 일부부만 밝게 나타나는 경우에는 비임 전류가 적게 흘러 고압트랜스에서의 감쇄가 적어지므로 브라운관의 애노드에 인가되는 고압이 증가하게 되고, 또한 고압펄스도 높아지게 되어 이를 정류한 전압이 높아지게 되므로 화면에서의 전자충돌이 강하게 되어 휘도가 증가하게 된다.
따라서 브라운관 화면의 밝은 부분의 면적에 관계없이 휘도를 일정하게 유지할 수 있는 회로가 필요하게 되나 종래의 모니터에는 이러한 회로가 구성되어 있지 않아 이를 사용하는 사용자에게 많은 불쾌감을 주는 결함이 있었다.
본 고안은 이와같은 종래의 결함을 감안하여, 브라운관 화면의 밝은 부분의 면적에 관계없이 일정한 휘도를 얻을 수 있게 안출한 것으로 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
영상신호 입력단자(A)를 저항(R1-R3)및 콘덴서(C1), 트랜지스터(TR1, TR2)로 구성된 캐스케이드(cascade)증폭기(1)의 트랜지스터(TR2)의 베이스에 접속하고 고압펄스 입력단자(B)를 다이오드(D1)및 접지 콘덴서(C2), 저항(R4), 코일(L1)을 통해 상기 케이케이드 증폭기(1)의 트랜지스터(TR1)콜렉터에 접속함과 동시에 그 접속점을 애노드가 고압 입력단자(C)에 접속된 브라운관(2)의 캐소드에 접속한 휘도회로에 있어서, 상기 다이오드(D1)의 캐소드를 정전압다이오드(ZD1)및 저항(R6)을 통해 트랜지스터(TR3)의 베이스에 접속하여 그의 콜렉터를 가변저항(VR1)을 통해서는 전원 (Vcc1)에 접속하고, 저항(R8) 및 다이오드(D2)를 통해서는 저항(R9)과 가변저항(VR2)및 저항(R10)에 접속하여 그 가변저항(VR2)의 가변단자를 콜렉터가 전원(VCc2)에 접속된 트랜지스터(T R4)의 베이스 및 콘덴서(C3)에 접속하며, 트랜지스터(TR4)의 베이스 및 콘덴서(C4)에 접속함과 동시에 저항(R11)을 통해 상기 트랜지스터(TR2)의 베이스에 접속하여 구성한 것이다.
이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.
브라운관(2)의 밝은 부분의 면적이 넓을 경우에는 영상신호 입력단자(A)로 입력되는 전압이 높아 트랜지스터(TR2)의 베이스에 높은 바이어스 전압이 인가되므로 그의 콜렉터 전류 즉, 저항(R4)및 코일(L1), 트랜지스터(TR1)(TR2), 저항(TR3)을 통해 접지로 흐르는 전류가 많아 저항(R4)에서의 전압 강하가 커지게되고, 이에따라 저항(R5)을 통해 브타운관(2)의 캐소드에 인가되는 전압이 낮아져 브라운관(2)에 많은 비임전류가 흐르게 되므로 고압 입력단자(C)로 입력되어 브라운관(2)의 애노드에 인가되는 고압이 낮아지게 되고, 또한 고압펄스 입력단자(B)로 입력되는 고압펄스도 낮아져 다이오드(D1)로 정류된 후 콘덴서(C2)에 충전된 전압이 낮아지게 된다.
그리고 브라운관(2)의 밝은 부분의 면적이 좁을 경우에는 트랜지스터(TR2)의 베이스에 낮은 바이어스 전압이 인가되어 그의 콜렉터 전류가 감소하게 되므로 저항(R4)에서의 전압강하가 낮아 브라운관(2)의 캐소드에 높은 전압이 인가되고, 이에따라 브라운관(2)에 적은 비임전류가 흐르게 되어 브라운관(2)의 애노드에 인가되는 고압이 증가하고, 또한 콘덴서(C2)에 충전되는 고압펄스의 정류전압이 증가하게 된다.
따라서 브라운관(2)의 밝은 부분의 면적인 넓을 경우보다 면적이 좁을 경우에 브라운관(2)의 애노드에 인가되는 고압이 증가하게 되므로 브라운관(2)의 캐소드에서 전자 방출 속도가 커지게 되어 형광면에 충돌하는 전자의 속도가 증가하면서 휘도가 증가 즉, 브라운관(2)의 화면 일부부에만 문자나 또는 도형을 나타낼 경우에 휘도가 증가하게 됨을 알 수 있다.
상술한 바와같이 동작됨에 있어서, 본 고안은 브라운관(2)의 화면 일부부에만 도형 또는 문자가 나타날 경우 즉, 일부분에만 밝게 나타날 경우에 고압펄스 일력단자(B)로 입력되는 고압펄스가 높아 다이오드(D1)및 콘덴서(C2)에 의해 정류된 전압이 높아지게 되고, 이 때 정전압 다이오드(ZD1)가 도통되게 그의 제너전압을 설정하면, 트랜지스터(TR3)의 베이스에 고전압이 인가되어 온되므로 전원(Vcc1)이 가변저항(VR1)및 트랜지스터(TR3), 저항(R7)을 통해 접지로 흐르게 된다.
여기서 저항(R7-R10)및 가변저항(VR1, VR2)의 값을 다이오드(D2)가 도통되지 않게 설정하면, 트랜지스터(TR4)의 베이스에는 가변저항(VR2)의 가변에 따른 일정 바이어스 전압이 인가되어 그의 콜렉터전류 즉, 트랜지스터(TR4)및 저항(R11)을 통해 전원( Vcc2)의 전류가 일정하게 흐르게 되고, 이에따라 트랜지스터(TR2)의 베이스에는 일정 바이어스 전압이 인가되므로 캐스케이드증폭기(1)는 일정 증폭도로 영상신호를 증폭하게 되고, 브라운관(2)에는 일정 휘도를 갖는 문자 또는 도형이 나타나게 된다.
한편, 화면의 밝게 나타나는 면적이 넓을 경우에는 고압펄스 입력단자(B)로 입력되는 전압이 낮아 콘덴서(C2)의 충전전압이 낮아지게 되므로 정전압 다이오드 (ZD1)가 오프되어 트랜지스터(TR3)의 베이스에 저전압이 인가되고, 이에따라 트랜지스터(TR3)가 오프되어 그의 콜렉터 전류가 흐르지 않게되므로 다이오드 (D2)가 도통되면서 전원(Vcc1)이 가변저항(VR1)및 저항(R8), 다이오드(D2), 가변저항(VR2)을 통해 트랜지스터(TR4)의 베이스에 인가되어 트랜지스터(TR4)의 베이스에는 상기의 다이오드(D2)가 오프되었을 경우 보다 높은 바이어스 전압이 인가된다.
따라서, 트랜지스터(TR4)및 저항(R11)을 통해 전원(Vcc2)의 전류가 많이 흐르게 되어 트랜지스터(TR2)의 베이스에 상기에서 보다 높은 바이어스 전압이 인가되고, 이에따라 캐스케이드증폭기(1)의 증폭도가 증가 즉, 저항(R4)및 코일(L1), 트랜지스터(TR1)(TR2), 저항(R3)으로 많은 전류가 흐르게 되어 저항(R4)에서의 전압강하가 매우커지게 되므로 브라운관(2)의 캐소드에 이가되는 전압이 감소하여 휘도가 증가하게 된다.
이상에서 설명한 바와같이 본 고안은 브라운관(2)화면의 밝은 부분 면적에 따라 트랜지스터(TR2)의 베이스에 인가되는 바이어스 전압을 가변하여 캐스케이드 증폭기 (1)의 증폭도를 가변함으로써 브라운관(2)의 캐소드에 인가되는 전압이 가변되어 휘도를 일정하게 유지하는 것으로, 사용자가 보다 유쾌하게 제품을 사용할 수있고, 또한 제품에 신뢰성을 주는 효과가 있다.

Claims (1)

  1. 저항(R1-R2)및 콘덴서(C1), 트랜지스터(TR1,TR2)로 구성된 캐스케이드증폭기 (1)의 트랜지스터(TR1)콜렉터에 고압펄스 입력단자(B)를 다이오드(D1)및 콘덴서 (C2), 저항(R4), 코일(L1)을 통해 접속함과 동시에 그 접속점을 브라운관(2)의 캐소드축에 접속한 휘도 회로에 있어서, 다이오드(D1)의 캐소드를 정전압다이오드(ZD1)를 통해 트랜지스터(TR3)의 베이스측에 접속하여 그의 콜렉터를 가변저항(VR1)을 통해서는 전원 (Vcc1)에 접속하고, 저항(R8)및 다이오드(D2)를 통해서는 저항(R9)과 가변저항(VR2)및 저항(R8)에 공통접속하여 가변저항(VR2)의 가변단자를 트랜지스터 (TR4)의 베이스에 접속하며, 그의 에미터는 저항(R11)을 통해 상기 트랜지스터(TR2)의 베이스에 접속하며 구성함을 특징으로 하는 휘도보정회로.
KR2019850008571U 1985-07-09 1985-07-09 휘도보정회로 KR890000716Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850008571U KR890000716Y1 (ko) 1985-07-09 1985-07-09 휘도보정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850008571U KR890000716Y1 (ko) 1985-07-09 1985-07-09 휘도보정회로

Publications (2)

Publication Number Publication Date
KR870003114U KR870003114U (ko) 1987-03-19
KR890000716Y1 true KR890000716Y1 (ko) 1989-03-13

Family

ID=19243686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850008571U KR890000716Y1 (ko) 1985-07-09 1985-07-09 휘도보정회로

Country Status (1)

Country Link
KR (1) KR890000716Y1 (ko)

Also Published As

Publication number Publication date
KR870003114U (ko) 1987-03-19

Similar Documents

Publication Publication Date Title
US4442458A (en) CRT Video drive circuit with beam current stabilization
JP2611755B2 (ja) ビデオ信号処理装置における制御装置
KR890000716Y1 (ko) 휘도보정회로
US4870331A (en) Circuit arrangement for a picture display device for the stabilization of the size of the picture displayed
US5671016A (en) High voltage discharge circuit for CRT
JPH0617361Y2 (ja) 帰線消去回路
US4414574A (en) Video amplifier with blank stretching
JP3470360B2 (ja) 陰極線管表示装置
KR890004423Y1 (ko) 화면밝기 조정회로
JPS5610781A (en) Automatic brightness correcting circuit of television receiver
US3911317A (en) Current bootstrap to reduce interelectrode capacitance effect in a vacuum tube
JPH0666897B2 (ja) 映像信号処理装置
KR900000565Y1 (ko) 휘도변화 보상회로
JP2894703B2 (ja) テレビジョン受信機およびテレビジョン受信方法
KR200148415Y1 (ko) 음극선관의 휘도 자동 제어장치
KR200145474Y1 (ko) 모니터의 자동 휘도 제한회로
KR880000817Y1 (ko) 이중휘도 영상처리회로
JPS61146075A (ja) スポツトキラ−装置
JP2516098B2 (ja) 画像表示装置
KR900008503Y1 (ko) X-Ray 방출 방지회로
KR910006192Y1 (ko) 자동휘도 제한 (abl) 보상회로 장치
KR950001131B1 (ko) 모니터의 비임전류제어회로
KR890004972Y1 (ko) 콘트라스트 조절회로
KR890007090Y1 (ko) 휘도 변화 보상 회로
JP2537959B2 (ja) 映像信号振幅制限装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19991224

Year of fee payment: 12

EXPY Expiration of term