KR880001195B1 - Image processing system - Google Patents

Image processing system Download PDF

Info

Publication number
KR880001195B1
KR880001195B1 KR1019850002733A KR850002733A KR880001195B1 KR 880001195 B1 KR880001195 B1 KR 880001195B1 KR 1019850002733 A KR1019850002733 A KR 1019850002733A KR 850002733 A KR850002733 A KR 850002733A KR 880001195 B1 KR880001195 B1 KR 880001195B1
Authority
KR
South Korea
Prior art keywords
window
logic circuit
output
logic
image
Prior art date
Application number
KR1019850002733A
Other languages
Korean (ko)
Other versions
KR860008511A (en
Inventor
이명슬
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR1019850002733A priority Critical patent/KR880001195B1/en
Publication of KR860008511A publication Critical patent/KR860008511A/en
Application granted granted Critical
Publication of KR880001195B1 publication Critical patent/KR880001195B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Image Analysis (AREA)

Abstract

The image processing system which plays principal role to unmanned factory system and office automation system. The system can detect the edges of each picture by providing a window which can designate the address and the bit data signal of binary picture. The output of logic circuit is applied to the register and the address and the bit data signal w.r.t. the coordinates of the window are outputed. The coordinates of the window are provided through the logic circuit which is controlled by a tetranary counter and the gates.

Description

이메지 화상처리 시스템Image Image Processing System

제1도는 본 발명에서 사용되는 화상신호 검출용 윈도우.1 is a window for image signal detection used in the present invention.

제2도는 본 발명의 윈도우에 따라 체인코드 및 윈도우 이동방향.2 is a chaincode and window movement direction according to a window of the present invention.

제3도는 본 발명의 회로도.3 is a circuit diagram of the present invention.

제4도는 본 발명의 로직회로(4)의 논리신호표.4 is a logic signal table of the logic circuit 4 of the present invention.

제5도는 본 발명의 로직회로(12)의 논리신호표.5 is a logic signal table of the logic circuit 12 of the present invention.

제6도는 본 발명의 로직회로(2)의 논리신호표.6 is a logic signal table of the logic circuit (2) of the present invention.

제7도는 본 발명의 로직회로(10)의 논리신호표.7 is a logic signal table of the logic circuit 10 of the present invention.

제8도는 본 발명의 프로그램 로직어레이(15)의 논리신호표.8 is a logic signal table of the program logic array 15 of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 메모리 2,4,10 : 로직회로1: Memory 2, 4, 10: Logic Circuit

9 : 멀티플렉서 14 : 쉬프트 레지스터9: multiplexer 14: shift register

3,11 : 레지스터 15 : 프로그램, 로직어레이3,11: Register 15: Program, Logic Array

17 : 플립플롭 18 : 2진업다운 카운터17: flip-flop 18: binary up-down counter

본 발명은 이메지 화상처리 시스템에 관한 것이다. 이메지 화상처리는 무인공장 시스템, 사무자동화 시스템의 중추적인 작용을 하는 것으로, 이들의 시스템의 성능은 정확도 및 신속화로써 좌우된다. 따라서 종래에도 여러가지 이메지 화성처리 시스템을 여러가지 방법으로 제어하도록 하였으나 대개는 프로그램된 소프트 웨어로서 처리하기 때문에 처리시간이 오래 지체되는 단점이 있는 것이었다.The present invention relates to an image image processing system. Image image processing plays a pivotal role in unmanned factory systems and office automation systems, and their performance depends on accuracy and speed. Therefore, in the past, various image conversion processing systems were controlled in various ways, but the processing time was long because the processing was usually performed as programmed software.

본 발명의 목적은 2진 화상을 메모리시키고 이들의 어드레스 및 비트 데이타 신호를 지정할 수 있는 윈도우를 설정하여 각 화상의 예지(Edge)를 검출할 수 있는 이메지 화상처리 시스템을 제공하여 고속의 화상정보를 데이타 처리할 수 있게 한 것으로 로직회로의 출력을 레지스터에 인가되게 구성하여 윈도우의 좌표에 대한 어드레스 및 비트 데이타 신호를 출력하게 구성시켜 4진 카운터와 게이트에 제어되는 로직회로를 통하여 윈도우의 좌표를 설정시켜 메모리에 인가되게 구성시키고 윈도우의 설정된 좌표와 멀티플렉서를 통하여 인가되는 비트데이타 신호를 쉬프트 레지시스터에서 프로그램 로직어레이에 공급시켜 플립플롭의 상태신호와 연산되어 로직회로를 제어하는 동시에 레지스터로 출력되게 구성시켜 된 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a high-speed image information by providing an image image processing system which can detect edges of each image by setting a window for storing binary images and specifying their address and bit data signals. Data processing is provided so that the output of the logic circuit is applied to the register to output the address and bit data signals for the coordinates of the window, and the window coordinates are set through the logic circuit controlled by the quaternary counter and gate. It is configured to be applied to the memory and the bit data signal applied through the set coordinates of the window and the multiplexer is supplied to the program logic array from the shift register to be operated on the flip-flop status signal and output to the register while controlling the logic circuit. It was made.

이를 첨부도면에 의하여 상세히 설명하면 다음과 같다.When described in detail by the accompanying drawings as follows.

제1도는 본 발명에서 사용되는 화상신호 검출용 윈도우로써 제1도는 본 발명에서 사용되는 화상신호 검출용 윈도우로서 윈도우(W1)는 좌표(R0-R3)로 구성되어 이메지 화상내에 이 윈도우(W1)가 제2도와 같이 사선친부분에 위치되면 윈도우(W1)의 X축, Y축의 방향 및 그 코드번호가 자동적으로 연산처리 되게 구성한 것이고 제3도는 상기의 연산처리 회로를 나타낸 것이다. 즉 윈도우(W1)의 이동방향을 검출하는 프로그램 로직어레이(15)의 출력 데이타(F3-F5)가 로직회로(4)를 통하여 윈도우(W1)방향 설정용 어드레스를 성정시켜 레지스터(3)에 저장되게 한후 로직회로(2)에 인가되게 구성하되 비트 데이타 신호를 선택하는 로직회로(10)의 상태신호 검출용 게이트(5)의 출력과 4진 카운터(7)의 출력(C11)(C12)이 게이트(6)를 통하여 로작회로(2)를 제어시켜 상기에서 검출된 윈도우(W1) 어드레스가 메모리(1)에 저장되게 구성한 후 버퍼(8)를 통하여 멀티플렉서(9)에 인가되게 구성한 것이다.1 is a window for image signal detection used in the present invention. FIG. 1 is a window for image signal detection used in the present invention. The window W 1 is composed of coordinates R 0 -R 3 . When (W 1 ) is located at the diagonal line as shown in Fig. 2, the direction of the X-axis, Y-axis and the code number of the window W 1 are configured to be automatically arithmetic. . That is to seongjeong for the window (W 1) orientation via the address output data (F 3 -F 5) a logic circuit (4) of the programmable logic array 15 for detecting the direction of movement of the window (W 1) register ( 3) and the output of the state signal detection gate 5 of the logic circuit 10 for selecting the bit data signal and the output of the ternary counter 7 (C 11). (C 12 ) controls the logic circuit 2 via the gate 6 so that the detected window W 1 address is stored in the memory 1 and then multiplexer 9 through the buffer 8. It is configured to be applied to.

그리고 윈도우(W1)의 이동방향을 검출하는 프로그램 로직 어레이(15)의 출력 데이타(F1)(F2)가 로직회로(12)를 통하여 윈도(W1) 방향 설정용 비트데이타를 설정시켜 레지스터(11)에 저장되게 구성하고 2진 카운터(13)의 제어에 따라 로직회로(10)를 통하여 멀티플렉서(9)를 제어시켜 버퍼(8)를 통하여 인가된 윈도우(W1)어드레스의 비트 데이타 신호를 선택하게 구성한 후 쉬프트 레지스터(14)를 통하여 프로그램 로직 어레이(15)에 입력 데이타(S0-S3)를 제공하게 구성하되 멀티플렉서(9)에 인가되는 로직회로(10)의 출력이 게이트(5)(19)를 통하여 프로그램 로직 어레이(15)에 입력 데이타(D0)(D1)를 제공하게 구성한 것이다.And to via the output data (F 1) (F 2) a logic circuit (12) of the window (W 1), a program logic array (15) for detecting the direction of movement of the set of bit data for the window (W 1) Direction The bit data of the window (W 1 ) address applied through the buffer 8 is configured to be stored in the register 11 and the multiplexer 9 is controlled through the logic circuit 10 under the control of the binary counter 13. the output of the logic circuit 10 is applied to the multiplexer (9), but after the gate select signal configured to provide the input data (S 0 -S 3) a programmable logic array 15 through the shift register 14 to configure (5) and (19) are configured to provide input data D 0 (D 1 ) to the program logic array 15.

또한 윈도우(W1)의 이동방향을 검출하는 프로그램 로직 어레이(15)의 출력 데이타(F3-F5)기 2진업다운 카운터(18)를 통하여 프로그램 로직 어레이(15)에 입력데이타(D0)를 제공시켜 윈도우(W1)의 X축하인의 3번째바이트를 검출하게 구성하고 프로그램 로직어레이(15)의 출력데이타(M1')(M2')가 플립플롭(17)에 일시 저장된 후 입력데이타(M1)(M2)를 제공시켜 레지스터(16)에 윈도우(W1)의 이동용 체인코드(C1-C3)를 인가하게 구성한 것이다.In addition, the input data D 0 is input to the program logic array 15 through the binary up-down counter 18 of the output data F 3 -F 5 of the program logic array 15 that detects the moving direction of the window W 1 . ) To detect the third byte of the X-axis lower of the window W 1 and the output data M 1 ′ (M 2 ′) of the program logic array 15 is temporarily stored in the flip-flop 17. After that, the input data M 1 (M 2 ) is provided to apply the moving chain codes C 1 -C 3 of the window W 1 to the register 16.

이와 같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다.Referring to the effects of the present invention configured as described above are as follows.

윈도우 어드레스는 이메지 화상을 추적하는 윈도우(W1)에 대한 비트 데이타를 저장하여 처리되는 것으로 이메지 화상을 추적할 때마다 변화되는 프로그램 로직 어레이(15)의 출력(F3-F5)이 로직회로(4)에 입력데이타(L11-L13)를 제공하여 로직회로(4)가 제4도의 논리신호표와 같이 처리됨에 따라 레지스터(3)에는 좌표(R0)를 기준으로 하는 윈도우(W1)의 좌표(R0-R3)에 대한 어드레스가 24×32비트, 즉 96바이트로 설정되어 로직회로(2)에 인가되며 이때 멀티플렉서(9)의 비트데이타 지정용 로직회로(10)의 출력을 검출하는 게이트(5)의 출력이 4진카운터(7)의 출력(C12)과 함께 게이트(6)를 통하여 로직회로(2)에 입력데이타(L22)를 제공하고 4진카운터(7)의 출력(C11)이 로직회로(2)에 입력데이타(L21)를 제공한후 로직회로(2)가 제6도의 논리신호표와 같이 수행됨에 따라 윈도우(W1)의 좌표(R0-R3)에 대한 어드레스가 설정되어 8비트의 메모리(1)에 지정되는 것이다.The window address is processed by storing bit data for the window W 1 that tracks the image image. The output F 3 -F 5 of the program logic array 15 that changes each time the image image is tracked is a logic circuit. Input data (L 11- L 13 ) is provided to (4) so that the logic circuit 4 is processed as shown in the logic signal table of FIG. 4, so that the register 3 has a window W 1 based on the coordinate R 0 . Is applied to the logic circuit 2 by setting the address of the coordinates (R 0- R 3 ) of 24x32 bits, that is, 96 bytes, and outputting the logic circuit 10 for specifying bit data of the multiplexer 9. The output of the gate (5) for detecting an output data (L 22 ) to the logic circuit 2 through the gate (6) together with the output (C 12 ) of the ternary counter (7) and the ternary counter (7) The output C 11 of the C) provides the input data L 21 to the logic circuit 2, and then the logic circuit 2 performs as shown in the logic signal table of FIG. As a result, an address for the coordinates R 0- R 3 of the window W 1 is set and assigned to the 8-bit memory 1.

그리고 로직회로(10)의 상태신호는 메모리(1)로부터 멀티플렉서(9)에 인가되는 윈도우(W1)의 좌표(R0-R1) 지정용 어드레스에 대한 내부 비트데이타 신호를 선택하여 쉬프트 레지스터(14)에 인가시키는 것으로 이메지 화상을 추적할 때마다 변화되는 프로그램 로직 어레이(15)의 출력(F1)(F2)이 로직회로(12)에 입력 데이타(L31)(L32)를 제공하여 로직회로(12)가 제5도의 논리신호표와 같이 처리됨에 따라 레지스터(11)에는 비트데이타에 대한 상태신호가 설정되어 로직회로(10)에 인가되며 이때 2진카운터(13)의 출력이 로직회로(10)에 입력데이타(L41)를 제공한후 로직회로(10)가 제7도의 논리신호표와 같이 수행됨에 따라 출력되는 로직회로(10)의 상태신호가 멀티 플렉서(9)를 제어함으로서 메모리(1)로부터 인가되는 윈도우(W1)의 좌표 지정용 어드레스의 비트데이타 신호가 선택되어 쉬프트 레지스터(14)에 인가되는 것이다.The state signal of the logic circuit 10 selects an internal bit data signal for the address for designating the coordinates R 0- R 1 of the window W 1 applied from the memory 1 to the multiplexer 9 and shifts the shift register. The output F 1 (F 2 ) of the program logic array 15 which is changed each time the image of the image is tracked by applying to (14) causes the logic circuit 12 to input the input data L 31 (L 32 ). As the logic circuit 12 is processed as shown in the logic signal table of FIG. 5, a state signal for bit data is set in the register 11 and applied to the logic circuit 10. At this time, the output of the binary counter 13 is After the input data L 41 is provided to the logic circuit 10, as the logic circuit 10 is performed as shown in the logic signal table of FIG. 7, the state signal of the logic circuit 10 outputs the multiplexer 9. Bits of the address for specifying the coordinates of the window W 1 applied from the memory 1 by controlling. The data signal is selected and applied to the shift register 14.

이때에 비트데이타 상태신호는 메모리(1)로부터 인가되어 멀티 플렉서(9)를 통하여 선택된 윈도우(W1) 좌표(R0-R3)지정용 어드레스에 대한 내부의 비트데이타 신호를 말하는 것으로 멀티플렉서(9)를 통하여 선택된 윈도우(W1) 좌표(R0-R3)에 대한 비트데이타 상태신호가 쉬프트 레지스터(14)를 통하여 1비트씩 쉬프트 되어 4비트가 되면 쉬프트 레지스터(14)의 출력이 프로그램 로직어레이(15)에 입력데이타(S0-S3)를 제공하여 프로그램 로직어레이(15)가 제8도의 논리신호표와 같이 처리됨에 따라 멀티 플렉서(9)의 출력측으로부터 윈도우(W1) 좌표(R0-R3)에 대한 새로운 비트데이타 상태신호가 인가되어 쉬프트 레지스터(14)에 인가됨으로서 이메지화상이 1회전 추적될 수 있는 것이다.At this time, the bit data status signal is an internal bit data signal for the window W 1 coordinate (R 0- R 3 ) designation address which is applied from the memory 1 and selected through the multiplexer 9. When the bit data status signal for the window (W 1 ) coordinates (R 0 -R 3 ) selected through (9) is shifted by one bit through the shift register 14 and becomes four bits, the output of the shift register 14 is Input data S 0 -S 3 are provided to the program logic array 15 so that the program logic array 15 is processed as shown in the logic signal table of FIG. 8 and thus the window W 1 from the output side of the multiplexer 9. The new bit data status signal for the coordinates R 0 -R 3 is applied to the shift register 14 so that the image image can be tracked one revolution.

여기서 플립플롭(17)은 바로 앞의 윈도우(W1)의 이동방향을 일시적으로 기억하여 다음 계산기 정보로 사용되고 프로그램 로직어레이(15)는 인가되는 입력데이타(D0-D2)(M1)(M2)(S0-S3)가 제8도의 논리신호표와 같이 수행된후 데이타(F1-F5)(C1-C3)(M1')(M2')를 출력하여 윈도우(W1)의 이동방향을 1회전 추적으로 것으로 프로그램 로직어레이(15)의 출력(C1-C3)이 레이스터(16)에 인가되어 윈도우(W1)의 체인코드를 변화시키며 이때 윈도우(W1)의 일시적인 이동방향에 대한 프로그램 로직 어레이(15)을 출력(M1')(M2')이 플립플롭(17)에 일시적으로 저장된 후 다시 프로그램 로직 어레이(15)에 입력 데이타(M1)(M2)를 제공하여 다음 윈도우(W1)의 이동방향을 결정하는 프로그램 로직 어레이(15)의 출력(C1-C3)이 레지스터(16)에 저장됨으로서 윈도우(W1)에 대한 이동방향에 대한 체인코드가 제2도와 같이 변화되어 이메지 화상을 추적하는 것이다.Here, the flip-flop 17 temporarily stores the movement direction of the immediately preceding window W 1 and is used as next calculator information, and the program logic array 15 is applied with input data D 0 -D 2 (M 1 ). (M 2 ) (S 0 -S 3 ) is performed like the logic signal table of FIG. 8, and then outputs data (F 1 -F 5 ) (C 1 -C 3 ) (M 1 ') (M 2 ') The movement direction of the window W 1 is to track one revolution, so that the outputs C 1- C 3 of the program logic array 15 are applied to the raster 16 to change the chain code of the window W 1 . The program logic array 15 for the temporary movement direction of the window W 1 is output (M 1 ′) (M 2 ′) temporarily stored in the flip-flop 17 and then input data to the program logic array 15 again. The output C 1 -C 3 of the program logic array 15, which provides (M 1 ) (M 2 ) to determine the direction of movement of the next window W 1 , is stored in the register 16 so that the window W 1. ) The chain code of the moving direction of the change, as the second is to help keep track of yimeji image.

즉 프로그램 로직 어레이(15)가 제8도의 논리신호표와 같이 입력데이타(S0-S3)(D0-D3)(M1)(M2)에 의하여 레이스터(16)에 체인코드(C1-C3)를 인가시켜 윈도우(W1)의 이동방향을 결정하고 데이타(F1-F5)(M1')(M2')를 출력시켜 다음 윈도우(W1)의 이동방향에 대한 체인코드(C1-C3)를 설정한후 레지스터(16)에 인가시켜 윈도우(W1)의 방향을 제2도와 같이 이동시킴으로서 이메지 화상이 추적될 수 있는 것이다.That is, the program logic array 15 is connected to the raster 16 by the input data S 0- S 3 (D 0- D 3 ) (M 1 ) (M 2 ) as shown in the logic signal table of FIG. C 1 -C 3 ) is applied to determine the moving direction of the window W 1 , and data F 1 -F 5 (M 1 ′) (M 2 ′) are output to output the moving direction of the next window W 1 . The image image can be tracked by setting the chain codes C 1 -C 3 for and applying them to the register 16 to move the direction of the window W 1 as shown in FIG. 2.

그리고 제1도에서 나타낸 윈도우(W1)는 X축라인에 24비트 즉 3바이트(BYTE)를 차지하는 것이며 2진업다운 카운터(18)는 3바이트로 구성된 윈도우(W1)의 X축라인의 3번째 바이트인지를 검출하는 것으로 윈도우(W1)의 이동방향을 검출하는 프로그램 로직 어레이(15)의 출력 데이타(F3-F5)가 로직회로(4)에 입력데이타(L11-L13)를 제공함과 동시에 2진업다운 카운터(18)를 통하여 윈도우(W1)의 X축하인의 3번째 바이트를 검출시켜 다시 프로그램 로직 어레이(15)에 입력데이타(D0)를 제공함에 딸 윈도우(W1)의 기준좌표(R0)를 설정한후 제4도의 논리신호표와 같이 수행되는 로직회로(4)를 통하여 레지스터(3)에 기록됨으로서 이메지 화상이 윈도우(W1)의 기준좌표(R0)를 통하여 추적될 수 있는 것이다.The window W 1 shown in FIG. 1 occupies 24 bits, or 3 bytes, BYTE in the X axis line, and the binary up-down counter 18 is 3 in the X axis line of the window W 1 composed of 3 bytes. The output data F 3 -F 5 of the program logic array 15 that detects the movement direction of the window W 1 by detecting the first byte is input to the logic circuit 4 (L 11 -L 13 ). At the same time, the third byte of the X-axis descendant of the window W 1 is detected through the binary up-down counter 18 and the input data D 0 is provided to the program logic array 15 again. reference coordinates of the first) reference coordinates (R 0), the fourth degree through the logic circuit 4 is carried out as logic Signal Table by being written to the register (3) yimeji image the window (W 1) after setting of (R 0 Can be tracked through).

따라서 프로그램 로직 어레이(15)의 출력(F1-F5) 데이타가 로직회로(4)(2)와 레지스터(3)를 통하여 메모리(3)를 통하여 메모리(1)에 윈도우(W1)의 어드레스를 저장하고 로직회로(12)(1)와 레지스터(11)를 통하여 멀티플렉서(9)를 제어시켜 메모리(1)에 윈도우(W1)의 어드레스의 비트데이타 신호를 선택시켜 프로그램 로직 어레이(15)에 입력데이타(S0-S3)를 인가시킴에 따라 레지스터(16)의 이동방향에 대한 체인코드가 인가됨으로서 이메지 영상의 신속하고 정확하게 추적될 수 있는 것이다.Therefore, the program logic outputs (F 1 -F 5) data to a logic circuit (4) (2) and the window (W 1) to the memory 1 through the memory 3 through the register 3 of the array 15 The address is stored and the multiplexer 9 is controlled through the logic circuit 12 (1) and the register 11 to select the bit data signal of the address of the window W 1 in the memory 1 so as to select the program logic array 15. By applying input data S 0 to S 3 ), a chain code for the moving direction of the register 16 is applied, so that the image image can be quickly and accurately tracked.

이와같이 본 발명은 윈도우의 위치 및 방향에 따라 다음 윈도우의 위치 및 방향을 선명하면서 하나의 영상이메지의 전둘레를 완전 1회전할 때까지 반복적인 동작을 행하는 것으로 연속적인 영상신호를 체인코드화 시킬 수가 있는 것이다.As described above, the present invention is capable of chain-coding continuous video signals by repeating the motion of one video image by one full rotation while clearing the position and direction of the next window according to the position and direction of the window. will be.

이상에서와 같이 본 발명은 메모리에 저장되는 디지탈 상태신호의 어드레스 및 비트데이타 신호를 설정된 윈도우의 이동에 따라 각 화상에 따른 변환크드를 발생하도록 하여 고속으로 영상신호의 데이타를 처리할 수 있는 것으로 데이타 처리시에 신속 정확한 이메지 화상처리 시스템을 제공할 수가 있는 것이다.As described above, the present invention is capable of processing data of a video signal at a high speed by generating a conversion code for each image according to the movement of a set window of an address and a bit data signal of a digital state signal stored in a memory. It is possible to provide a fast and accurate image image processing system at the time of processing.

Claims (1)

로직회로(4)(12)의 출력을 레지스터(3)(11)에 인가되게 구성하여 윈도우의 좌표(R0)에 대한 어드레스 및 비트데이타 신호를 출력하게 구성시켜 4진 카운터(7)에 게이트(5)(6)에 제어되는 로직회로(2)를 통하여 윈도우의 좌표(R0-R4)를 설정시켜 메모리(1)에 인가되게 구성시키고 윈도우의 설정된 좌표와 멀티플렉서(9)를 통하여 인가되는 비트데이타 신호를 쉬프트 (14)에서 프로그램 로직 어레이(15)에 공급시켜 플립플롭(17)의 상태신호와 연산되어 로직회로(4)(12)를 제어하는 동시에 레지스터(16)로 출력되게 구성시킨 인메지 화상처리 시스템.The output of the logic circuit (4) 12 is configured to be applied to the register (3) (11) to output the address and the bit data signal for the coordinate (R 0 ) of the window to the gate to the ternary counter (7) (5) It is configured to apply to the memory 1 by setting the coordinates (R 0- R 4 ) of the window through the logic circuit 2 controlled in (6), and apply through the set coordinates of the window and the multiplexer (9) The bit data signal is supplied to the program logic array 15 at the shift 14 to be operated on the state signal of the flip-flop 17 to control the logic circuits 4 and 12 and to be output to the register 16 at the same time. Inge image processing system.
KR1019850002733A 1985-04-20 1985-04-20 Image processing system KR880001195B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019850002733A KR880001195B1 (en) 1985-04-20 1985-04-20 Image processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019850002733A KR880001195B1 (en) 1985-04-20 1985-04-20 Image processing system

Publications (2)

Publication Number Publication Date
KR860008511A KR860008511A (en) 1986-11-15
KR880001195B1 true KR880001195B1 (en) 1988-07-02

Family

ID=19240624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850002733A KR880001195B1 (en) 1985-04-20 1985-04-20 Image processing system

Country Status (1)

Country Link
KR (1) KR880001195B1 (en)

Also Published As

Publication number Publication date
KR860008511A (en) 1986-11-15

Similar Documents

Publication Publication Date Title
US5107415A (en) Microprocessor which automatically rearranges the data order of the transferred data based on predetermined order
JP2828645B2 (en) Mark area judgment device
US3812474A (en) Numerical control system and method for variable shape programming and control of machine motion
EP0132314A2 (en) Window-addressable memory circuit
EP0225159A2 (en) System for detecting edge of image
KR880001195B1 (en) Image processing system
US4056850A (en) Absolute relative position encoder processor and display
US5157696A (en) Digital signal time difference correcting circuit
EP0342674A2 (en) Pipeline circuit for timing adjustment
SU1198505A2 (en) Device for preprocessing information
JP2877558B2 (en) Redundant programmable controller system
US5191654A (en) Microprocessor for high speed data processing
SU1288684A1 (en) Device for control of data input
SU479106A1 (en) Device for displaying graphic information
SU744465A1 (en) Apparatus for digital programme controlling of machine tool
SU1575211A1 (en) Device for identifying specimens
JPS61127222A (en) Pulse generator
KR920002745Y1 (en) System for high-speed and rotation
JP2683044B2 (en) Signal processing circuit
JPH06149310A (en) Digital input device
SU1472919A1 (en) Television device for selection of objects
RU1815620C (en) Device for control of working head by two coordinates
SU792248A1 (en) Number sorting apparatus
SU1387003A2 (en) N-sensors-to-computer interface
SU1571630A1 (en) Device for reloading graphic information

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030627

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee