KR880000722B1 - 전송 시스템 - Google Patents

Abstract

내용 없음.

Description

전송 시스템

제1도는 본 발명에 따른 송신기의 부호화 장치에 대한 블록다이어그램.

제2도는 제1도의 송신기로부터 나온 신호를 수신하여 복호화해주는 수신기의 복호화 장치에 대한 블록다이어그램.

제3도는 제1도 컨블루선(convolution)부호기의 블록다이어그램.

제4도는 가능한 트랜지선(transition)들을 예시한 컨볼루선 부호기의 격자다이어그램.

제5도는 복호화 과정에 대한 신호 스테이스 매핑 다이어그램.

제6도는 격자 전개과정에서 스코어(score)의 계산을 보여주는 격자 다이어그램.

제7도는 에러가 없는 경우의 비터비 복호화 알고리즘.

제8도는 에러가 하나있을때의 비터비 복호화 알고리즘.

제9도는 본 발명에 따른 인크리멘탈 스코어링 방법(incrememtal scoring methoj)을 보인 격자 다이어그램.

제10도는 이쿠얼라이저(equalizer)(제2도)로부터 나온 8비트 좌표들중 하나의 값을 보여주는 다이어그램으로서 전송된 레벨까지 보여주고 있다.

제11(a)도 및 제11(b)도는 각각 양자화과정에서 양자화후 임계점의 평상위치및 수정된 위치를 보인 다이어그램.

제12도는 포인트 매핑과정을 보여주는 다이어그램.

제13도는 제2도의 수신기에 의해 수행되는 에러 교정 과정에 대한 유통도.

본 발명은 전송 시스탬에 관한 것으로, 특히 수신기측에서 소프트 판정(soft decision)으로 에러 교정을 할 수 있도록 정보가 리단던시(redundancy)와 합쳐진 부호(code)로 전송되는 송수신기가 통합된 전송 시스템에 관한 것이다.

본 발명의 목적은 주어진 신호대 잡음비에서 리단던시를 사용치않는 시스탬에 비해 훨씬 에러 발생율이 낮으면서 주어진 전송 속도로서 디지탈 데이타나 디지탈화된 아날로그의 통신에 적합한 데이타 전송 모뎀(modem)을 제공하려는 것이다.

따라서 본 발명에 따라 송신기로부터 수신기로 데이타를 전송시켜주는 전송 시스템은 컨볼루선 부호기 및 기기 연결된어 2차원 부호출력신호를 발생시키는 신호 매핑(mapping)장치를 포함하고 있는 송신기와, 소프트 판정 복호화를 하는 컨블루선 복호기 및 이에 연결되어 출력 데이타를 발생시키는 역매핑장치를 포함하고 있는 수신기로 구성되어 있다.

본 발명은 또한 전송 시스템의 송신기와 수신기를 제공하며 송수신기가 통합된 모뎀을 사용할 수 있도록 설계되었다.

본 발명은 첨부된 도면으로 보다 상세히 설명하면 다음과 같다.

제1도에 도시된 본 발명의 모뎀 송신기는 여섯 데이타 비트의 그룹을 심볼로 변환시키는데, 그 각각은 64개 값중 어느 하나를 취하게 된다. 퀴드리처(Quadrature) 진폭 변조가 사용되며 복소신호 스페이스내의 전송된 포인트들은 8 대 8 사각격자로 배열된다. 에러 교정 부호(error correcting code)는 다섯 데이타 비트의 그룹을 여섯비트의 그룹으로 변환시키며 이들은 다시 복소신호 스페이스 좌표로 변환된다. 제2도의 수신기에서 수행되는 복호화 과정에서는 수신된 리단던시가 사용된다. 에러 교정 모뎀의 사용자 데이타 전송율은 13.3kb/s이다. 원한다면 모뎀을 적당히 설계하여 데이타 전송율을 바꿀 수 있다. 데이타는 단자(10)에서 직렬형태로 수신되며 직렬 병렬변환기(12)에 의해 병렬 5-비트 데이타 워드(word)로 변환된다.

5-비트 데이타 워드를 6-비트 워드로 변화시키는 것은 4개의 msb(most significant bit) X5-X2를 그대로 두면서 1/2 레이트(rate) 컨볼루선 부호기(14) (제3도)를 사용하여 lsb(least significant bit) X1을 6-비트워드의 두 lsb로 변화시킴으로써 이루어진다. 6-비트 워드는 매핑장치(16)에 의해 제5도에 도시된 매핑에 따라 64-포인트 복수신호 스페이스로 매핑되고 변조기(도시되지 않았음)에 의해 라인으로 전송된다. 매핑장치(16)은 Y₀부터 Y₅까지의 비트를 제5도에 도시된 바와같은 좌표 I,Q로 매핑시킨다. 각 좌표는 4비트로 부화화된 진폭으로 전송된다. 이 원리는 예를들어 7-비트 데이타 워드에서 6개의 msb는 그대로 두고 마지막 비트에만 컨볼루션 부호기를 사용하는 것으로 확장이 가능하다. 2개의 lsb에 대해 작용하는 2/3 레이트 부호기와 같이 또 다른 컨볼루선 보호화가 사용될 수도 있다. 또한 정삼각형, 마름모 및 육각형과 같이 다른 매핑 형태가 사용될 수도 있다.

제2도의 복호기에서 수행되는 복호화 과정에서는 비터비 알고리즘 검파기(Viterbi algorithm detector)(20)에 의하여 복조기와 이쿠어라이저(도시되지 않았음)로부터의 소프트 판정 정보가 사용되어 두개의 컨볼루션 보호화된 비트(Y₁과 Y₀)의 집합중 어느 것이 가장 전송되었을 가능성이 큰가를 판정하게 된다. 이들 두 비트에 지정된 16포인트들 사이에 임계레벨을 설정하기 위해 2개의 교정된 비트가 사용된다. 수신된 포인트가 놓인 영역은 16개중 어느 것이 전송되었을 가능성이 가장 큰가를 결정한다. 이것으로부터 역매핑장치(22)를 사용하여 6-비트 부호 워드가 발견된다. 그다음에 5-비트 데이타 워드가 제2도에 보인 바와같이 얻어진다.

에러 교정부호의 이론적으로 기대되는 성능은 다음과 같다.

이론에 의하면 우리의 에러 교정부호에 대해, 소프트 판정 비트가 무제한된 수만큼 사용될 수 있다고 가정하면 신호대 잡음비가 증가함에 따라 다음의 값에 접근한다.

여기서 do는 64-포인트 스페이스에서 전송된 포인트간의 최소 거리(distance)이고, σ²은 신호 스페이스의 디멘젼(dimension)당 잡음의 분산이며, Q{x}는 가우스 오차확률함수이다.

16 kb/s의 부호화되지않은 모우드에 대해서는,

이며

여기서 N₁과 N₂는 서로 별로 다르지않은 상수이다. 위로부터, 16kb/s의 부호화되지 않은 경우에 대한 13.3kb/s의 부호화된 경우의 이론적인 최대 부호화 이득은 약 6 dB라는 것을 알 수 있다.

비교를 위하여 또 다른 모우드로서 13.3kb/s의 부호화되지않은 경우를 만들어 보았다. 이 모우드에 대해 64-포인트 스페이스에서 내부 32 포인트가 전송되었다. 16 kb/s의 비부호화에 대한 13.3 kb/s의 비부호화의 부호화 이득은 최근접 포인트들간의 주어진 거리에 대해 대략 그것들의 평균 신호 전력의 비와 같으며 약 3.2 dB정도이다.

따라서 13.3 kb/s 비부호화에 대한 13.3Kb/s 부호화의이론적 최대 부호화이득은 (6-3.2)=2.8dB이다.

제1도의 송신기 13.3 kb/s로 심볼당 다섯 데이타 비트를 전송하도록 구성되었다. 실제로는 심볼당 6비트가 전송된다. 6번째 비트는 비터비 알고리즘에 의해 요구되는 추가된 리단던시이다. 에러 교정을 제공하기 위해서는 5데이타 비트가 4개의 msb는 그대로 두고 부호화되지 않은 영역에서 lsb를 컨볼루선적으로 부호화함으로써 5번째 및 6번째 비트를 발생시켜서, 결국 6비트의 집합으로 매핑된다. 이런 오퍼레이션을 수행하는 회로가 제3도에 나와있다. 컨볼루선 부호기의 기능적 오피레이션은 실시예를 생각해봄으로써 알 수 있게 된다.

X₁i/p 0 1 0 1 1 0 1

Y₁Y₀o/p 00 10 01 00 11 11 00

위의 시퀀스(sequence)는 제4도의 격자 다이어그램을 사용해서 유도해낼 수도 있다. 여기서, 카런트 노우드(current node) 0에서 출발하여 0이나 1중 무엇을 받는가에 따라 트랜지선 통로를 추적해보자. 트랜지션이 만들어진고 그에 관련된 출력 세그먼트(segment) Y₁Y₀가 표시될때마다 카런트 노우드와 같은 레벨상의 원점으로 되돌아가는 것을 잊어서는 안된다.

제1도를 보면 6-비트 워드를 신호 콘스텔레이션(constella-tion)으로 매핑시키는 매핑 PROM (16)이 도시되어있다. 채택된 계획에 따라 6-비트 워드는 두 부분으로 구분된다. 두개의 컨볼루선적으로 부호화된 비트 Y₁Y₂는 제5도의 격자구조에 반복되어 있는 0포인트(C0, C1, C2, C3)들이다. 4개의 msb가 c포인트가 놓여있는 격자 사각형을 결정짓는다. 매핑은 2차원 그레이(Gray)이다.

제2도에 도시된 수신기측에서는 수신된 심볼 I와 Q좌표들이 어느 C포인트가 도착했나를 결정짓는다. 일단 설정되고 나면, 비터비 알고리즘 블록(20)이 역으로 격자 다이어그램을 발생시킨다. 비터비 알고리즘의 원리는 실제로 사용되는 소프트 판정 복호화대신 하드(hard) 판정 복호화를 먼저 생각함으로써 밝혀진다.

각 카런트 노우드는 거기로 도달하는 2개의 트랜지션을 갖는다. 두 비트 Y₁Y₀가 수신됨에 따라 알고리즘은 각 트랜지션에 대한 스코어를 계산함으로써 어느 트랜지션이 더 가능성이 있는지를 판정한다. 이것은 4개 노우드 모두에 행해지므로 각 노우드마다 하나씩 4트랜지션으로 마치게 된다. 스코어는 두 성분으로 이루어지는데, 하나는 원정메서의 노우드 스코어이고, 또하나는 트랜지션 부호와 수신된 두 비트 Y₁Y₀간의 해밍거리(Hamming distance)와 동일한 인크리멘탈 스코어(incremental score)로서 이 둘이 합해진다. 이 스코어는 양 트랜지션 모두에 대해 계산되며 스코어가 낮은 트랜지선이 선택된다. 이러한 방법으로 트랜지션 네트워크가 전개된다. 제6도는 복호화과정을 보여주고있다. 두 트랜시선이 동일한 새 스코어를 가지면 둘중 하나가 임의로 선택될 수 있음을 주의해야 한다.

격자 다이어그램으로부터 X₁을 얻으려면 L을 써어치(search)길이라 할때 L개 심볼에 걸쳐 선택된 트랜시선으로 만들어진 경로를 거꾸로 추적해야한다. 경로는 최소 스코어를 가진 카런트 노우드에서 시작한다. L번째 트랜시션이 전송된 것으로 추정된 X₁비트를 주게된다.

제7도에는 스코어르 보져주는 격자 다이어그램이 설명되어있다.

제8도에서는 두비트에 삽입된 고의적인 에러로써 비터비 알고리즘이 그런 에러를 어떻게 취급하는가를 보여주고 있다. 두 경우 모두 에러가 존재함에도 불구하고 경로는 마찬가지로 남아있다.

에러 조건하에서는 노우드 스코어의 절대값이 커질 수 있다. 이를 막기 위하여 모든 노우드 스코어가 계산된 후에는 정규화(normalization)가 수행된다. 최소 스코어를 4개 스코어로부터 뺀다. 이에 대한 실시에는 제8도에 나와있다.

수신된 격자 다이어그램이 만들어지면, 굵은 선을 따름으로써 X₁비트 추정치가 얻어진다. 이 실시예에서는 간단히 하기위해 써어치 길이를 6으로 취했다. 더 많은 심블이 도달해음에 따라 격자 다이어그램은 연속적으로 같은 방법으로 만들어지며 여섯 심볼이전의 X₁값이 추출된다.

소프트웨어 방식에서는 헤밍거리가 사용되지 않는다. 신호 콘스텔레이션내의 포인트는 4개의 그룹에 나타난다. 따라서 각 심볼위치는 4개의 C포인트를 (C₀C₁C₂C₃)과 연관될 수 있는데, 이 C포인트들은 IQ평면네 심볼위치에 따라 각각 하나의 격자 사각형내에 있거나 둘 또는 그이상의 사각형이 겹쳐진 내부에 있다. 그래서, 해밍거리는 기초한 인크리멘탈 스코어링대신에 포인트와 C포인트들(≡트랜지션들)의 연관쌍간의 유클리드적거리의 자승이 제9도에서처럼 취해졌다.

수신기에서 I와 Q좌표는 8비트 워드로 저장되며 이것은 훌륭한 레졸루선(resolution)을 준다. 비트 0, 1, 2는 소프트 판정 비트로 불릴 것이며 이것은 C포인트에 관련된 거리를 준다. 실제로는 I와 Q좌표의 비트 0-3은 인크리멘탈 스코어를 저장하는 룩업 테이블(look up table)에 대한 8-비트 어드레스(adress)를 발생시키는데 사용된다. 좌표값의 테이블인 제10도를 보라, 비트 3, 4, 7은 여덟 레벨 각각을 유일하게 규정하는 하드판정비트이다. 역시 격자가 만들어지고 위의 실시예와 마찬가지 방법으로 복호화가 수행된다.

하나의 특별한 형태는 제11도에 보인 바와같은 제양자화(requantisation) 과정이다. 이 과정에 의해 하드판정 임계치 즉 점선이 움직여서 수신된 좌표와 그에 관련된 부호화된 C포인트가 사각형의 코너를 형성하는 C포인트와 같은 사격형내에 놓이게된다.

다음의 실시예를 생각해 보기로 하자. 제11도는 수신된 심볼 위치 Rx와 선택된 C포인트 CC를 보여준다. 사각형이 두 포인트 모두를 확실히 둘러싸게 하기 위하여 Q 수평점선은

d만큼 위로 이동해야한다. 다시 말해서, Q좌표값에서

d를 빼야하는 것이다. 유사하게, 수직점선은

d만큼 왼쪽으로 옮겨진다.

이제 제5도처럼 부호 Y₂Y₃Y₄Y₅를 읽음으로써 하드 판정이 이루어질 수 있다. 이것은 4비트의 수신된 정보를 준다. 나머지 두 비트는 선택된 c 점 즉 Y₁Y₀두 비트에 대한 부호화된 값이다.

모든 심볼에 대해 수신기 이쿠얼라이저(제2도에 도시되지 않았음)의 출력측에는 I와 Q좌표의 디지탈 부호화된 것이 나온다. 여덟 비트(msb)는 마이크로프로세서 회로로 보내진다. 수신기 하드웨어에는 8085A 마이크로프로세서및 그와 관련된 IC 8155,8212,2716이 함께 포함되어있다. 8155는 I/O 주변장치로서 두 개의 프로그램가능한 8-비트 I/O 포트(PA+FB)와 하나의 프로그램가능한 6-비트 I/O 포트(PC)로 구성되어 있다. I와 Q좌표는 각각 PA와 PB포트로 들어가고 PC는 복호화된 그러나 역매핑되지는 않은 심볼을 출력시킨다.

비터비 알고리즘의 소프트웨어 방식에는 제13도에 설명된 바와같은 일련의 기능이 포함되어있다.

마이크로프로세서의 첫번째 임무는 메모리 포케이션(location)을 인니셜라이즈(initialize)시키고 상수들을 관련된 로케이션에 싣도록하는 것이다. 상수들은 1) 격자 다이어그램에서 추적된 트랜지선의 수인 SCHLNG (L)과 2) 에러 계수기(counter)가 리셋트(reset)되기전 에러가 카운트된 연이은 심볼의 수인 COUNT와 3) 수신된 IQ 벡터에 대해 알고리즘이 90°회전을 수행할 때를 결정하는 에러 임계치인 MAXCNT이다. 표준 비터비 알고리즘에 추가된 특징으로서, 예의적으로 속도가 높을때 비터비 방식의 실패가 발견될 경우 수신된 벡러를 회전시키는 소프트웨어가 있다. FFC 신호 구조에는 회전대칭성이나 차등부호화가 없으므로 복조된 신호에 잘못된 회전이 영속적으로 가해지면 비터비 복호화 동작에 브레이크다운(break-down)이 발생하게 될 것이다. 그러한 상태가 파악되면 마이크로프로세서는 복호화가 행해지기전에 IQ에 90°의 위상변화를 가하도록 프로그램되어있다. 이것은 재양자화기(23)과 지연(delay) 블록(24)(26)으로부터 입력을 받는 검파기(30)에 의해 이루어진다. 검파기(30)의 출력은 복호화전에 이쿠일라이저로부터 나온 I와 Q채널 신호를 회전시키는 회전기(32)(34)를 제어한다. 이것이 에러율이 높은 조건에서 교정에 실패하게되면 만족스런 복호화가 얻어질때까지 추가로 90°위상이 더 회전된다. 이상적인 조건에서는 송신기와 수신기사이에 위상회전이 없어야한다. 이런 잘못된 조건을 탐지할 수 있도록 감시되는 피라미터는 복호화된 C포인트(또는 TRANSITION)에 지정된 두 비트와 지연된 I 및 좌표의 2의 보수표시로 부터 비트 3을 연결시킴으로써 형성된 두 비트를 비교하는 것이다. 이 기술에 대한 더 자세한 설명은 위에 할 것이다.

제13도의 유통도를 보면, 블록(B)가 회전 매트릭스를 0°로, 즉 회전이 없게 만든다. 이것은 물론 실제로 가장 가능성이 큰 조건인 것이다.

잡음 및 기타 잘못된 조건때문에, 수신된 진폭이 제10도에 표시된 범위밖에 있을 가능성이 있다. 이것은 블록(F)에 주어진 바와같이 +7에서 -7까지로 값을 갖도록 함으로써 수정될 수 있다.

각 카런트 노우드에 대하여 인크리멘탈 스코어는 수신된 포인트와 신호 콘스텔레이션에 있는 네개의 이웃한 C 포인트 중 두 포인트와의 거리를 생각함으로써 유도된다. 스코어가 계산되어진 C 포인트쌍은 제6도의 격자 다이어그램에서 보여진 정보에 의하여 결정되어진다. 변수 DC0, DC1, DC2, DC3 들은 C 포인트 CO, C1, C2, C3들에 대하여 각각 인크리멘탈 스코어를 가지고 있다. DC1은 룩업테이블 어드레스인 LOOK의 내용인데 LOOK은 8-비트 어드레스를 주는 I와 Q 좌표의 네개의 lsb를 결합함으로써 형성된다. 다른 인크리멘틸 스코어는 LOOK의 한쪽이나 다른쪽 또는 양쪽을 다 보수화(inverting)하고 룩업테이블 어드레스로서 이 변형된 8-비트 워드를 사용함으로써 얻어진다.

새로운 스코어(NS_0-3)은 이제 카런트 원점에 대해 이미 계산된 스코어에다 인크리멘탈 스코어를 더함으로써 계산될 수 있는데, 이는 앞에 주어진 예에서와 유사한 방법이다. 카런트 노우드마다 두가지 트랜지션이 가능하기 때문에, 더 작은 스코어를 산출하는(보다 가능성이 많음) 트랜지션이 각 경우에 선택된다.

격자 다이어그램에 관한 이러한 모든 정보는 길이 L인 "원형" 리스트(circular list)에 저장된다. N이 정수일 때 L은 2^N으로하면 편리하다. 각 노우드에는 트랜지선과 원점을 지정하기위한 두 개의 리스트가 할당된다. 갱신 또는 시프트레지스터(shift register) 동작은 포인터(pointer)시스템에 의해 실현된다. 시프트레지스터에서와 마찬가지로 리스트에서의 모든 로케이션에 대하여 한 메모리 로케이션의 내용을 다음 로케이션으로 시프트시키는 대신에 그것에 상당하는 시프트레지스터의 처음과 끝이 포인터 어드레스에 의해 표시되는데, 포이트 어드레스는 시프트레지스터의 각 시프트에 대해 하나씩 증가된다. 어드레스들이 무한히 증가하는 메모리로케이션의 사용을 피하기 위하여 포인터 어드레스는 modulo L(=2^N)까지 증가되어 모든 메모리 로케이션이 크기 L의 리스트에 포함되도록 한다. 그 결과로, 같은 어드레스는 출력 단으로부터 정보를 뽑아내고, 입력 단에 새로운 정보를 저장하는데 사용될 수 있다. 같은 포인터 시스템은 두 개의 좌표 리스트에 대해 입력과 출격 어드레스를 산출해내는데 사용되어진다. 블록(J)는 프로그램의 이 부분에 관한 것이다. 모든 심볼주기에 대하여 L개의 심볼이전에 기대되는 트랜지션은 최소 스코어를 가진 카런트 노우드를 가지고 출발하여 역으로 L개의 심볼까지 경로를 추적함으로써 추정된다. 통과된 마지막 트랜지선은 전송되었을 것으로 생각되는 C포인트(TRANSITION)로 받아들여진다. 블록(K)와 (L)은 이 오퍼레이션을 맡는다.

격자경로가 역으로 L개의 심볼까지 추적되는 방법은 다음과 같다.

제7도를 참조로하면, 최소스커어 Z₀를 가진 카런트 노우드에 대한 "원형" 원점리스트(origin list)에서의 최초 어드레스는 카런트 원점으로 알려진 추정된 앞의 노우드를 포함한다. 카런트 원점이 노우드 Z₁이라 가정해 보자. 다음 앞 노우드 Z₂는 노우드 Z₁에 대한 원점리스트에 있는 두번째 어드레스에 저장된다. 그 다음 앞노우드 Z₃은 노우드Z₂에 대한 원점리스트에 있는 세번째 어드레스에 저장된다. 마지막 노우드 Z_L이 결정되었을때 노우드에 대한 트랜지선 리스트에 있는 마지막 어드레스는 원하는 출력 트랜지선인 T_L=Y₁Y₀를 산출한다. 이것은 다음의 표에 표시되어 있다. 이 방법은 남아있는 경로의 순서들을 한 메모리로케이션으로부터 다른 것으로 전달할 필요성을 배제하는데, 이 필요성은 비터비 알고리즘 수행에 대한 대부분의 설명에서 나타나 있다. 많은 양의 데이타를 한 메모리 로케이션에서 다른 곳으로 전달하는 것은 시간 낭비이며 이 경우처럼 처리시간이 오래 소모될 때에는 가능하면 피해야한다.

[표]

(P-n)^*=P-n modulo L, 이 예에서 L=6이고, P는 포인터로 알려진 메모리내의 어드레스이다.

앞에서 설명된 바와같이 알고리즘은 잘못된 회전 감시 특성을 포함하고 있다.

수신기가 잘못된 위상에서 동작하고 있는지의 여부를 체크하기 위해 사용되는 파라미터는 C포인트 위치에 지정된 두 비트와 비트 3에 의한 I 및 Q 좌표의 두비트를 비교한 결과이다. 즉, y'₁y'₀=I₃Q₃?·Y₁Y₀를 y'₁y'₀으로 보내는 C 포인트 매핑은 제12도에 그려진 바와같이 배치되어 있다. 이 메핑의 목적은 C 포인트 부호의 집합을 실제 물리적 위치 y'₁y'₀을 표시하는 다른 집합으로 바꾸는 것이다. 분명히, 항상 그런 피라미터를 사용할 수는 없는데, 왜냐하면 그것은 비터비 시스템이 안정될 때만 유효하기 때문이다. 따라서 첫 L심볼들이 수신되는 동안에 파라미터가 감시되어서는 안된다. 이것은 블록(M)과 (N)의 기능이다.

위상이 맞을 때에는 y'₁y'₀=I₃Q₃이다. 블록(O)와 (P)에서 매핑 및 체킹(checking)과정이 완료되고나면 프로그램이 수신된 좌표가 놓인 영역을 시험한다. 좌표가 포인트들레의 좁은 지역내에 있을 경우에만 그것이 고려된다. 잘못된 에러로 하여금 에러 계수기를 갱신시키게 하는 잡음을 최소화하가 위해 이 보호수단이 필요하다.

일반적으로 잡음에 의해 야기되는 심볼에러는 좁은 지역 바깥에 놓인 수신된 심볼 좌표로부터 생긴다. 단지 회전에 의해서만 야기되는 심볼 에러는 정확히 이강적 포인트상에 놓인 수신된 심볼좌표로부터 생긴다. 따라서 두 원인에 따른 심볼 에러의 식별이 이루어진다.

블록(S)에서는 심볼 에러율이 매심볼 주기마다 체크된다. 임계치가 얻어지면 회전 매트릭스가 블록(E)에 의해 갱신된다. 그렇지않으면 프로그램은 블록(W)로 계속되며, 거기서는 I로부터 두 비트, Q로부터 두비트, 그리고 C 포인트 부호로 사용되는 두비트를 추출하여 6-비트 워드가 유도된다. 즉 이는 I₅I₄Q₅Q₄Y₁Y₀이다.

그 다음에는 Y₁Y₀에 대해 컨블루선적인 복호화가 수행되어야한다. 회로에서 이것은 두번째 Isb를 무시함으로써 쉽게 수행된다. 제3도에서 Y₀는 바로 X₁이 하나의 지연단위만큼 지연된 것임을 주의해야 한다. 다시 말해서 만약 Y₂-Y₅가 한 단위 지연되고 Y₀와 붙게되면 원래의 5-비트 워드가 얻어지는 것이다.

4개의 msb의 역매핑은 회로(22)의 exclusive-OR 게이트를 가진 논리회로에 의해 이루어진다. 래치(latch)가 Y₀비트를 Y₂-Y₅비트와 연결시키기 위해 요구되는 1-심볼 지연을 제공한다. 5-비트 워드는 결과적으로 생기는 데이타 스트림(stream)을 출력시키기전 병렬-직렬 변환기에 의해 직렬 데이타 스트림으로 변환된다.

Claims (12)

1. 송신기로부터 수신기로 데이타나 디지탈화된 아날로그 정보를 전송하기 위한 전송시스템에 있어서, 컨볼루션부호기(14)및 거기에 연결되어 2차원적 부호출력신호를 발생시키는 신호매핑장치(16)를 포함하는 송신기와 소프트 판정복호화를 하는 컨볼루션 복호기 및 이에 연결되어 출력 데이타를 발생시키는 역매핑장치(22)를 포함하는 수신기로 구성되고, 송신기에 n개 2진 출력을 내는 직렬-병렬변환기(12)가 포함되어 그중 단 하나만 컨볼루션 부호기(14)로 들어가서 2개의 2진출력비트가 발생되며 이들은 n-1개의 나머지 비트와 결합하여 신호매핑장치(16)로 보내져서 2차원부호출력 신호를 발생시키게 되고, n-1개 비트는 격자내의 사각형을 결정지으며 그 사각형내에서 컨볼루션 부호기에 의해 발생된 두 비트가 전송될 신호의 위치를 결정함을 특징으로 하는 전송시스템.
2. 청구범위 1항에 있어서, 제시된 리단던시 부호 시스템이 사용되지 않을때 송신기로 들어오는 데이타의 레이트인 n/(n+1)로 송신기와 수신기간에 데이타가 전송됨을 특징으로 하는 전송시스템.
3. 청구범위 2항에 있어서, 신호매핑장치에 의해 발생된 전송될 신호가 변조기의 채널로 보내지는 4-비트 동위상 좌표와 변조기의 Q채널로 보내지는 4-비트 쿼드리쳐-위상 좌표로 구성되며, 변조기의 출력이 송신기의 출력이됨을 특징으로 하는 전송 시스템.
4. 청구범위 1항에 있어서, 수신기에 입력신호로부터 병렬입력2진디지트의 스트림을 발생시키는 아날로그-디지탈변환기가 포함되어 있으며, 컨볼루션 복호기에는 여러개의 병렬입력 2진 디지트에 작용하여 송신기의 컨볼루션 부호기에 의해 발생된 2진 디지트와 비슷한 2진디지트를 만드는 비터비 알고리즘 복호기가 포함되어 있음을 특징으로 하는 전송시스템.
5. 청구범위 4항에 있어서, 비터비 알고리즘 복호기로부터 나온 출력 2진 디지트가 아날로그-디지탈변화기로부터 나온 나머지 2진 디지트들과 결합되어 재양자화기의 입력으로 보내지고, 재양자화기는 입력 2진 디지트에 응답하여 2차원부호신호의 각 전송된 포인트에 대한 좌표 중 가장 가능성이 큰 집합을 결정함을 특징으로 하는 전송시스템.
6. 청구범위 5항에 있어서, 정보가 4개 노우드 각각에 대해 길이L의 두 원형리스트내에 저장되고, 하나는 연속적인 원점을 또다른 하나는 상응한 트랜지션을 저장함을 특징으로 하는 전송시스템.
7. 청구범위 6항에 있어서, 격자 다이어그램과 관련된 정보가 관련된 메모리내용을 모두 전달시킬 필요없이 메모리를 따라 경로를 역으로 추적함으로써 원하는 출력 정보가 획득될수 있도록 저장됨을 특징으로 하는 전송시스템.
8. 청구범위 6항에 있어서, 리스트형태의 정보가 각 해당 시프트 레지스터나 그와 등가적인 장치내에 저장되며, 각 등가시프트테지스터의 시작과 끝은 시프트레지스터가 시프트될때마다 하나씩 증가되는 포인터 어드레스에 의해 표시되어 있고, 로케이션의 어프레스가 무한히 증가하는 것을 피하기 위해 포인터 어드레스는 모듈로 L(=2n)까지 증가되어 모든 메모리 로케이션을 정보를 추출하기 위해 동일어드레스가 사용될 수 있도록 크기 L의 리스트내에 포함됨을 특징으로 하는 전송시스템.
9. 청구범위 5항에 있어서, 위상오차검출기 및 고정기가 재양자화기에 연결되어있고 재양자화기는 비터비 알고리즘 검파기로부터의 출력 2진 디지트를 사용하여 격자 다이어 그램상의 잘못된 트랜지션 테이트를 유도하며 임계에러율에 초과하면 들어오는 신호를 회전시킴을 특징으로 하는 전송시스템.
10. 청구범위 9항 있어서, 위상오차검출기가 주어진 매핑포인트로부터 수신된 포인트의 거리측정치를 사용하여 잡음에 의해 잘못된 트랜지션과 위상오차에 의한 것을 판별함을 특징으로 하는 전송시스템.
11. 청구범위 1항, 2항, 3항, 4항, 5항, 6항, 7항, 8항, 9항 또는 10항의 어느 하나에 정한바의 송신기와 수신기를 포함하는 데이타 모뎀.
12. 청구범위 2항에 정한 바의 송신기와 수신기를 포함하는 데이타모뎀.

Images