KR870004371A - 램(ram)과 롬(rom)영역의 재배치 방법 - Google Patents

램(ram)과 롬(rom)영역의 재배치 방법 Download PDF

Info

Publication number
KR870004371A
KR870004371A KR1019850007342A KR850007342A KR870004371A KR 870004371 A KR870004371 A KR 870004371A KR 1019850007342 A KR1019850007342 A KR 1019850007342A KR 850007342 A KR850007342 A KR 850007342A KR 870004371 A KR870004371 A KR 870004371A
Authority
KR
South Korea
Prior art keywords
gate
ram
output
terminal
rom
Prior art date
Application number
KR1019850007342A
Other languages
English (en)
Inventor
김영삼
Original Assignee
정재은
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정재은, 삼성전자 주식회사 filed Critical 정재은
Priority to KR1019850007342A priority Critical patent/KR870004371A/ko
Publication of KR870004371A publication Critical patent/KR870004371A/ko

Links

Landscapes

  • Microcomputers (AREA)

Abstract

내용 없음

Description

램(RAM)과 롬(ROM)영역의 재배치 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 회로도.
도면의 주요부분에 대한 부호의 설명
A0~A15: 어드레스 버스 AND1~AND8: 앤드게이트 OR1~OR2: 오아게이트 A : 디코더 B : RS형 플립플롭 S1~S4: 칩 선택단자

Claims (1)

  1. 디코더(A)를 이용하여 RAM과 ROM영역을 선택하는 것이 있어서, RAM과 ROM의 위치를 조정할 수 있는 칩선택신호를 변화시킬 수 있도록 디코더(A)의 앤드게이트(AND1) 출력은 앤드게이트(AND5,7)의 일측 입력단에 연결하여, 앤드게이트(AND4) 출력은 앤드게이트(AND5,8)의 일축 입력단에 연결시키는 한편, 마이크로 컴퓨터 시스템을 동작시킬 때 발생하는 리세트 펄스를 RS플립플롭(B)의 리세트 단자(R)에 연결시키고, 세트단자(S)에는 RAM과 ROM영역의 선택신호를 변화시키는 콘트롤 신호를 연결하여 출력(Q)은 앤드 게이트(AND5,8)의 입력단에 연결시키고, 앤드게이트(AND5-6)의 출력은 오마게이트(OR)의 입력단에 각각 연결하여 그 출력을 RAM1의 칩선택단자(S1)에 연결하며, 앤드게이트(AND7,8)의 출력은 오아게이트(OR2)의 입력단에 연결하여 그 출력을 ROM의 칩 선택단자(S4)에 연결시킴을 특징으로 하는 램(RAM)과 롬(ROM)영역의 재배치 방법.
    * 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850007342A 1985-10-05 1985-10-05 램(ram)과 롬(rom)영역의 재배치 방법 KR870004371A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019850007342A KR870004371A (ko) 1985-10-05 1985-10-05 램(ram)과 롬(rom)영역의 재배치 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019850007342A KR870004371A (ko) 1985-10-05 1985-10-05 램(ram)과 롬(rom)영역의 재배치 방법

Publications (1)

Publication Number Publication Date
KR870004371A true KR870004371A (ko) 1987-05-09

Family

ID=69467986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850007342A KR870004371A (ko) 1985-10-05 1985-10-05 램(ram)과 롬(rom)영역의 재배치 방법

Country Status (1)

Country Link
KR (1) KR870004371A (ko)

Similar Documents

Publication Publication Date Title
KR890012385A (ko) 반도체 집적회로
KR860004352A (ko) 입출력처리용 연산장치
KR850002911A (ko) 단일칩 마이크로 컴퓨터
KR870005279A (ko) 제어장치
KR860009445A (ko) d.c.차단 캐패시터 회로 및 직접 변화 수신기
KR850001566A (ko) 마이크로 컴퓨터
KR870006571A (ko) 반도체 기억장치
KR860009424A (ko) 반도체 집적 회로
KR910013975A (ko) 히터제어회로
KR920010533A (ko) 액정 구동 장치
KR870004371A (ko) 램(ram)과 롬(rom)영역의 재배치 방법
KR890010728A (ko) 데이터 전송회로
DE3673942D1 (de) Schaltungsanordnung zur kompensation des temperaturganges von gatterlaufzeiten.
DE69007366D1 (de) Schalttafel vom Leistungsschaltertyp.
DE3584333D1 (de) Integrierte schaltung mit gemeinsamem eingang.
KR920015720A (ko) 가변 지연 회로
KR910010875A (ko) 논리회로
KR900017301A (ko) 레벨 게이트형 아나로그 or회로
JPS56156006A (en) Current miller circuit
KR860007583A (ko) 고정 패턴용 롬 사용방법
KR970055487A (ko) 가변형 슬루율 제어 로직회로
KR910005293A (ko) 양방향성 입출력구조를 가지는 집적소자
KR900016857A (ko) 클리어 블루회로
KR910001354A (ko) 전자식 포탄 시한 신관의 시간세터(setter) 회로(I)
KR900001107A (ko) 인버터의 pwm파형 제어방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination