KR870002519A - 행-대-행 데이타 전송방법 - Google Patents

행-대-행 데이타 전송방법 Download PDF

Info

Publication number
KR870002519A
KR870002519A KR1019860007207A KR860007207A KR870002519A KR 870002519 A KR870002519 A KR 870002519A KR 1019860007207 A KR1019860007207 A KR 1019860007207A KR 860007207 A KR860007207 A KR 860007207A KR 870002519 A KR870002519 A KR 870002519A
Authority
KR
South Korea
Prior art keywords
row
line
data
memory cell
selected row
Prior art date
Application number
KR1019860007207A
Other languages
English (en)
Inventor
알. 애니아리 패트릭
엘. 데이비스 해롤드
Original Assignee
프랑소와 드리에르
톰슨 콤포넌츠-모스테크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프랑소와 드리에르, 톰슨 콤포넌츠-모스테크 코포레이션 filed Critical 프랑소와 드리에르
Publication of KR870002519A publication Critical patent/KR870002519A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Memory System (AREA)

Abstract

내용 없음

Description

행-대-행 데이타 전송방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 양호한 실시예에 따라 행-대-행 데이타 전송이 성취될 메모리 칩의 부분의 개략도.
제2도는 메모리 셀의 한 행의 데이타가 다른 선택된 행과 관련된 메모리 셀에 전송되는 것에 의하여 작동의 순차가 기재된 타이밍 다이어그램.
제3도는 본 발명에서 제안된 데이타 전송을 수행하기 위하여 취해지는 단계의 플로우 챠트.
* 도면의 주요부분에 대한 부호의 설명
15 : 메모리 셀 21,22 : 감지 증폭기

Claims (2)

  1. 각각 평행하며 서로 수직인 헹과 열 라인의 행렬에서 접속된 메모리 셀의 배열을 포함하는 반도체 메모리 소자에서 제1선택된 행에서 제2선택된 행으로 데이타를 전송시키는 방법으로서, 상기 각 열 라인은 감지 증폭기에 관련된 열 라인상에 제1선택된 행의 대응 메모리 셀의 데이타를 효율적으로 증폭하고 랫칭하도록 복수의 감지 증폭기의 하나에 그 단부가 접속되고, 상기 각 메모리 셀은 상기 행 및 열 라인의 단일 조합에 관련되는 데이타 전송방법에 있어서, 가) 선택된 제2행 라인에 관련된 메모리 셀에 전송될 데이타를 포함하는 메모리 셀에 연관된 제1행 라인을 활성화시키는 단계와, 나) 상기 메모리 소자의 감지 증폭기로 각 열 라인상에 상기 제1선택된 제1행 라인의 메모리 셀로부터의 데이타를 랫칭하는 단계와, 다) 상기 제2행 라인에 관련된 메모리 셀에 전송하도록 상기 열 라인으로부터 상기 데이타를 수신하도록 제2선택된 행을 활성화하는 단계를 포함하는 것을 특징으로 하는 랜덤 억세스 메모리의 평행 행-대-행 데이타 전송방법.
  2. 제1항에 있어서, 상기 제1선택된 행 라인이 상기 제2선택된 행 라인이 활성화되기 전에 비활성화되는 것을 특징으로 하는 랜덤 억세스 메모리의 평행-대-행 데이타 전송방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860007207A 1985-08-30 1986-08-29 행-대-행 데이타 전송방법 KR870002519A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US77131785A 1985-08-30 1985-08-30
US771317 1985-08-30

Publications (1)

Publication Number Publication Date
KR870002519A true KR870002519A (ko) 1987-03-31

Family

ID=25091425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860007207A KR870002519A (ko) 1985-08-30 1986-08-29 행-대-행 데이타 전송방법

Country Status (5)

Country Link
EP (1) EP0214050B1 (ko)
JP (1) JPS6284484A (ko)
KR (1) KR870002519A (ko)
AT (1) ATE66314T1 (ko)
DE (1) DE3680843D1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8802125A (nl) * 1988-08-29 1990-03-16 Philips Nv Geintegreerde geheugenschakeling met parallelle en seriele in- en uitgang.
JP2795629B2 (ja) * 1995-10-03 1998-09-10 株式会社ソフィア 遊技機
US5687132A (en) * 1995-10-26 1997-11-11 Cirrus Logic, Inc. Multiple-bank memory architecture and systems and methods using the same
JP3489967B2 (ja) * 1997-06-06 2004-01-26 松下電器産業株式会社 半導体記憶装置及びキャッシュメモリ装置
US7826282B2 (en) 2006-02-21 2010-11-02 Mentor Graphics Corporation Random access memory for use in an emulation environment
US10991418B2 (en) * 2017-03-06 2021-04-27 Zentel Japan Corporation Semiconductor memory device comprising an interface conforming to JEDEC standard and control device therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4193127A (en) * 1979-01-02 1980-03-11 International Business Machines Corporation Simultaneous read/write cell
JPS6030151B2 (ja) * 1979-10-19 1985-07-15 松下電子工業株式会社 固体撮像装置
US4351034A (en) * 1980-10-10 1982-09-21 Inmos Corporation Folded bit line-shared sense amplifiers

Also Published As

Publication number Publication date
DE3680843D1 (de) 1991-09-19
JPS6284484A (ja) 1987-04-17
ATE66314T1 (de) 1991-08-15
EP0214050A2 (en) 1987-03-11
EP0214050B1 (en) 1991-08-14
EP0214050A3 (en) 1988-09-07

Similar Documents

Publication Publication Date Title
KR890010905A (ko) 반도체 기억장치 및 액세스방법
KR920013446A (ko) 블럭라이트 기능을 구비하는 반도체기억장치
DE68928213D1 (de) Inhaltadressierte Speicherzellenanordnung
KR880008333A (ko) 반도체 메모리
KR900005451A (ko) 반도체메모리장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR920001549A (ko) 반도체기억장치 및 그 독출, 기록, 동작방법
KR950015396A (ko) 반도체 불휘발성 기억장치
KR890012312A (ko) 반도체 기억장치
KR910005320A (ko) 용장구성을 갖는 반도체 기억 장치
KR960012007A (ko) 다이나믹형 메모리
KR960006039A (ko) 반도체 기억 장치
KR950006852A (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
KR870011618A (ko) 고속으로 데이타의 소거가 가능한 다이나믹 ram
KR960019297A (ko) 반도체 기억장치
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR930018588A (ko) 불휘발성 반도체 메모리장치
KR870002519A (ko) 행-대-행 데이타 전송방법
KR920020499A (ko) 반도체 기억 장치
KR920006983A (ko) 저잡음 감지 구조를 가진 반도체 메모리 장치
KR870006573A (ko) Cm0s-게이트 배열
TW333645B (en) The semiconductor memory device
KR930024167A (ko) 반도체 메모리
KR900019013A (ko) 파셜 랜덤 액세스 메모리
KR900017171A (ko) 반도체집적회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application