KR870001369B1 - Image signal modulating method and apparatus - Google Patents

Image signal modulating method and apparatus Download PDF

Info

Publication number
KR870001369B1
KR870001369B1 KR1019840007499A KR840007499A KR870001369B1 KR 870001369 B1 KR870001369 B1 KR 870001369B1 KR 1019840007499 A KR1019840007499 A KR 1019840007499A KR 840007499 A KR840007499 A KR 840007499A KR 870001369 B1 KR870001369 B1 KR 870001369B1
Authority
KR
South Korea
Prior art keywords
frame
memory
multiplexer
output
analog
Prior art date
Application number
KR1019840007499A
Other languages
Korean (ko)
Other versions
KR860004541A (en
Inventor
박경희
권호열
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR1019840007499A priority Critical patent/KR870001369B1/en
Publication of KR860004541A publication Critical patent/KR860004541A/en
Application granted granted Critical
Publication of KR870001369B1 publication Critical patent/KR870001369B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

New high density image signal transformation method and its appratus are presented. It is possible to use existing T.V. (30frame/sec 1frame 525 scanning line) without modifying trausmission system, to eliminate flicker phenomena, and to improve the degree of vertical scattering; thus high density image signal transformation is implemented. The necessary parts of this system include; an A/D converter, a synchronous seperator, several multiplexers, a frame memory address counter for data, arithmetic and logic circuits, a clock generator and a control signal generator.

Description

고밀도 영상용 영상신호 변환방법 및 그 장치High density video signal conversion method and device therefor

제1도는 본 발명 장치의 개략 구성도.1 is a schematic configuration diagram of an apparatus of the present invention.

제2(a)도-제2(c)도는 본 발명 방법의 제1실시예의 설명도.2 (a)-(c) are explanatory diagrams of a first embodiment of the method of the present invention.

제3(a)도-제3(c)도른 본 발명 방법의 제2실시예의 설명도.Explanatory drawing of the 2nd Example of the method of this invention also FIG. 3 (a)-3 (c).

본 발명은 종래의 텔레비젼 수상기의 수상시스템에서 영상신호 변환방법과 장치에 관한 것이며, 특히 송신(방송) 시스템의 변경없이 텔레비젼 수상기의 화질을 높일 수 있는 영상신호 변환방법 및 그 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal conversion method and apparatus in a conventional water receiver system of a television receiver, and more particularly, to a video signal conversion method and apparatus for improving the image quality of a television receiver without changing a transmission (broadcasting) system.

종래의 NTSC 방식 텔레비젼의 송수신방식에 있어서는 1초당 송수신 되는 화상의 수는 30개이고 하나의 화상은 525개의 주사선으로 이루어진다.In the conventional NTSC transmission and reception system, the number of images transmitted and received per second is 30, and one image is composed of 525 scanning lines.

그런데 실제로 화면을 보는 시청자는 1초당 30개의 화상(즉 30개의 프레임)에서는 화면의 플리커(Eli-cker) 현상을 인지하게 되는데 특히 화면이 대형일수록 폴리커(Flicker)현상을 심하게 느끼게되어 시청자의 시각을 쉽게 피로시키게 된다.However, the viewer who actually sees the screen perceives the flicker phenomenon of the screen in 30 images per second (that is, 30 frames). Especially, the larger the screen, the more seriously the flicker phenomenon is felt. You get tired easily.

또한 하나의 프레임은 525개의 주사선으로 이루어져 있어 주사선과 주사선 사이의 간격이 넓게 형성되므로 시청자는 좋지 않은 화질의 화면을 감상하게 되므로 시청자의 시각이 쉽게 피로하게 된다.In addition, one frame is composed of 525 scanning lines, so that the interval between the scanning lines and the scanning lines is wide, so that the viewer can easily view a screen of poor quality, which makes the viewer's eyes tired easily.

특히 화면이 커지면 주사선수는 그대로 유지되므로 수직해상도가 나빠져서 더욱 화면의 화질이 나빠지게 된다.In particular, when the screen is larger, the injection player is maintained as it is, so the vertical resolution becomes worse and the screen quality worsens.

본발명에 의하면 종래의 이러한 문제점을 송신(방송) 시스템의 변경없이 텔레비젼 수상 시스템을 변경하면 되는 것이므로 현재 사용되고 있는 수상기(초당 30프레임, 1프레임 525주사선)을 그대로 사용하도록 하여, 새로히 개발된 본 발명의 시스템을 적용한 텔레비젼도 공용할 수 있도록하고 동시에 본 발명 시스템에 의하면 폴리커 현상을 제거하며, 또한 화질을 높일 수 있는 특히 수직해상도를 높일 수 있는 고밀도 영상용 영상신호 변환방법 및 그 장치가 제공된다.According to the present invention, it is necessary to change the television award system without changing the transmission (broadcasting) system. Therefore, the present invention is newly developed by using the currently used receiver (30 frames per second, 1 frame 525 scan lines) as it is. The present invention provides a method and apparatus for converting a video signal for high density video, which can be used for a television with the system of the present invention, and at the same time, to eliminate the phenomenon of polykerage and to increase the vertical resolution. .

첨부된 도면을 참조하면서 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도에서는 본 발명 방법을 실시할 수 있는 장치의 도면으로서 공지의 텔레비젼 수상기 튜너회로(1)의 아날로그 영상신호 출력을 동기분리회로(2)와 아날로그-디지탈 신호 변환기(3)에 연결하고, 아날로그 디지탈 신호 변환기(3)의 출력을 제1멀티플렉서(4)와 산술논리회로(5)에 연결하며, 제1멀티플렉서(4)의 출력은 제1프로엠 메모리(6)와 제2프레임 메모리(7)에 접속하고 제1프레임 메모리(6) 및 제2프레임 메모리(7)의 출력은 제2멀티플렉서(8)를 통하여 제3멀티플렉서(9)와 산술논리회로(5)에 연결하며, 제3멀티플렉서(9)의 출력은 메모리(10, 12)를 통하여 제5멀티플렉서(14)의 제1 및 제3입력에 연결하고 산술논리회로(5)의 출력은 제4멀티플렉서(15)를 통하여 메모리(11, 13)에 연결하며, 메모리(11, 13)의 출력은 제5멀티플렉서(14)의 제2 및 제4입력에 연결하되 제5멀티플렉서(14)의 출력은 디지탈-아날로그 변환기(16)를 통하여 공지의 영상회로부(17)에 연결하고 메모리(6, 7, 10, 11, 12, 13)에는 각각 어드레스 지정 계수기(6', 7', 10', 11', 12', 13')를 연결하여된 것으로서, 여기에서 동기분리기(2)의 출력은 제어신호회로(18)에 인가되어 제어신호회로(18)의 출력으로서 전체 시스템 소자들의 작동시간을 제어하도록 한다.1 is a diagram of an apparatus which can carry out the method of the present invention, which connects an analog video signal output of a known television receiver tuner circuit 1 to a synchronous separation circuit 2 and an analog-to-digital signal converter 3, The output of the analog digital signal converter 3 is connected to the first multiplexer 4 and the arithmetic logic circuit 5, and the output of the first multiplexer 4 is the first program memory 6 and the second frame memory ( 7) and the outputs of the first frame memory 6 and the second frame memory 7 are connected to the third multiplexer 9 and the arithmetic logic circuit 5 through the second multiplexer 8, and the third The output of the multiplexer 9 is connected to the first and third inputs of the fifth multiplexer 14 via memories 10 and 12 and the output of the arithmetic logic circuit 5 is connected to the memory (through the fourth multiplexer 15). 11, 13, and the output of the memory (11, 13) is connected to the second and fourth input of the fifth multiplexer 14, the fifth mul The output of the flexure 14 is connected to a known image circuit section 17 through a digital-to-analog converter 16, and to the memory 6, 7, 10, 11, 12, 13, respectively, an addressing counter 6 ', 7 ', 10', 11 ', 12', 13 '), wherein the output of the synchronous separator 2 is applied to the control signal circuit 18 so as to output the whole as the output of the control signal circuit 18. Allows you to control the operating time of system components.

이러한 장치의 작용은 텔레비젼 신호가 공지의 텔레비젼 튜너회로부(1)에 수신되면 텔레비젼 영상수신호(아날로그 신호)가 동기분리회로(2)와 아날로그-디지탈 변환기(3)에 공급된다.The operation of such a device is that when a television signal is received by a known television tuner circuit section 1, a television video signal (analog signal) is supplied to the synchronous separation circuit 2 and the analog-to-digital converter 3.

아날로그-디지탈 변환기(3)에서의 수신된 아날로그의 영상신호를 디지탈의 영상신호로 바꾼다. 아날로그-디지탈 변환기(3)에서의 첫번째 프레임에 해당되는 디지탈 영상신호출력은 제1멀티플렉서(4)와 산술 논리회로(5)에 동시 공급되고, 제1멀티플렉서(4)에 의하여 제1프레임 메모리(6)에 기억된다.The analog video signal received by the analog-digital converter 3 is converted into a digital video signal. The digital image signal output corresponding to the first frame in the analog-to-digital converter 3 is simultaneously supplied to the first multiplexer 4 and the arithmetic logic circuit 5, and the first frame multiplexer 4 receives the first frame memory ( 6) is remembered.

첫번째 프레임에 해당되는 디지탈 영상신호출력이 제1프레임 메모리(6)에 기억될 때 제2프레임 메모리(7)는 기억된 프레임 해당 디지탈 영상신호를 제2멀티플렉서(8)를 통하여 제3멀티플렉서(9)와 산술논리회로(5)에 공급되게 되는데 첫번째 프레임에 해당되는 디지탈 영상신호출력이 입력될 때에는 제2프레임 메모리(7)내에는 기억된 디지탈 영상신호가 없으므로 제2멀티플렉서(8)에는 신호공급이 없게된다. 따라서 제3멀티플렉서(9)는 메모리(10, 12)에 아무런 신호를 입력하지 못하고 산술논리회로(5)는 첫번째 프레임에 해당되는 디지탈 영상신호를 메모리(11)에 기억시키게 된다.When the digital image signal output corresponding to the first frame is stored in the first frame memory 6, the second frame memory 7 transmits the stored frame corresponding digital image signal through the second multiplexer 8 to the third multiplexer 9 And the digital video signal output corresponding to the first frame, when no digital video signal is stored in the second frame memory 7, the signal is supplied to the second multiplexer 8. There will be no. Accordingly, the third multiplexer 9 does not input any signal to the memories 10 and 12, and the arithmetic logic circuit 5 stores the digital image signal corresponding to the first frame in the memory 11.

다음에 두번째 프레임에 해당되는 디지탈 영상신호출력이 제1멀티플렉서(4)에 의하여 제2프레임 메모리(7)에 기억이 되면 이때에 제1프레임 메모리(6)에 기억되었던 첫번째 프레임에 해당되는 디지탈 영상 신호가 제2멀티플렉서 (8)를 통하여 제3멀티플렉서(9)와 산술논리회로(5)에 동시 인가된다.Next, when the digital video signal output corresponding to the second frame is stored in the second frame memory 7 by the first multiplexer 4, the digital video corresponding to the first frame stored in the first frame memory 6 at this time. The signal is simultaneously applied to the third multiplexer 9 and the arithmetic logic circuit 5 via the second multiplexer 8.

또한 동시에 산술논리회로(5)에는 두번째 프레임에 해당되는 디지탈 영상신호가 아날로그-디지탈 변환기(3)에서 직접 공급되고 있으므로 첫번째 프레임에 해당되는 디지탈 영상신호들은 프레임내의 주사선들끼리 합산되고 반으로 나뉘어서 첫번째와 두번째 프레임 사이에 내삽될 제1내삽프레임의 디지탈 영상신호가 출력된다.At the same time, since the digital video signal corresponding to the second frame is directly supplied from the analog-to-digital converter 3 to the arithmetic logic circuit 5, the digital video signals corresponding to the first frame are summed between the scan lines in the frame and divided in half. The digital video signal of the first interpolation frame to be interpolated between and the second frame is output.

이러한 제1내삽프레임의 디지탈 영상신호는 제4멀티플렉서(15)에 의해 메모리(13)에 기억된다. 또한 제3멀티플렉서(8)의 출력(첫번째 프레임에 해당되는 디지탈 영상신호)은 메모리(12)에 기억된다. 이후에 아날로그-디지탈 변환기(3)에서 세번째 프레임에 해당되는 디지탈 영상신호출력이 발생되면 제1멀티플렉서(4)를 통하여 제1프레임 메모리(6)에 기억됨과 동시에 직접적으로 산술논리회로(5)에 인가된다.The digital video signal of the first interpolation frame is stored in the memory 13 by the fourth multiplexer 15. The output of the third multiplexer 8 (digital video signal corresponding to the first frame) is also stored in the memory 12. After that, when the digital video signal output corresponding to the third frame is generated by the analog-to-digital converter 3, the digital-to-analog circuit 5 directly stores the digital video signal in the first frame memory 6 through the first multiplexer 4. Is approved.

제1프레임 메모리(6)에 세번째 프레임에 해당되는 디지탈 영상신호가 기억됨과 동시에 제2프레임 메모리(7)에 기억되었던 두번째 프레임에 해당되는 디지탈 영상신호가 제2멀티 플랙서(8)를 통하여 산술논리회로(5)와 제3멀티플랙서(9)에 인가된다. 이때에는 산술논리회로(5)에 두번째 프레임에 해당되는 디지탈 영상신호와 세번째 프레임에 해당되는 디지탈 영상신호가 인가되어 합산되고 반으로 나뉘어서 두번째와 세번째 프레임 사이에 내삽될 제2내삽 프레임의 디지탈 영상신호가 출력된다.The digital video signal corresponding to the third frame is stored in the first frame memory 6, and the digital video signal corresponding to the second frame stored in the second frame memory 7 is arithmetic through the second multi-plexer 8. The logic circuit 5 and the third multiplexer 9 are applied. At this time, the digital video signal corresponding to the second frame and the digital video signal corresponding to the third frame are applied to the arithmetic logic circuit 5, summed and divided in half, and the digital video signal of the second interpolation frame to be interpolated between the second and third frames. Is output.

이러한 제2내삽 프레임의 디지탈 영상신호는 제4멀티 플랙서(15)에 의해 메모리(11)에 기억된다. 또한 제3멀티플랙서(9)에 인가된 두번째 프레임에 해당되는 디지탈 영상신호는 메모리(10)에 기억된다. 이때에는 메모리(10-13)에 기억된 내용은 다음과 같다.The digital video signal of the second interpolation frame is stored in the memory 11 by the fourth multiplexer 15. In addition, the digital video signal corresponding to the second frame applied to the third multiplexer 9 is stored in the memory 10. At this time, the contents stored in the memory 10-13 are as follows.

Figure kpo00001
Figure kpo00001

띠라서 메모리(10, 11)에 정보가 기억됨과 동시에 메모리(12, 13)의 기억내용을 제5멀티플랙서(14)가 기존하는 프레임 속도의 2배의 속도로 순차적으로 해독하여 디지탈-아날로그 변환기(16)에 해독 디지탈 신호를 공급하면 아날로그 신호로 바뀌어서 공지의 영상회로부(17)에 공급되는 것이다.Therefore, the information is stored in the memories 10 and 11, and the contents of the memories 12 and 13 are sequentially decoded by the fifth multiplexer 14 at twice the existing frame rate and then digital-analog. When the deciphering digital signal is supplied to the converter 16, it is converted into an analog signal and supplied to the known video circuit unit 17.

다음에 아날로그 디지탈 변환기(3)에서 발생되는 네번째 프레임에 해당되는 디지탈 영상신호가 발생되면 위와 같은 과정을 반복하여 메모리(12, 13)에는 세번째 프레임에 해당되는 디지탈 영상신호가 제3내삽프레임의 디지탈 영상신호가 기억됨과 동시에 메모리(10, 11)에 기억되었던 두번째 프레임에 해당되는 디지탈 영상신호가 제2내삽 프레임의 디지탈 영상신호가 제5멀티플랙서(14)에 의하여 해독되어서 디지탈 아날로그 변환기(16)를 통하여 공지의 영상 회로부(17)에 공급되는 것이다.Next, when a digital video signal corresponding to the fourth frame generated by the analog digital converter 3 is generated, the above process is repeated, and the digital video signal corresponding to the third frame is stored in the memory 12 and 13 in the digital interpolation frame. At the same time as the video signal is stored, the digital video signal corresponding to the second frame stored in the memories 10 and 11 is decoded by the fifth multiplexer 14 so that the digital video signal of the second interpolation frame is decoded. It is supplied to the known image circuit unit 17 through).

이렇게하면 폴리커 현상이 없는 영상을 텔레비젼 수상기에 상영할 수 있는 것이다.In this way, a video without the polyker phenomenon can be displayed on a television set.

또한 제2(a)도-제2(c)도를 참조하여 폴리커 현상을 없애기 위한 본 발명방법을 설명하자면, 텔레비젼 튜너회로부(1)의 검파된 영상신호를 입력하여 아날로그-디지탈 신호 변환부(3)에서 디지탈 신호로 변환한다음, 제1멀티플랙서(4)에서 기수 프레임에서는 제1프레임 메모리(6)에 우수프레임에서는 제2프레임 메모리(7)에 아날로그-디지탈 신호 변환부(3)의 출력을 저장하고 동시에 기수프레임에서는 제2프레임 메모리(7)의 내용을 우수 프레임에서는 제1프레임 메모리(6)의 내용을 제2멀티플랙서(8)에서 선택하여 아날로그-디지탈 신호 변환부(2)의 출력과 함께 연산하여 제4멀티 플랙서(15)에서 기수 프레임일 때에는 메모리(11)에 우수프레임일 때에는 메모리(13)에, 저장하도록 하며, 또한 제3멀티 플랙서(9)에서 기수프레임일 때에는 메모리(10)에, 우수 프레임일때에는 메모리 (12)에 제2멀티 플렉서(8)의 결과를 저장함으로서 제5멀티 플렉서(14)에서 기수 프레임일때에는 메모리(12)와 메모리(13)의 내용을, 우수 프레임에서는 메모리(10)와 메모리(11)의 내용을 순차적으로 읽어내어 디지탈-아날로그 신호 변환부(16)에서 프레임수가 2배로 아날로그 영상신호를 발생하는 방법이다.In addition, referring to FIGS. 2 (a) and 2 (c), the present invention for eliminating the polyker phenomenon is described. The analog-digital signal converter is provided by inputting the detected video signal of the TV tuner circuit 1. The digital-to-digital signal converter 3 converts the digital signal into the digital signal in (3), and then converts the digital signal into the first frame memory 6 in the odd frame and the second frame memory 7 in the even frame in the first multiplexer 4. And the analog-digital signal converter by selecting the content of the second frame memory 7 in the odd frame and the content of the first frame memory 6 in the even frame in the second frame. The fourth multiplexer 15 stores the memory 11 in the odd numbered frame and the memory 13 in the even numbered frame in the fourth multiplexer 15. Is the odd frame in memory 10 By storing the result of the second multiplexer 8 in the memory 12, the contents of the memory 12 and the memory 13 are stored in the fifth multiplexer 14 when the odd frame is used. 10) and the contents of the memory 11 are sequentially read, and the digital-to-analog signal converter 16 generates an analog video signal with twice the number of frames.

이러한 방법의 작동을 프레임 신호를 기수와 우수로 나누어서 상세히 설명하면 다음과 같다.The operation of this method is described in detail by dividing the frame signal into odd and even numbers.

(1) 기수 프레임의 경우(1) in the case of radix frames

텔레비젼 수상기의 튜너회로부(1)에서 검파된 영상신호가 아날로그-디지탈 신호 변환부(3)에서 표본화 주파수(f1: 제2(c) A참조)에 의하여 K-비트의 디지탈 신호로 바뀐 후 제1멀티플랙서(4)를 거쳐 제1프레임 메모리(6)에 기억된다.After the video signal detected by the tuner circuit part 1 of the television receiver is converted into a K-bit digital signal by the sampling frequency (f 1 : 2 (c) A) in the analog-digital signal converter 3, It is stored in the first frame memory 6 via one multiplexer 4.

제2프레임 메모리(7)에는 우수 프레임 일때의 프레임의 영상신호가 이미 기억되어 있으며, 이 신호는 제2멀티플랙서(8)를 통하여 산술논리회로부(5)에 인가되어 아날로그 -디지탈 신호 변환부(3)의 출력과 함께 내삽(interpotation)된 후 그 결과가 제4멀티 플랙서(15)에 인가된다.In the second frame memory 7, the video signal of the frame at the even-numbered frame is already stored, and this signal is applied to the arithmetic logic circuit 5 through the second multiplexer 8 to convert the analog-digital signal converter. After interpolation with the output of (3), the result is applied to the fourth multi-plexer 15.

제4멀티 플렉서(15)는 산술논리회로(5)의 결과를 메모리(11)에 재장하며, 제3멀티 플렉서(9)는 제2프레임 메모리(7)의 내용을 메모리(10)에 저장한다. 제5멀티 플렉서(14)는 메모리(12)와 메모리(13)의 내용을 주파수(f2: 제2(c)도 J참조)의 콜럭을 이용하여 순차적으로 선택하며, 디지탈-아날로그 신호 변환부(16)에서는 선택된 메모리의 내용을 아날로그인 출력영상신호로 변환시킨다.The fourth multiplexer 15 stores the result of the arithmetic logic circuit 5 in the memory 11, and the third multiplexer 9 stores the contents of the second frame memory 7 in the memory 10. Save it. The fifth multiplexer 14 sequentially selects the contents of the memory 12 and the memory 13 by using a block of frequency (f 2 : see also the second (c) J), and converts the digital-analog signal. The unit 16 converts the contents of the selected memory into an analog output video signal.

(2) 우수 프레임의 경우(2) In case of storm frame

텔레비젼 수상기의 튜너 회로부(1)에서 검파된 영상신호가 아날로그-디지탈 신호변환부(3)에서 표본화 주파수(f1)에 의하여 디지탈 신호로 바뀐 후 제1멀티 플렉서(4)를 거쳐 제2프레임 메모리(7)에 저장 된다. 제1프레임 메모리(6)에는 기수 프레임에서 프레임의 영상신호가 이미 기억되어 있으며, 이 신호는 제2멀티 플렉서(8)를 통하여 산술논리회로부(5)에 인가되어 아날로그-디지탈 신호변환부(3)의 출력과 함께 내삽되어 그 결과가 제4멀티 플렉서(15)로 들어간다.The video signal detected by the tuner circuit part 1 of the television receiver is converted into the digital signal by the sampling frequency f 1 in the analog-digital signal converter 3 and then passed through the first multiplexer 4 to the second frame. It is stored in the memory (7). In the first frame memory 6, the video signal of the frame in the odd frame is already stored, and this signal is applied to the arithmetic logic circuit 5 through the second multiplexer 8 to convert the analog-digital signal converter ( It is interpolated with the output of 3) and the result enters the fourth multiplexer 15.

제4멀티 플렉서(15)는 메모리(13)에 산술논리회로(5)의 결과를 재장한다. 이화 동시에 제3멀티 플렉서(9)는 제1프레임 메모리(6)의 내용을 메모리(12)에 저장한다.The fourth multiplexer 15 reloads the result of the arithmetic logic circuit 5 in the memory 13. At the same time, the third multiplexer 9 stores the contents of the first frame memory 6 in the memory 12.

제5멀티 플렉서(14)는 메모리(10)와 메모리(11)의 내용을 주파수(f2)의 콜럭을 이용하여 순차적으로 선택하며, 디지탈-아날로그 신호변환부(16)에서는 선택된 메모리의 내용을 아날로그인 츨력영상신호로 변환시킨다.The fifth multiplexer 14 sequentially selects the contents of the memory 10 and the memory 11 by using a block of frequency f 2 , and the contents of the memory selected by the digital-analog signal converter 16. Is converted into an analog output video signal.

이렇게하면 제2(a)도 a에서 도시된 바와같은 프레임(F1~F3)이 제2(a)도 b에서와 같이 프레임수가 2배로 많아지게 되어 (F1, F1', F2, F2', F3, F3') 플리커 현성이 없어지는 것이다. 이러한 작동은 제2(b)도에서 도시된 바와 같이 시간관계로서 이루어진다.In this way, the frames F 1 to F 3 as shown in FIG. 2 (a) are doubled as the frames F 1 to F 3 as in FIG. 2 (a) (F 1 , F 1 ', F 2). , F 2 ', F 3 , F 3 ') Flicker is lost. This operation is performed as a time relationship as shown in FIG. 2 (b).

제3(a)도-제3(c)도를 참조하면서 수직해상도를 높이기 위한 본 발명의 방법을 설명하면 다음과 같다.The method of the present invention for increasing the vertical resolution with reference to FIGS. 3 (a)-3 (c) is as follows.

텔레비젼 튜너회로부의 검파된 영상신호를 입력하여 아날로그-디지탈 신호변환부(3)에서 디지탈 신호로 변환한다음 제1멀티 플렉서(4)에서 기수프레임에서는 제1프레임 메모리(6)에, 우수 프레임에서는 제2프레임 메모리(7)에 아날로그-디지탈 신호 변환부(3)의 출력을 저장하고, 동시에 기수 프레임에서는 제2프레임 메모리(7)의 내용을, 우수 프레임에서는 제1프레임 메모리(6)의 내용을 제2멀티 플렉서(8)에서 선택하여 아날로그-디지탈 신호 변환부(3)의 출력과 함께 연산하여 제4멀티플렉서(15)에서 기수 주사선 일 때는 메모리(11)에, 우수 주사선일 때는 메모리(13)에 저장하도록 하며, 또한 제3멀티 플렉서(9)에서 기수 주사선 일때는, 메모리(10)에 우수 주사선일 때는 메모리(12)에 제2멀티 플렉서(7)의 결과를 저장함으로써 제5멀티 플렉서(14)에서 기수 주사선일 때는 메모리(12)와 메모리(13)의 내용을, 우수 주사선 일때는 메모리(10)와 메모리(11)의 내용을 순차적으로 읽어내어 디지탈-아날로그 신호 변환부 주사선수가 2배로 된 아날로그 영상신호를 유출하는 방법이다. 이러한 방법을 프레임의 기수와 우수에 따라서 자세히 설명하면 다음과 같다.The detected video signal of the TV tuner circuit unit is inputted and converted into a digital signal by the analog-to-digital signal converter 3, and then the odd-numbered frame is input to the first frame memory 6 and the even-numbered frame by the first multiplexer 4. Stores the output of the analog-to-digital signal converter 3 in the second frame memory 7, simultaneously stores the contents of the second frame memory 7 in the odd frame and the first frame memory 6 in the even frame. The content is selected by the second multiplexer 8 and computed together with the output of the analog-digital signal converter 3 so that the memory of the fourth multiplexer 15 is the memory 11 for the odd scan line and the memory for the even scan line. And stores the result of the second multiplexer 7 in the memory 12 when the even multiple scan line is the odd scan line in the third multiplexer 9. Radix scan in the fifth multiplexer 14 Is the memory 12, the contents of the memory 13, and the contents of the memory 10 and the memory 11 are sequentially read. How to spill it. This method is described in detail according to the odd and excellent frame.

(1)기수 프레임의 경우(1) In the case of radix frames

텔레비젼 수상기의 튜너 회로부(1)에서 검파된 영상신호가 아날로그 -디지탈 신호 변환부(3)에서 표본화 주파수(f1: 제3(c)도 A참조)에 의하여 K-비트의 디지탈 신호로 바뀐후 제1먹티 플렉서(4)를 거쳐 제1프레임 메모리(6)에 저장된다.After the video signal detected by the tuner circuit section 1 of the television receiver is converted into a K-bit digital signal by the sampling frequency (f 1 : 3 (c) in Fig. A) in the analog-digital signal conversion section 3, The first frame memory 6 is stored in the first frame memory 6 via the first muffler flexure 4.

제2프레임 메모리(7)에는 우수 프레임 일때의 제1프레임의 영상신호가 이미 기억되어 있으며, 이 신호는 제2멀티 플렉서(8)를 통하여 산술논리회로부(5)에 들어가 아날로그-디지탈 신호 변환부(3)의 출력과 함께 내삽(interpolation)되어 그 결과가 제4멀티 플렉서(15)로 들어간다.The second frame memory 7 already stores the video signal of the first frame in the even frame, which enters the arithmetic logic circuit 5 through the second multiplexer 8 and converts the analog-digital signal. Interpolated with the output of the part 3, the result enters the 4th multiplexer 15. As shown in FIG.

제4멀티 플렉서(15)는 산술논리회로(5)의 결과를 짝수 주사선일 경우에는 메모리(11)에, 우수 주사선일 경우에는 메모리(13)에, 우수주사선일 경우에는 메모리(12)에 저장한다.The fourth multiplexer 15 outputs the result of the arithmetic logic circuit 5 to the memory 11 for even scan lines, to the memory 13 for even scan lines, and to the memory 12 for even scan lines. Save it.

제5멀티 플렉서(14)는 기수 주사선일 경우에는 메모리(12)나 메모리(13)의 내용을, 우수 주사선일 경우에는 메모리(10)와 메모리(11)의 내용을 주파수(f2: 제3(c)도 J참조)의 콜럭을 사용하여 순차적으로 선택하며, 디지탈-아날로그 신호 변환부(16)에서는 선택된 메모리의 내용을 아날로그 출력영상신호로 변환시킨다.A fifth multiplexer (14) when the rider scanning line in the case where the contents of memory 12 or memory 13, best scan line, the frequency the content of the memory 10 and the memory (11) (f 2: the 3 (c) is also sequentially selected using a block of J), and the digital-analog signal converter 16 converts the contents of the selected memory into an analog output video signal.

(2) 우수프레임의 경우(2) In case of storm frame

텔레비전 수상기의 튜너 회로부(1)에 검파된 영상신호가 아날로그-디지탈신호 변환부(3)에서 디지탈신호로 바뀐후 제1멀티 플렉서(4)를 거쳐 제2플레임 메모리(7)에 기억된다.The video signal detected by the tuner circuit section 1 of the television receiver is converted into a digital signal by the analog-digital signal converter 3 and then stored in the second flame memory 7 via the first multiplexer 4.

제1프레임 메모리(6)에는 기수 프레임에서 프레임의 영상신호가 이미 기억되어 있으며, 이 신호는 제2멀티 플렉서(8)를 통하여 산술논리회로부(5)에 들어가 아날로그-디지탈 신호 변환부(3)의 출력과 함께 내삽되어 그 결과가 제4멀티 플렉서(15)로 들어간다.In the first frame memory 6, the video signal of the frame in the odd frame is already stored, and this signal enters the arithmetic logic circuit 5 through the second multiplexer 8 and the analog-digital signal converter 3 The interpolation with the output of) results in the fourth multiplexer 15.

제4멀티 플렉서(15)는 산술논리회로(5)의 결과를 기수 메모리(13)에 기억시킨다.The fourth multiplexer 15 stores the result of the arithmetic logic circuit 5 in the radix memory 13.

이와 동시에 제3멀티 플렉서(9)는 제1프레임 메모리(6)의 내용을 기수 주사선일 경우에는 메모리(10)에 우수 주사선일 경우에는 메모리(12)에 기억시킨다.At the same time, the third multiplexer 9 stores the contents of the first frame memory 6 in the memory 10 in the case of the even scan line and in the memory 12 in the case of the even scan line.

제5멀티 플렉서(14)는 기수 주사선일 경우에는 메모리(12)와 메모리(13)의 내용을 우수 주사선일 경우에는 메모리(10)와 메모리(11)의 내용을 순차적으로 선택하며, 디지탈-아날로그 신호 변환부(16)에서는 선택된 메모리의 내용을 아날로그인 출력영상 신호로 변환시켰다. 이렇게하면 제3(a)도에서 도시된 바와 같이 주사선(l1~l525)의 수가 2배로 많아지게 되어 (l1, l1', l2, l2', ……l524', l525)수직 해상도가 개량되는 것이다.The fifth multiplexer 14 sequentially selects the contents of the memory 12 and the memory 13 in the case of the odd scan line and the contents of the memory 10 and the memory 11 in the case of the even scan line. The analog signal converter 16 converts the contents of the selected memory into an analog output video signal. This doubles the number of scanning lines l 1 to l 525 as shown in FIG. 3 (a) (l 1 , l 1 ', l 2 , l 2 ', …… l 524 ', l 525 ) the vertical resolution is improved.

이러한 작용은 제3(b)도에서 도시된 바와같은 시간관계로서 이루어진다.This action takes place as a time relationship as shown in Fig. 3 (b).

이상에서 설명된 바와같이, 본 발명에 의하면, 송신(방송)측의 설비의 변경없이 텔레비젼 수상기의 내부 회로에서 영상수신부의 처리만을 변경하면 종래의 플리커 현상을 방지할 수 있고 한편으로는 수직해상도를 높일 수 있어 텔레비젼 수상기의 화면 크기를 크게할 수 있고 또 텔레비젼수상기를 시청할 때 시청자의 피로감을 덜 수 있는 것이다.As described above, according to the present invention, if only the processing of the image receiver in the internal circuit of the television receiver is changed without changing the equipment of the transmission (broadcasting) side, the conventional flicker phenomenon can be prevented and the vertical resolution can be improved. It can increase the screen size of the television set and reduce the fatigue of the viewer when watching the television set.

Claims (2)

공지의 텔레비젼 수상기 튜너회로의 아날로그 영상신호 출력을 동기분리회로와 아날로그-디지탈 신호변환기에 연결하고, 아날로그 디지탈 신호 변환기의 출력을 메모리 및 산술논리 회로에 인가하도록하여 멀티플렉서로 독출하는 고밀도 영상용 영상 신호 변환장치에 있어서 아날로그디지탈 신호 변환기(3)의 출력을 제1멀티플렉서(4)와 산술논리회로(5)에 연결하며, 제1멀티플렉서(4)의 출력은 입력프레임 순으로 기억되도록 제1프레임 메모리(6)와 제2프레임 메모리(7)에 접속하고 제1프레임 메모리(6)및 제2프레임 메모리의 출력은 제2멀티플렉서(8)를 통하여 제3멀티플렉서(9)와 산술논리회로(5)에 연결하여 산술논리회로에서 프레임들 사이에 내삽될 내삽프레임을 산출하도록 하여 제3멀티플렉서(9)의 출력은 메모리(10, 12)를 통하여 제5멀티플렉서(14)의 제1 및 제3입력에 연결하고 산술논리회로(5)의 출력을 제4 멀티플렉서(15)를 통하여 메모리(11, 13)에 연결하며, 메모리(11, 13)의 출력은 제5멀티플렉서(14)의 제2 및 제4입력에 연결하되 제5멀티플렉서(14)의 출력은 디지탈-아날로그변환기(16)를 통하여 공지의 영상 회로부(17)에 연결하고, 메모리(6, 7, 10, 11, 13)에는 각각 어드레스 지정계수기(6', 7', 10', 11', 12', 13')를 연결하여된 것으로서, 여기에서 동기 분리기(2)의 출력은 제어신호회로(18)에 인가되어 제어신호회로(18)의 출력으로서 전체시스템 소자들의 작동시간을 제어하도록한 고밀도 영상용 영상신호변환장치.High-density video images read out by a multiplexer by connecting the analog video signal output of a known television receiver tuner circuit to a synchronous separation circuit and an analog-digital signal converter, and applying the output of the analog digital signal converter to a memory and an arithmetic logic circuit. In the signal converter, the output of the analog digital signal converter 3 is connected to the first multiplexer 4 and the arithmetic logic circuit 5, and the output of the first multiplexer 4 is stored in the order of the input frames so as to store the first frame. Connected to the memory 6 and the second frame memory 7, and outputs of the first frame memory 6 and the second frame memory are connected to the third multiplexer 9 and the arithmetic logic circuit 5 through the second multiplexer 8. ), And the arithmetic logic circuit calculates an interpolated frame to be interpolated between the frames so that the output of the third multiplexer 9 is connected to the fifth multiplexer 14 through the memories 10 and 12. A first and a third input and an output of the arithmetic logic circuit 5 to a memory 11, 13 through a fourth multiplexer 15, the output of the memory 11, 13 being a fifth multiplexer 14 Are connected to the second and fourth inputs of the circuit, but the output of the fifth multiplexer 14 is connected to a known image circuit unit 17 through a digital-to-analog converter 16, and the memory 6, 7, 10, 11, 13 ) Is connected to addressing counters 6 ', 7', 10 ', 11', 12 ', 13', where the output of the synchronous separator 2 is applied to the control signal circuit 18 An apparatus for converting high-density video signals as an output of the control signal circuit 18 to control the operating time of the entire system elements. 공지의 텔레비젼 튜너회로부(1)의 검파된 아날로그 영상신호을 아날로그 디지탈 신호 변환부(3)로서 디지탈 신호를 변환한다음, 2배의 디지탈신호를 인출하기 위한 영상신호 변환 방법에 있어서, 제1멀티플렉서(4)로서 기수 프레임에서는 제1프레임 메모리(6)에 우수프레임에서는 제2프레임 메모리(7)에 아날로그-디지탈 신호 변환부(3)의 출력을 기억시키고 동시에 기수 프레임에서는 제2프레임 메모리(7)의 내용을, 우수프레임에서는 제1프레임 메모리(6)의 내용을 제2멀티 플렉서(8)로서 선택하여 아날로그-디지탈 신호 변환부(2)의 출력과 함께 연산하여 내삽프 레임 신호를 형성하여 제4멀티플렉서(15)로서 기수프레임 일때에는 메모리(11)에, 우수 프레임일 때에는 메모리(13)에 기억시키도록 하여, 연산된 내삽 프레임신호가 메모리에 기억된 후 제5멀티플렉서(14)로서 순차적으로 읽어내어 프레임 수가 2배로 된 아날로그 영상신호를 얻어내는 고밀도 영상용 영상신호 변환방법.In the video signal conversion method for converting a digital signal from the detected analog video signal of the known TV tuner circuit section 1 into the analog digital signal conversion section 3, and extracting a double digital signal, the first multiplexer ( 4) In the odd frame, the output of the analog-to-digital signal converter 3 is stored in the first frame memory 6 in the even frame and in the second frame memory 7 in the even frame, and simultaneously in the second frame memory 7 in the odd frame. In the even frame, the content of the first frame memory 6 is selected as the second multiplexer 8 to be calculated together with the output of the analog-to-digital signal converter 2 to form an interpolated frame signal. The fourth multiplexer 15 stores the memory 11 in the odd frame and the memory 13 in the even frame so that the calculated interpolation frame signal is stored in the memory and then the fifth multiplexer. Stand 14, a high-density image conversion method for video signal that takes an analog image signal read out sequentially frame number doubled as.
KR1019840007499A 1984-11-29 1984-11-29 Image signal modulating method and apparatus KR870001369B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019840007499A KR870001369B1 (en) 1984-11-29 1984-11-29 Image signal modulating method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019840007499A KR870001369B1 (en) 1984-11-29 1984-11-29 Image signal modulating method and apparatus

Publications (2)

Publication Number Publication Date
KR860004541A KR860004541A (en) 1986-06-23
KR870001369B1 true KR870001369B1 (en) 1987-07-20

Family

ID=19236404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840007499A KR870001369B1 (en) 1984-11-29 1984-11-29 Image signal modulating method and apparatus

Country Status (1)

Country Link
KR (1) KR870001369B1 (en)

Also Published As

Publication number Publication date
KR860004541A (en) 1986-06-23

Similar Documents

Publication Publication Date Title
KR960002500B1 (en) Display apparatus
EP0463719B1 (en) Multiple video preview
US4733300A (en) Contour signal correction circuit for television receiver
US4517597A (en) Method and apparatus for encoding and decoding video
JPH04501346A (en) Method and apparatus for improving vertical clarity of television signals by scan conversion
US6151079A (en) Image display apparatus having a circuit for magnifying and processing a picture image in accordance with the type of image signal
JPH04222188A (en) High resolution receiver using motion compensation predicting error signal and method of generating video transmission signal
KR940005134A (en) Picture and Picture Method and Apparatus for High Definition Television
JP3172169B2 (en) A device for converting motion information into a motion information signal
KR100332329B1 (en) Image signal converting apparatus
KR870001369B1 (en) Image signal modulating method and apparatus
US4943856A (en) Method and apparatus for introducing a pan and scan feature to high definition television systems
JPS60256286A (en) Transmission system of television signal
KR870000175B1 (en) Video signal modulating apparatus
EP0515180B1 (en) Digital component video signal processor for two data rates
KR100378788B1 (en) Circuit for processing multiple standard two video signals
KR100348444B1 (en) Television standard signal converter
KR100323661B1 (en) How to change the scan player and frame rate of the video signal
JP3007634B2 (en) Teletext receiver
KR950009456B1 (en) Nisc/hdtv signal converting circuit
KR960012484B1 (en) Aspect ratio conversion apparatus
EP0343732A2 (en) Method and apparatus for introducing a pan and scan feature to high definition television systems
JPS60119184A (en) Television video signal processor
KR0147152B1 (en) Multi-picture division and still picture embodiment method by using the memory address
KR970057714A (en) TV splitter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
O035 Opposition [patent]: request for opposition
O035 Opposition [patent]: request for opposition
O122 Withdrawal of opposition [patent]
E701 Decision to grant or registration of patent right
O073 Decision to grant registration after opposition [patent]: decision to grant registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19941227

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee