KR860001342B1

KR860001342B1 - Pulse nosie reduction device

Info

Publication number: KR860001342B1
Application number: KR1019830003356A
Authority: KR
Inventors: 유끼노부 이시가끼
Original assignee: 니뽕빅터 가부시끼 가이샤나이
Priority date: 1982-07-21
Filing date: 1983-07-21
Publication date: 1986-09-15
Also published as: KR840005620A

Abstract

A circuit has a timing circuit for generating a sampling pulse in response to an impulse noise introduced in the analog signal. A holding circuit passes the analog signal in the absence of a sampling pulse and holds it in the presence of a pulse to derive a modified analog signal. A differentiator generates a signal representative of the time-varying rate of the analog signal. A sampling circuit samples the rate representative signal in response to the occurrence of a sampling pulse and holds the sampled signal for the duration of the pulse to generate a rectangular pulse.

Description

Pulse noise reduction device

제1도는 본 발명의 펄스성 잡음의 저감장치의 제1실시예의 블럭도.1 is a block diagram of a first embodiment of a device for reducing pulsed noise of the present invention.

제2도는 제1도의 동작 설명을 위한 파형도.2 is a waveform diagram for explaining the operation of FIG.

제3도는 가변 적분 시정수의 적분 회로의 일예의 구성도.3 is a configuration diagram of an example of an integrated circuit of a variable integral time constant.

제4a도, 제4b도는 각각 본 발명의 제2실시예의 블럭도 및 그 동작 설명을 위한 파형도.4A and 4B are each a block diagram of a second embodiment of the present invention and waveform diagrams for explaining the operation thereof.

제5a도, 제5b도는 각각 본 발명의 제3실시예의 블럭도 및 그 동작 설명을 위한 파형도.5A and 5B are each a block diagram of a third embodiment of the present invention and waveform diagrams for explaining the operation thereof.

제6a도, 제6b도 및 제6c도는 각각 본 발명의 제4실시예의 블럭도, 동작 설명도 및 가변적분 시정수의 적분 회로예.6A, 6B, and 6C are block diagrams, operation explanatory diagrams, and an integral circuit example of variable integral time constants of the fourth embodiment of the present invention, respectively.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 입력단자 2 : 지연회로1: input terminal 2: delay circuit

CSG : 제어신호 발생회로 3 : 펄스성 잡음 검출회로CSG: Control signal generator 3: Pulsed noise detection circuit

4 : 펄스정형회로 5, 7 : 제1, 제2의 샘플홀드회로4 pulse shaping circuit 5, 7 first and second sample and hold circuit

6 : 미분회로 8 : 게이트회로6: differential circuit 8: gate circuit

9 : 가변적분 시정수의 적분회로 10 : 가산회로9: Integrating Circuit of Variable Integral Time Constant 10: Addition Circuit

11 : 출력단자 12 : 신호 레벨 제한회로11: output terminal 12: signal level limit circuit

본 발명은 오디오기기, 라디오 수신기, 텔레비젼 수상기, 비데오 디스크 플레이어 등에 있어서의 오디오신호계로 외부에서 혼입한 펄스성 잡음이 청감적으로 양호하게 저감되어질 수 있도록 한 펄스성 잡음의 저감장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a device for reducing pulsed noise so that the pulsed noise mixed from the outside into an audio signal system in an audio device, a radio receiver, a television receiver, a video disc player, etc. can be reduced audibly and satisfactorily.

오디오 신호계를 지닌 전기기기 혹은 전자기기 등의 각종 기기의 오디오 신호계에 대하여 펄스성의 잡음, 예컨대 자동화의 점화장치, 잡음 혹은 다른 전기기에서 발생된 펄스성의 잡음이 혼입되면 오디오 신호의 품질이 열화되고 마는 것은 주지하는 바와 같다.When the pulsed noise, such as automated ignition, noise, or pulsed noise generated by other electric devices, is mixed with an audio signal system of various devices such as an electric device or an electronic device having an audio signal system, the quality of the audio signal is deteriorated. As is well known.

그리고 종래, 상기한 펄스성 잡음의 혼입에 의하여 일어나는 오디오 신호의 품질이 열화를 저감시키는 수단으로서는 (가) 펄스성 잡음이 발생하고 있는 기간에 있어서의 신호 전송계의 이득을 저하시키거나, 혹은 신호 전송계를 차단(이득이 제로까지 저하시키는 스켈치회로의 채용)하여 펄스성 잡음의 저감을 꾀하고저 하는 방법, (나) 펄스성 잡음의 기간에 있어서 신호의 신호레벨을, 펄스성 잡음 기간의 직전의 신호 레벨로 유지하여 펄스성 잡음의 저감을 꾀하고저 하는 방법 등이 가장 일반적인 잡음의 저감 수단으로서 실용되어 왔으나, 이들의 (가), (나)의 수단으로는 펄스성 잡음의 기간 중에 신호의 결락이라고 하는 결점이 있고, 또 상기한 (가), (나)의 수단을 적용하여도 잡음의 저감 효과가 충분히 얻어지지 않는다는 것이 문제로 되어 있었다.As a means for reducing degradation in the quality of an audio signal caused by the incorporation of the above-mentioned pulsed noise conventionally, (a) to lower the gain of the signal transmission system in a period in which the pulsed noise occurs or the signal A method of blocking the transmission system (using a squelch circuit that reduces the gain to zero) to reduce the pulse noise. (B) The signal level of the signal in the period of the pulse noise is determined by the pulse noise period. The method of reducing the pulsed noise by maintaining the previous signal level has been practically used as a means for reducing the most common noises. The problem is that there is a drawback of signal loss and that the noise reduction effect is not sufficiently obtained even when the above-mentioned means (a) and (b) are applied.

그런데 잡음의 기간에 발생하는 신호의 결락을 보간하는 데에 아나로그 신호를 디지탈 신호로 변환한 후에 신호의 결락 부분과 대응하는 보정신호를, 선형 예측법의 적용에 의하여 만들고 그 보정 신호에 의하여 잡음 기간의 신호의 보간을 행하도록 하는 것도 일부의 디지탈기기 등에서 채용되고는 있으나, 그 실시에 있어서는 복잡하고 고가인 회로의 사용이 필요하게 되므로 이와 같은 해결 수단은 일반적인 오디오기기에는 응용되고 있지 않다.However, after converting an analog signal into a digital signal in order to interpolate the missing signal occurring in the period of noise, a correction signal corresponding to the missing portion of the signal is produced by applying the linear prediction method, and the noise is generated by the correction signal. Interpolation of a signal of a period has been employed in some digital devices. However, such a solution is not applied to a general audio device because implementation thereof requires the use of complicated and expensive circuits.

상기한 바와 같이 신호 중에 혼입하고 있는 펄스성 잡음의 저감을 행한 경우에 펄스성 잡음의 존재기간과 대응하여 신호의 결락이 발생하게 되면 펄스성 잡음의 저감에 의하여도 양호한 품질의 오디오 신호가 얻어지지 않는다는 것이 문제가 되는 것이며 또 상기한 문제점의 해결을 위한 신호의 결락 부분의 보간에 즈음하여 복잡하여 고가인 회로의 사용이 필요하게 되는 것은 일반적인 오디오기기에 대한 적용이 곤란하다고 하는 문제가 된다.As described above, in the case of reducing the pulsed noise mixed in the signal, if the signal is dropped in correspondence with the existence period of the pulsed noise, an audio signal of good quality is not obtained even by reducing the pulsed noise. It is a problem that it is not a problem, and the use of a complicated and expensive circuit in the interpolation of the missing part of the signal for solving the above problems is a problem that it is difficult to apply to a general audio device.

본 발명은 샘플홈드회로와 미분회로, 게이트회로 및 입력전압치에 응하여 적분시정수가 변화하도록 구성된 가변적 분시정수수의 적분회로 등으로 이루어지는 간단한 회로구성의 아나로그 회로에 의하여 펄스성 잡음의 기간신호의 결락 부분을 보간할 수 있는 것과 같은 보정신호를 만들어 내고, 그것에 의하여 품질이 양호한 오디오 신호가 얻어지도록 한 펄스성 잡음의 저감장치를 제공하는 것이다.The present invention relates to an analog circuit of a simple circuit configuration consisting of a sample home circuit, a differential circuit, a gate circuit, and an integral circuit of a variable time constant configured to change an integral time constant in response to an input voltage value. It is possible to provide a device for reducing pulsed noise, which produces a correction signal such that interpolation of missing portions can be obtained, whereby a good quality audio signal can be obtained.

이하 첨부 도면을 참조하여 본 발명의 펄스성 잡음 저감장치의 구체적인 내용에 대하여 상세히 설명한다. 제1도는 본 발명의 필수성 잡음의 저감장치의 일 실시예의 블럭도로서, 이 제1도에 있어서 (1)은 펄스성잡음이 혼입되어 있는 입력 오디오신호(S₁)의 입력단자, (2)는 지연회로, (CSG)는 펄스성 잡음 검출회로(3)와 펄스정형회(4)로에 의하여 구성되어 있는 제어신호발생회로로서, 이 제어신호 발생회로(CSG)에서는 입력오디오신호(S₁)에 혼입되어 있는 펄스성 잡음의 존재하는 기간과 대응하는 펄스폭의 제어신호(S₂)가 발생된다.Hereinafter, with reference to the accompanying drawings will be described in detail the specific content of the pulse noise reduction device of the present invention. FIG. 1 is a block diagram of an embodiment of the essential noise reduction device of the present invention. In FIG. 1, reference numeral 1 denotes an input terminal of an input audio signal S ₁ into which pulsed noise is mixed. ) Is a delay circuit, and (CSG) is a control signal generator circuit composed of a pulsed noise detection circuit (3) and a pulse shaping circuit (4). In this control signal generator circuit (CSG), an input audio signal (S _{1) is used.} ), A control signal S ₂ of a pulse width corresponding to the period of the presence of the pulsed noise mixed in the "

제어신호 발생회로(CSG)에 있어서의 펄스성 잡음 검출회로(3) 및 펄스정형회로(4)로서는, 각각 주지구성인 것 중에서 적당한 것이 선택 사용되어도 좋다.As the pulsed noise detection circuit 3 and the pulse shaping circuit 4 in the control signal generation circuit CSG, appropriate ones of well-known configurations may be selected and used, respectively.

그런데 제어신호발생회로(CSG)에서 발생되는 제어신호(S₂)는 입력오디오신호 중에 혼입되어 있는 펄스성잡음의 시간축의 위치와 바르게 대응하고 있는 것이 필요하게 되나, 제어신호 발생회로(CSG)에 있어서, 입력오디오신호 중에 혼입되어 있는 펄스성 잡음을 검출하고, 그에 응하여 상기 펄스성 잡음이 존재하는 기간과 대응하는 펄스폭의 제어신호(S₂)가 발생되기까지에는 사용되는 펄스성 잡음의 검출회로(3)의 동작 특성성에 응하여 정해지는 소정의 시간 지연이 발생하고 있으므로 입력오디오신호 중에 혼입되어 있는 펄스성 잡음과 그 펄스성 잡음과 대응하여 발생된 제어신호 사이의 시간차와 거의 같은 지연시간을 가진 지연회로(2)에 의하여 입력단자(1)에 공급된 입력오디오 신호를 지연시켜서 상기 제어신호(S)에 의하여 행하여질 각종 신호처리가 입력오디오 신호에 있어서의 펄스성 잡음의 존재 위치에서 바르게 행하여지도록 한다. 제2a도로 나타내는 입력오디오신호(S₁)는, 지연회로(2)에 의하여 소요되는 시간 지연이 주어진 상태의 입력오디오신호(S₁)이며, 제2a도에 나타나고 있는 입력오디오신호(S₁)에 혼입되어 있는 펄스성 잡음의 존재 위치와 제2b도에서 나타나고 있는 제어신호(S₂)의 시간축상의 위치는 바르게 일치하고 있다.However, the control signal S ₂ generated by the control signal generation circuit CSG needs to correspond correctly to the position of the time axis of the pulsed noise mixed in the input audio signal, but not to the control signal generation circuit CSG. Detecting the pulsed noise mixed in the input audio signal, and correspondingly detecting the pulsed noise used until a control signal S ₂ having a pulse width corresponding to the period in which the pulsed noise exists is generated. Since a predetermined time delay determined according to the operating characteristics of the circuit 3 occurs, a delay time almost equal to the time difference between the pulsed noise mixed in the input audio signal and the control signal generated corresponding to the pulsed noise is generated. Various signal destinations to be performed by the control signal S by delaying the input audio signal supplied to the input terminal 1 by the excitation delay circuit 2. This is done properly at the position where the pulsed noise is present in the input audio signal. No. 2a input audio signal indicative of road (S ₁₎ is a time delayed audio signal (S ₁₎ input of a given condition required by the delay circuit 2, the 2a also input audio signal that appears in the (S ₁₎ The position on the time axis of the control signal S ₂ shown in FIG.

또한 제2도에서는 입력오디오 신호에 대하여 시가 t₁→t₂, 시각 t₃→t₄, 시각 t₅→t₆의 각 기간에 펄스성 잡음 N, N₂, N₃이 혼입되어 있는 것으로서 예시되어 있다.In addition, in FIG. ₂ , pulsed noises N, N ₂ and N ₃ are mixed in the period of time t ₁ → t ₂ , time t ₃ → t ₄ , and time t ₅ → t ₆ with respect to the input audio signal. It is.

제1도에 있어서, 지연회로(2)에서 출력된 입력오디오신호(S₁)는 제1의 샘플홀드회로(5)에 공급되나, 이 제1의 샘플홀드회로(5)는 그에 입력된 제2a도의 입력오디오신호(S₁)에 혼입되어 있는 각 펄스성 잡음 N₁, N₂, N₃의 존재기간 직전의 신호(S₁)의 신호 레벨을 펄스성 잡음의 존재기간에 걸쳐 유지하도록 하는 동작을 제어신호(S₂)의 제어하에서 행한다.In FIG. 1, the input audio signal S ₁ output from the delay circuit 2 is supplied to the first sample hold circuit 5, but the first sample hold circuit 5 is inputted to the first sample hold circuit 5. The signal level of the signal S ₁ immediately before the existence period of each pulsed noise N ₁ , N ₂ , and N ₃ mixed in the input audio signal S _{1 of} FIG. 2a is maintained over the existence period of the pulsed noise. The operation is performed under the control of the control signal S ₂ .

따라서, 상기한 제1의 샘플홀드회로(5)에서는 제2c도에서 나타내는 신호(S₃)가 출력되고 이 신호(S₃)는 가산회로(10) 와미분회로(6)와에 인가된다. 미분회로(6)에서는 제2c도의 나타내는 신호(S₃)를 미분한 제2d도에서 나타내는 바와 같은 신호(S₄)를 출력하여 그것을 제2의 샘플홀드회로(7)에 부여한다.Therefore, in the first sample hold circuit 5, the signal S ₃ shown in FIG. 2C is output, and this signal S ₃ is applied to the addition circuit 10 and the differential circuit 6 and the like. The differential circuit 6 outputs the signal S ₄ as shown in FIG. 2D obtained by dividing the signal S ₃ shown in FIG. 2C and gives it to the second sample hold circuit 7.

제2의 샘플홀드회로(7)는, 제2d도로 나타내고 있는 신호(S₄)에 있어서의 제어신호(S₂)의 펄스폭의 기간[입력오디오신호(S₁)에 있어서의 각 펄스성 잡음 N₁, N₂, N₃이 존재하는 기간과 음같]의 직전의 시간 위치의 신호인 신호레벨을, 제어신호(S₂)의 펄스폭의 기간에 걸쳐서 유지하도록 동작하므로 제2의 샘플홀드회로(7)에서는 제2e도로 나타내는 바와 같으 신호(S₅)가 출력되어 그것의 게이트회로(8)에 공급된다.The second sample hold circuit 7 is a period of the pulse width of the control signal S ₂ in the signal S ₄ shown in the _second _d diagram (each pulsed noise in the input audio signal S ₁ ). The second sample hold circuit is operated to maintain the signal level, which is a signal at a time position immediately before the period N ₁ , N ₂ , and N ₃ exist, over the period of the pulse width of the control signal S ₂ . In (7), the signal S ₅ is output as shown in the second e diagram and supplied to its gate circuit 8.

게이트회로(8)는, 제어회로(S₂)의 기간 중에만 게이트를 열도록 동작하므로 게이트회로(8)에서의 출력신호는 제2f도로 나타내는 바와 같은 신호(S₆)가 된다.Since the gate circuit 8 operates to open the gate only during the period of the control circuit S ₂ , the output signal from the gate circuit 8 becomes the signal S ₆ as shown by the second f degree.

게이트회로(8)에서의 출력신호(S₆)는 입력전압치에 응하여 적분시정수가 변화하도록 구성된 가변적분시정수의 적분회로(9)에 부여되고, 가변적 분시정수의 적분회로(9)에서는 그에 입력된 제2f도로 나타내고 있는 바와 같은 신호(S₆)를 적분하여 제2f도에 나타내고 있는 바와 같은 보정신호(S₁)로서 출력하고 그것을 가산회로(10)에 부여한다.The output signal S ₆ in the gate circuit 8 is supplied to the integrating circuit 9 of the variable integrating time constant configured to change the integral time constant in response to the input voltage value, and in the integrating circuit 9 of the variable integrating time constant. The signal S _{6 as} shown in FIG. 2f diagram input thereto is integrated and output as a correction signal S ₁ as shown in FIG. 2f diagram, which is then added to the addition circuit 10.

가산회로(10)에서는 이미 언급한 바와 제1의 샘플홀드회로(5)의 출력신호(S₃)(제2c도)와 가변적 분시정수의 적분회로(9)에서 출력된 보정신호(S₇)를 가산하여 제2h로 나타내는 바와 같은 신호(S₈)를 출력단자(11)에 출력한다.In the addition circuit 10, as described above, the output signal S ₃ (Fig. 2c) of the first sample hold circuit 5 and the correction signal S ₇ output from the integrating circuit 9 of the variable time constant are shown. ), an addition, and outputs the signal (S ₈₎ as shown in claim 2h to the output terminal 11.

이 출력단자(11)에 출력되는 신호(S₈)는, 입력오디오신호(S₁)의 펄스성 잡음 N₁, N₂, N₃이 제1의 샘플 홀드회로(5)에 있어서의 홀드동작에 의하여 제거된 상태의 신호(S₃)에 대하여, 미분회로(6), 제2의 샘플홀드회로(7), 게이트회로(8) 및 가변적 분시정수의 적분회로(9) 등의 일련의 회로의 동작에 의하여 만들어진 보정신호(S₇)가 가산되는 것에 의하여 원래의 오디오신호(희망신호)의 파형에 근사한 파형에서 청감적으로 부자연성이 적은 신호로 되어 있는 것이다.The signal S ₈ outputted to the output terminal 11 is configured to hold the pulsed noises N ₁ , N ₂ , and N ₃ of the input audio signal S ₁ in the first sample hold circuit 5. With respect to the signal S ₃ in the state removed by the step, a series of differential circuits 6, a second sample hold circuit 7, a gate circuit 8, and an integral circuit 9 of variable time constants, etc. The correction signal S ₇ generated by the operation of the circuit is added to form a signal that is less audible and unnatural in a waveform approximating the waveform of the original audio signal (desired signal).

제1의 샘플홀드회로(5)의 출력신호(S₃)에 대하여 가산기(10)에서 추가되어야 할 보정신호(S₇)로서는 입력오디오신호(S₁)에 있어서의 각 펄스성 잡음의 기간이 제1의 샘플홀드회로(5)에 의하여 각각의 펄스성 잡음의 기간 직전의 신호 레벨에 유지된 것에 의하여 상실된 원신호(희망신호)의 경사정보를 복원시키도록 하는 것이 아니면 안 되나, 그와 같은 보정신호(S₇)는 상기한 일련의 회로 즉, 미분회로(6), 제2의 샘플홀드회로(7), 게이트회로(8) 및 가변적 분시정수의 적분회로(9) 등의 일련의 회로에 의하여 용이하게 만들 수가 있다. 상기의 점을 구체적으로 설명하면 다음과 같다. 펄스성 잡음의 혼입에 의하여 상기와 같이 하여 상실되는 원신호(희망신호)의 경사정보는, 원신호에 대한 펌스성 잡음의 혼입이 제2a도의 펄스성 잡음 N₁과 같이 원신호의 파형의 정상 부분의 비교적 평탄한 부분에 혼입한 경우와 제2a도의 펄스성 잡음 N₂와 같이 원신호의 교류축선부분, 즉 원신호 중에서 최대의 경사를 나타내는 부분에 혼입한 경우와 제2a도의 펄스성 잡음 N₃과 같이 원신호에 있어서의 파형의 정상부와 교류축선과의 중간 부분에서 경사의 정도가 중정도의 부분에 혼입한 경우와에 있어서 각각 다르므로 제2a도에 있어서의 펄스성 잡음 N₁, N₂, N₃의 혼입에 의하여 원신호에서 상실되게 되는 경사정보와 대응하여 발생시켜야 할 보정 신호(S₇)로서는 펄스성 잡음 N₁이 혼입되어 있던 원신호 부분과 대응하는 부분에 사용되는 보정신호는 제2도 중에서 시각 t₁→t₂에 나타내어 있는 보정신호(S₇)(제2g도)와 같이 그 경사가 가장 완만하며, 또 펄스성 잡음 N₂이 혼입되어 있던 원신호 부분과 대응하는 부분에 사용되는 보정신호는, 제2도 중에서 시각 t₃→t₄에 나타내고 있는 보정신호(제2g도)와 같이 그 경사가 가장 가파르고 다시 펄스성 잡음 N₃이 혼입되어 있던 원신호 부분과 대응하는 부분에 사용되는 보정신호는 제2도 중에서 시각 t₅→t₆에 나타내어 있는 보정신호(S₇)(제2g도)와 같이 그 경사가 중정도의 것으로 되지 않으면 안 된다.As the correction signal S ₇ to be added in the adder 10 with respect to the output signal S ₃ of the first sample hold circuit 5, the period of each pulsed noise in the input audio signal S ₁ is defined. The first sample-hold circuit 5 must restore the inclination information of the original signal (desired signal) lost by being held at the signal level immediately before the period of each pulsed noise, but such The correction signal S ₇ is a series of circuits described above, that is, a series of differential circuits 6, a second sample hold circuit 7, a gate circuit 8, and an integral circuit 9 of variable time constants. It can be easily made by a circuit. The above point is specifically demonstrated as follows. The inclination information of the original signal (desired signal) lost as described above due to the mixing of the pulsed noise indicates that the mixing of the pumping noise with respect to the original signal is equal to the waveform of the original signal as shown in the pulsed noise N ₁ of FIG. When mixed in a relatively flat part of the part and when mixed in an AC axis part of the original signal, i.e., the part showing the maximum inclination among the original signals, as in the pulsed noise N ₂ of FIG. 2a, and the pulsed noise N _{3 in} FIG. and the pulse noise because each is different in the case where the degree of inclination from the middle portion between the top and flow axis of the waveforms incorporated in the portion of the moderate in the original signal in Fig claim 2a as N _1, N ₂ , The correction signal S ₇ to be generated corresponding to the inclination information lost in the original signal due to the mixing of N ₃ is used for the portion corresponding to the original signal portion in which the pulsed noise N ₁ is mixed. The signal has the gentlest slope as shown in the correction signal S ₇ (Fig. 2g) shown in the time t ₁ → t ₂ of FIG. ₂ , and corresponds to the original signal portion where the pulsed noise N ₂ is mixed. The correction signal used for the portion is the original signal portion of which the slope is steepest and the pulsed noise N ₃ is mixed again as shown in the correction signal (Fig. 2g) shown at time t ₃ ? T ₄ in FIG. The correction signal used for the corresponding portion must have a medium inclination as shown in the correction signal S ₇ (degree 2g) shown at time t ₅ ? T ₆ in FIG.

그리고 제2g도로 나타내는 것과 같은 보정신호(S₇)와 같이 각각 다른 경사를 나타내는 신호는 원신호의 경사정보를 극성과 전압치로서 표시함과 같은 신호(S₆)(제2f도)를, 입력전압치에 따라서 적분시정수가 변화하도록 구성되어 있는 가변적 분시정수의 적분회로(9)에 부여하여 그 적분회로(9)에서의 출력신호로서 얻을 수가 있다. 또 상기와 같이 극성과 전압치에 의하여 원신호의 경사정보를 표시하고 있는 것과 같은 신호(S₆)는, 제1샘플홀드회로(5)에서의 출력신호(S₃)(제2c도)를 미분회로(6)에 의하여 미분하여 얻는 신호(S₄) 즉, 원신호(희망신호) 및 신호(S₃) 등에 대하여 90도의 위상차를 나타냄과 동시에 신호(S₃)에 있어서의 홀드 기간과 대응하는 기간이 제로로 되어 있는 것 같은 신호(S₄)(제2d도)에 있어서의 제로구간의 개시 위치의 연부의 정보[제로구간의 개시 위치의 연부는 원신호의 경사 방향에 따라서 입상연으로 되거나 혹은 입하연으로 되어 있고, 또 원신호에 있어서의 경사 정도에 따라서 연부의 길이가 변화하고 있다]에 근거하여 만들어 낼 수가 있다.And the 2g road correction signal (S _7), signals representing a respective different inclination, such as a signal (S ₆₎ (claim 2f also) like as represented the inclination information of the original signal as a value polarity and voltage as shown, input The integral time constant can be applied to the integral circuit 9 of the variable time constant, which is configured to change in accordance with the voltage value, and can be obtained as an output signal from the integrated circuit 9. As described above, the signal S ₆ , which displays the inclination information of the original signal based on the polarity and the voltage value, outputs the output signal S ₃ (FIG. 2C) from the first sample hold circuit 5. The phase difference of the signal S ₄ obtained by differentiation by the differential circuit 6, that is, the original signal (desired signal), the signal S ₃ , and the like is shown by 90 degrees, and the hold period in the signal S ₃ is corresponded. Information of the edge of the start position of the zero section in the signal S ₄ (FIG. 2d) in which the period is to be zero (the edge of the start position of the zero section is a granular edge along the inclination direction of the original signal). Or the length of the edge is changed according to the degree of inclination of the original signal.

즉, 미분회로(6)에서의 출력신호(S₄)(제2d도)를 제2의 샘플홀드회로(7)에 부여하여 이 제2의 샘플홀드회로(7)에서 신호(S₄)에 있어서의 제로구간이 상기 제로구간의 직전의 신호(S4)의 신호 레벨의 상태로 유지되어 있는 상태의 홀드 기간으로 되어 있는 신호(S₅)를 만들어 상기 신호(S₅)에 있어서의 홀드 기간의 신호만을 게이트회로(8)에서 빼내면, 제2f도로 나타내는 것 같은 신호(S₆)가 얻어지는 것이며 이 신호(S₆)는 상기와 같이 미분회로(6)에서의 출력신호(S₄)에 있어서의 제로구간의 개시 위치의 연부가 지니고 있던 원신호의 경사정보를 극성과 전압치와에 의하여 나타내는 것으로 되어 있다.That is, the output signal S ₄ (FIG. 2d) in the differential circuit 6 is applied to the second sample hold circuit 7 to the signal S ₄ in the second sample hold circuit 7. The signal S ₅ is a holding period of a state in which the zero section in the state is maintained in the state of the signal level of the signal S4 immediately before the zero section, and the signal is held in the signal S ₅ . When only the signal is pulled out of the gate circuit 8, a signal S ₆ as shown by the second f degree is obtained, and this signal S ₆ is obtained in the output signal S ₄ of the differential circuit 6 as described above. The inclination information of the original signal of the edge of the start point of the zero section of the signal is represented by the polarity and the voltage value.

제2f도에 나타낸 바와 같은 신호(S₆)를 적분하여 제2g도로 나타내는 바와 같은 보정신호(S₇)을 만들어 내는 적분회로(9)는 이미 기술한 바와 같이 그것에 보태어진 입력신호(신호 S₆)의 전압치에 응하여 적분시정수가 변화하는 것 같은 가변적 분시정수의 적분회로인 것이나, 제3도에 상기한 가변적분 시정수의 적분회로(9)의 구체적인 구성의 일예를 나타낸다.The integrating circuit 9, which integrates the signal S ₆ as shown in FIG. 2F to produce the correction signal S ₇ as shown in the second g degree, has an input signal (signal S ₆ added to it as described above). Fig. 3 shows an example of a specific configuration of the integrating circuit of the variable integrating time constant as shown in FIG. 3, and the integrating circuit of the variable integrating time constant shown in FIG.

제3도에 있어서, (9a)는 입력단자, (9b)는 출력단자, (9c)는 제어신호의 공급단자이며, 이들의 각 단자 (9a), (9b) 및 (9c)의 도면 부호를 제1도 중에 나타내는 가변적분 시정수의 적분회로(9)의 블럭에도 참고로 부여하였다.In FIG. 3, 9a is an input terminal, 9b is an output terminal, 9c is a supply terminal for a control signal, and reference numerals of these terminals 9a, 9b, and 9c are shown. The block of the integral circuit 9 of the variable integral time constant shown in FIG. 1 is also referred to by reference.

제3도에 있어서(A₁), (A₂)는 연산 증폭기, (X₁) 내지 (X₄)는 트랜지스터, (R₁) 내지 (R₆)는 저항, (C)는 콘덴서이며 또 (SW)는 제어신호의 공급단자(9c)에 공급되는 제어신호(S₂)에 의하여 개폐 제어되는 스위치로서, 이 스위치는 제어신호(S₂)가 하이레벨의 상태인 때에 오프의 상태가 되도록 하는 동작을 행한다. 또한 이 스위치(SW)로서는 전자 스위치가 사용된다. 트랜지스터(X₁)의 콜렉터는 트랜지스터(X₃)의 베이스에 접속됨과 동시에 저항(R₁)을 통하여 플러스전원(+Vcc)에 접속되어 있고, 또 상기 플러스전원(+Vcc)은 저항(R₄)을 통하여 트랜지스터(X₂)의 에미터와 저항(R₅)을 통하여 트랜지스터(X₃)의 에미터가 접속되어 있다.In FIG. 3, (A ₁ ) and (A ₂ ) are operational amplifiers, (X ₁ ) to (X ₄ ) are transistors, (R ₁ ) to (R ₆ ) are resistors, and (C) is a capacitor and ( SW is a switch which is controlled to be opened and closed by the control signal S ₂ supplied to the supply terminal 9c of the control signal. The switch is turned off when the control signal S ₂ is in a high level state. Perform the operation. In addition, an electronic switch is used as this switch SW. The collector of transistor X ₁ is connected to the base of transistor X ₃ and to the positive power supply (+ Vcc) via resistor R ₁ , and the positive power supply (+ Vcc) is connected to resistor R _4. The emitter of transistor X ₃ is connected to the emitter of transistor X ₂ through R ₂ and the resistor R ₅ .

상기 트랜지스터(X₃)의 콜렉터에는 트랜지스터(X₄)의 콜렉터가 접속되어 있고 그 접속점(Z)에는 콘덴서(C)의 비접지측과 연산증폭기(A₂)의 입력단자와 스위치(SW)의 고정접점(F)이 접속되어 있고 상기 스위치(SW)의 가동접지(V)는 접지되어 있다.The collector of the transistor X ₄ is connected to the collector of the transistor X ₃ , and the non-ground side of the capacitor C and the input terminal of the operational amplifier A ₂ and the switch SW are connected to the connection point Z. The fixed contact F is connected, and the movable ground V of the switch SW is grounded.

트랜지스터(X₁)의 에미터는 저항(R₃)을 통하여 마이너스전원(-Vcc)에 접속되어 있고, 또 마이너스전원(-Vcc)에는 저항(R₂)을 통하여 트랜지스터(X₂)의 콜렉터가 접속되어 있는 동시에 저항(R₅)을 통하여 트랜지스터(X₄)의 에미터에 접속되어 있다. 그리고, 상기 트랜지스터(X₂)의 콜렉터는 트랜지스터(X₄)의 베이스에 접속되어 있다.The collector connection of the transistor (X ₁₎ an emitter resistor (R ₃₎ a negative power supply is connected to (-Vcc), also it has a negative power supply (-Vcc) resistance transistor (X ₂₎ via a (R ₂₎ through the At the same time, the resistor R ₅ is connected to the emitter of the transistor X ₄ . The collector of the transistor X ₂ is connected to the base of the transistor X ₄ .

제3도의 가변적분 시정수의 적분회로(9)의 입력단자(9a)에 공급되는 신호(S₆)는 상기와 같이 오디오신호(S₁)에 혼입되어 있는 펄스성 잡음이 오디오신신(S₁)의 파형상의 어떠한 관계 위치에 존재하고 있는지에 의하여 그의 극성이나 파고치 등을 달리하고 있는 것으로 되어 있다.The signal (S ₆₎ is a pulse Noise, which is incorporated in the audio signal (S ₁₎ as the audio Shinshin supplied to the 3-degree input terminal (9a) of the variable-minute time constant integrating circuit (9) of the (S ₁ The polarity, crest value, and the like differ depending on the relative position on the waveform.

그런데, 입력단자(9a)에 공급된 신호(S₆)는 연산증폭기(A₁)에 의하여 증폭되어 Y점에 출력된 후에 트랜지스터(X₁), (X₂)의 베이스에 부여된다.By the way, the signal S ₆ supplied to the input terminal 9a is amplified by the operational amplifier A ₁ and output to the point Y, and then applied to the bases of the transistors X ₁ and X ₂ .

상기한 트랜지스터(X₁)와 트랜지스터(X₂)는 상기한 바 Y점의 전압이 제로인 상태에 있어서 트랜지스터(X₃) 및 트랜지스터(X₄)와 저항(R₅), (R₆)에 의하여 구성되어 있는 정전류회로 중의 점(Z)의 전압을 제로로 하도록 하는 기준의 동작상태로의 동작을 행한다.The transistors X ₁ and X _{2 are} formed by the transistors X ₃ and X ₄ , the resistors R ₅ , and R ₆ in the state where the voltage at the point Y is zero. Operation in the reference operating state is performed so that the voltage at the point Z in the configured constant current circuit is zero.

Y점의 전압이 정극성인 때는 트랜지스터(X₁)의 콜렉터 전류가 증가하여 트랜지스터(X₁)의 콜렉터 저항(R₁)의 전압 강하가 커지며, 그로 인하여 트랜지스터(X₃)의 콜렉터 전류가 증가하고, 또 Y점의 정극성의 전압에 의하여 트랜지스터(X₂)의 콜렉터전류가 감소되고 그로 인하여 트랜지스터(X₂)의 콜렉터저항(R₂)의 전압 강하가 작아져서 트랜지스터(X₄)의 콜렉터 전류의 감소가 발생하고 정전류회로 중의 Z점의 전압은 Y점과 같은 정극성의 전압이 된다. Y점의 전압이 부극성인 때에는 트랜지스터(X₁)의 콜렉터 전류가 감소하여 트랜지스터(X₁)의 콜렉터저항(R₁)의 전압 강하가 작아지고, 그로 인하여 트랜지스터(X₃)의 콜렉터 전류가 감소되며 또 Y점의 부극성의 전압에 의하여 트랜지스터(X₂)의 콜렉터 전류가 증가되고, 트랜지스터(X₂)의 콜렉터저항(R₂)의 전압 강하가 커져서 트랜지스터(X₄)의 콜렉터 전류의 증가가 발생하며 정전류회로 중의 Z점의 전압은 Y점과 같은 부극성의 전압이된다.The voltage at the Y point becomes larger, the voltage drop of the collector resistor (R ₁₎ of the positive electrode adult when the collector current of the transistor (X ₁₎ increases transistor (X _1), and thereby increasing the collector current of the transistor (X ₃₎ In addition, the collector current of the transistor X ₂ is reduced by the positive polarity of the Y point, and as a result, the voltage drop of the collector resistor R ₂ of the transistor X ₂ is reduced, thereby reducing the collector current of the transistor X ₄ . A decrease occurs and the voltage at the Z point in the constant current circuit becomes a positive voltage equal to the Y point. The voltage at the Y point, when the negative electrode adult a collector current of the transistor (X ₁₎ reduced by the voltage drop of the collector resistor (R ₁₎ of the transistor (X ₁₎ is reduced, whereby the collector current decrease in transistors (X ₃₎ In addition, the collector current of the transistor X ₂ is increased by the negative voltage at the Y point, and the voltage drop of the collector resistor R ₂ of the transistor X ₂ is increased to increase the collector current of the transistor X ₄ . Is generated and the voltage at the Z point in the constant current circuit becomes a negative voltage equal to the Y point.

따라서 정전류회로 증의 Z점에 접속되어 있는 콘덴서(C)는 적분회로(9)의 입력단자(9a)에 공급되는 신호(S₆)가 제로인 경우에는 충전되는 일이 없고 또 신호(S₈)가 정극성인 경우에는 콘덴서(C)는 그에 정전압이 발생하도록 신호(S₆)의 전압치에 따라서 정해지는 일정한 전류치로 충전되어 가고 다시 신호(S₈)가 부극성인 경우에는 콘덴서(C)는 그에 부전압이 발생토록 신호(S₆)의 전압치에 따라서 정해지는 일정한 전류치로 충전되어지게 된다.Therefore, the capacitor C connected to the Z point of the constant current circuit increase is not charged when the signal S ₆ supplied to the input terminal 9a of the integrating circuit 9 is zero, and the signal S ₈ . Is a positive polarity, the capacitor C is charged to a constant current value determined according to the voltage value of the signal S ₆ so that a constant voltage is generated therein, and again, when the signal S ₈ is negative polarity, the capacitor C is connected thereto. The negative voltage is charged at a constant current value determined according to the voltage value of the signal S ₆ .

그런데, 상기한 콘덴서(C)의 양단에는 스위치(SW)의 고정접점(F)과 가동정점(V)이 접속되어 있고, 스위치(SW)는 제어신호(S₂)의 하이레벨의 기간에만 오프의 상태로 되어 그 기간에만 콘덴서(C)에 대한 충전 동작이 허용되므로 콘덴서(C)의 단자전압은 적분회로(9)에 공급된 신호(S₆)의 펄스폭 내에 있어서 신호(S₆)의 극성에 응한 극성을 지니며 또한 신호(S₆)의 전압치에 응하여 정해지는 일정한 경사로 직선적으로 점차 커지도록 하는 변화 특성을 나타내는 신호(S₇)(제2g도)로 된다. 콘덴서(C)에 있어서의 단자전압의 변화가 직선적인 경사특성을 나타내는 것은 콘덴서(C)에 대한 충전이 트랜지스터(X₃), (X₄), 저항(R₅), (R₆) 등으로 이루어지는 정전류회로에서의 일정전류에 의하여 행하여지도록 되어 있기 때문이다.However, the fixed contact point F and the movable peak V of the switch SW are connected to both ends of the capacitor C, and the switch SW is turned off only during the period of the high level of the control signal S ₂ . is the state the terminal voltage of that since period only allow the charging operation for the capacitor (C) the capacitor (C) of the signal (S _6), within the pulse width of the signal (S ₆₎ supplied to the integrating circuit 9 signal representing a variation characteristics to that corresponding to said polarity Genie polarity also gradually increase with a constant slope straight line, which is defined in response to the voltage value of the signal (S _6), ₍₇ S) is a (2g claim degrees). The change in the terminal voltage in the capacitor C exhibits a linear inclination characteristic that the charging to the capacitor C is performed by transistors X ₃ , X ₄ , resistors R ₅ , R ₆ , and the like. This is because it is performed by a constant current in the constant current circuit formed.

가변적분 시정수의 적분회로(9)에 의하여 만들어진 제2g도로 나타내는 보정신호 (S₇)는 희망신호(원신호)에 있어서의 펄스성 잡음의 존재기간의 희망신호의 경사를 근사적으로 직선 보간할 수 있게 되어 있고 따라서, 제1의 샘플홀드회로(5)의 출력신호(S₃)와 상기한 보정신호(S₇)가 가산회로(10)에 있어서 가산되어 얻어지는 출력신호(S₈)는 제2h도로 나타내는 바와 같이 원신호에 근사한 파형을 지니게 된다.The correction signal S ₇ represented by the second g degree produced by the integrating circuit 9 of the variable integral time constant approximately linearly interpolates the slope of the desired signal during the existence period of the pulsed noise in the desired signal (the original signal). Therefore, the output signal S ₈ obtained by adding the output signal S ₃ of the first sample hold circuit 5 and the correction signal S ₇ described above to the addition circuit 10 is obtained. As shown in the second h diagram, the waveform has an approximate waveform to the original signal.

제4도에서 제6도는 각각 본 발명의 다른 실시예를 도시한 것으로 변형된 부분에 대하여만 설명한다. 즉 제4a도, 제4b도는 제1도의 기본회로에서 게이트회로(8)와 적분회로(9)간에 추가로 신호 레벨제한회로(12)를 구성하여 게이트회로(8)로부터의 출력신호(S₆)가 신호레벨제한회로(12)에 부여되고 신호(S₆)가 신호레벨 제한회로(12)에 설정되어 있는 일정한 신호레벨 이하의 경우 신호(S₆)는 그대로의 상태로 가변적 분시정수의 적분회로(9)에 입력되도록 하고, 또 상기한 신호(S₆)가 신호레벨제한회로(12)에 설정되어 있는 일정한 신호레벨을 초과하고 있는 크기인 경우, 신호레벨 제한회로(12)에 설정되어 있는 신호레벨에 제한된 상태의 신호(S₆a)로서 가변적분 시정수의 적분회로(9)에 입력되도록 한다. 상기 한 신호 레벨제한회로(11)로서는 예컨대 트랜지스터 혹은 다이오드를 사용하여 구성되어 있는 리미터가 사용되어도 된다. 이 실시예의 파형도를 설명하여 본다면 제4b도의 a 내지 f는, 상기 문제점의 소재 및 그 해결수단의 설명과에 사용하는 파형도로서 제4b도의 a는 펄스성 잡음(N)이 혼입되어 있는 상태의 입력 오디오신호(S₁)의 파형예도이며, 제4b도의 a로 나타내고 있는 펄스성 잡음(N)은 그의 존재기간 t_a→t_b가 희망신호의 주기의 대략 4/1 가까이 되어 있는 경우를 예시한 것이다.4 to 6 each show another embodiment of the present invention and only the modified parts will be described. 4A and 4B show an additional signal level limiting circuit 12 between the gate circuit 8 and the integrating circuit 9 in the basic circuit of FIG. 1 to output the signal S ₆ from the gate circuit 8. Is applied to the signal level limiting circuit 12 and the signal S ₆ is below the constant signal level set in the signal level limiting circuit 12, the signal S ₆ remains unchanged. The signal S ₆ is set to the signal level limiting circuit 12 when the signal S ₆ exceeds the predetermined signal level set in the signal level limiting circuit 12. The signal S ₆ a in a state limited to the signal level is input to the integrating circuit 9 of the variable integral time constant. As the signal level limiting circuit 11, for example, a limiter constituted by using a transistor or a diode may be used. Referring to the waveform diagram of this embodiment, a to f in FIG. 4B are waveform diagrams used for the description of the material of the problem and its solution, and a in FIG. 4B is a state in which pulsed noise N is mixed. Is an example of waveforms of the input audio signal S ₁ , and the pulsed noise N indicated by a in FIG. 4b shows a case where its existence period t _a ? T _b is approximately 4/1 of the period of the desired signal. It is illustrated.

제4b도의 b는 입력 오디오신호(S₁)에 혼입된 펄스성 잡음(N)의 존재기간 t_a→t_b와 대응하는 펄스폭을 지닌 제어신호(S₂)이며, 이것은 이미 기술한 바와 같이 제어신호발생회로(CSG)에 의하여 만들어진다.B in FIG. 4B is a control signal S ₂ having a pulse width corresponding to the existence period t _a ? T _b of the pulsed noise N mixed in the input audio signal S ₁ , as described above. It is made by the control signal generation circuit (CSG).

또 제4b도의 C는 제1의 샘플홀드회로(5)에서의 출력신호(S₃)이며, 이 신호(S₃)가 미분회로(6)에서 미분되어 신호(S₄)로 되고 이어서 상기의 신호(S₄)는 제2의 샘플홀드회로(7)에 있어서의 샘플홀드 동작에 의하여 신호(S₅)로 되며, 다음에 게이트회로(8)에 의하여 신호(S₆)로 되어지는 것은 제2c도 내지 제2f로 나타내고 있는 신호(S₃) 내지 (S₆)를 참조하여 행한 상기한 장치의 동작 설명과 같다.C in FIG. 4B is an output signal S ₃ of the first sample hold circuit 5, and this signal S ₃ is differentiated in the differential circuit 6 to become the signal S ₄ , and then the above-mentioned signal is obtained. The signal S ₄ becomes the signal S ₅ by the sample hold operation in the second sample hold circuit 7, and the signal S ₆ becomes the signal S ₆ by the gate circuit 8. 2c also to refer to the signal (S ₃₎ to (S _6), which is represented by the 2f to as performing an operation of the above apparatus.

여기서 게이트회로(8)에서 출력되는 신호(S₆)는 상기한 바와 같이 원신호의 주기에 비하여 신호(S₆)의 펄스폭이 현저하게 작은 경우에는 미분회로(6)에서의 출력신호(S₄)에 있어서의 제로구간의 개시 위치의 연부가 지니고 있던 원신호의 경사정보를 극성과 전압치와에 의하여 양호하게 나타내고 있는 것으로 되어 있으나 펄스성 잡음(N)이 혼입하고 있는 부분의 원신호의 주파수가 높아지고 있어 희망 신호의 주기에 대한 펄스성 잡음의 존재기간의 차지하는 비율이 상대적으로 커졌을 경우에는 신호(S₆)를 얻기 위하여 사용되고 있는 신호(S₄) 즉, 신호(S₃)를 미분하여 얻은 신호(S₄)는, 주파수의 높은 신호(S₃)를 미분하는 것에 의하여 미분치가 큰 것으로 되어 있고, 따라서 상기한 신호(S₆)도 희망신호의 주파수가 높아짐에 따라서 큰 파고치를 지니고 있는 것으로 되어 있는 동시에 그 펄스폭이 희망신호의 주기 중에 큰 비율을 점하고 있는 것서에 게이트회로(8)에서 추력된 제4d도의 실선도시하는 바와 같은 신호(S₆)를 그대로 가변적분 시정수의 적분회로(9)에 부여하여 적분을 행하면 그것에 의하여 만들어지는 보정신호는 제4b도의 e의 실선도시의 보정신호(S₇)과 같이 희망신호의 결락 부분을 양호하게 직선보간할 즈음에 필요로 되는 보정신호보다도 경사가 큰 신호가 만들어져서, 가산회로(10)에 있어서 신호(S₃)와 보정신호(S₆)를 가산하면 가산회로(10)에서는 제4b도의 f, 실선도시의 신호와 같이 보정오차 n가 발생하는 것 같은 출력신호가 나타나게 된다.Here, the signal S ₆ output from the gate circuit 8 is the output signal S from the differential circuit 6 when the pulse width of the signal S ₆ is significantly smaller than the period of the original signal as described above. ₄ ) The inclination information of the original signal at the edge of the start point of the zero section in Fig. ₄ ) is well represented by the polarity and the voltage value, but the original signal of the portion where the pulse noise (N) is mixed When the frequency increases and the ratio of the period of the pulsed noise to the period of the desired signal becomes relatively large, the signal S ₄ , that is, the signal S ₃ , which is used to obtain the signal S ₆ is differentiated. not obtained signal (S ₄₎ is, by differentiating a high signal (S ₃₎ of the frequency and the differential value is greater, so that the signal (S ₆₎ is also a large value, coming with an increase the frequency of the desired signal And that is at the same time, the pulse width of the geotseo which point a large proportion in the period of the desired signal to the gate circuit 8, the time constant of the same variable minutes a signal (S ₆₎ as described for 4d-degree solid line shown thrust in that given to the integrating circuit (9) performed in the integration correction signal is made by that of the need for the occasion be satisfactorily interpolation line the missing portion of the desired signal as correction signal (S ₇₎ of the city of degrees of claim 4b e solid A signal having a larger inclination than the correction signal to be generated is added, and when the signal S ₃ and the correction signal S ₆ are added to the addition circuit 10, the addition circuit 10 shows the signal shown in FIG. Likewise, an output signal appears as if a correction error n occurs.

그래서 본 발명의 펄스성 잡음의 저감장치에서는 게이트회로(8)과 가변적분 시정수의 적분회로(9)와의 사이에 신호레벨제한회로(12)를 설치하여 상기와 같은 문제점이 양호하게 해결되도록 하고 있는 것이다. 즉, 게이트회로(8)에서 출력된 신호(S₆)의 파고치는 미분회로(6)에 있어서의 신호(S₃)에 대한 미분동작과 대응하여 희망신호의 주파수가 높아질수록 커지나, 상기한 신호(S₆)의 파고치가 희망신호의 주파수가 높아지더라도 미리 정해진 크기 이상으로는 되지 않도록 게이트회로(8)와 가변적분 시정수의 적분회로(9)와의 사이에 신호레벨 제한회로(12)를 설치하면, 희망신호의 주파수가 높은 경우에도 신호(S₆)의 파고치는 신호레벨 제한회로(12)에 설정되어 있는 신호레벨에 제한되므로 상기한 문제점 즉, 희망신호의 주파수가 높은 경우에 보정오차 n가 발생한다는 문제점은 양호하게 해소된다.Therefore, in the pulse noise reduction device of the present invention, the signal level limiting circuit 12 is provided between the gate circuit 8 and the integral circuit 9 of the variable integral time constant so that the above problems are solved satisfactorily. It is. That is, the peak value of the signal S ₆ output from the gate circuit 8 increases as the frequency of the desired signal increases in response to the differential operation on the signal S ₃ in the differential circuit 6, but the above-mentioned signal is increased. A signal level limiting circuit 12 is provided between the gate circuit 8 and the integrating circuit 9 of the variable integral time constant so that the peak value of (S ₆ ) does not become higher than a predetermined magnitude even when the frequency of the desired signal increases. Then, even when the frequency of the desired signal is high, the peak value of the signal S ₆ is limited to the signal level set in the signal level limiting circuit 12, so that the correction error n when the frequency of the desired signal is high is high. The problem that occurs is well solved.

제4b도의 d 내지 f에 있어서의 점선도시의 파형은 상기한 신호레벨제한회로(12)에 있어서 게이트회로(8)의 출력신호(S₆)를 제4b도의 d 중에 나타내는 CL-CL의 신호레벨로 레벨제한을 행한 경우의 신호(S_6a), 신호(S_7a), 신호(S_8a)를 각각 나타내고 있다. 신호레벨제한회로(12)에 있어서 신호(S₆)에 대하여 행하여지는 신호레벨의 제한치(클립레벨) CL-CL은 예컨대 희망신호에 있어서의 최고 주파수보다도 약간 낮은 주파수의 신호 중에 그 신호의 1/4 주기에 가까운 존재기간을 나타내는 것 같은 펄스성 잡음이 혼입하고 있는 것 같은 경우에 신호의 결락부분이 양호한 상태에서 직접 보간되도록 하는 보정신호(S₇)를 가변적분 시정수의 적분회로(9)에서 발생시킬 수가 있도록 신호(S_6a)가 신호레벨제한회로(12)에서 만들어지도록 설정되면 되는 것이다.The waveform shown by the dotted lines in d to f in FIG. 4b shows the signal level of CL-CL which shows the output signal S ₆ of the gate circuit 8 in d in FIG. 4b in the signal level limiting circuit 12 described above. The signal S _6a , the signal S _7a , and the signal S _{8a in the} case of low level restriction are respectively shown. The signal level limit value (clip level) CL-CL performed on the signal S ₆ in the signal level limiting circuit 12 is, for example, one of the signals in a signal at a frequency slightly lower than the highest frequency of the desired signal. Integrating circuit 9 of variable integral time constant is provided with a correction signal S _{7 for} interpolating directly in the good state in which the missing part of the signal is likely to be mixed in the case where pulsed noise such as a period of existence close to 4 cycles is mixed. The signal S _6a may be set so as to be generated by the signal level limiting circuit 12 so as to be generated.

또 다른 실시예로서 제5a도에 도시된 바와 같이 지연회로(2)에서 출력된 입력 오디오신호(S₁)는 제1의 샘플홀드회로(5)와 미분회로(6)에 공급되도록 구성하고, 상기 제1의 샘플홀드회로(5)는 그것에 입력된 제5b도의 a의 입력 오디오신호(S)에 혼입되어 있는 각 펄스성 잡음 N₁, N₂, N₃의 존재기간의 직전의 신호(S₁)의 신호레벨을 펄스성 잡음의 존재기간에 걸쳐서 유지하도록 하는 동작을 제어신호(S₂)의 제어하에 행한다.As another embodiment, as shown in FIG. 5A, the input audio signal S ₁ output from the delay circuit 2 is configured to be supplied to the first sample hold circuit 5 and the differential circuit 6. The first sample hold circuit 5 is a signal S just before the existence period of each of the pulsed noises N ₁ , N ₂ , N ₃ incorporated in the input audio signal S of a of FIG. 5b input thereto. _The operation of maintaining the signal level of ₁ ) over the existence period of the pulsed noise is performed under the control of the control signal S ₂ .

따라서, 상기 제1의 샘플홀드회로(5)에서는 제5b도의 C로 도시하는 바와 같은 신호(S₃)가 출력되고 이 신호(S₃)는 가산회로(10)에 부여된다. 미분회로(6)에서는 제2a도로 나타낸 신호(S₁)를 미분한 제2d로 도시한 바와 같은 신호(S₄)를 출력하여 그것을 제2의 샘플홀드회로(7)에 부여한다. 제2의 샘플홀드회로(7)는 제2d도로 나타낸 신호(S₄)에 있어서의 제어신호(S₂)의 펄스폭의 기간[입력오디오신호(S₁)에 있어서의 각 펄스성 잡음 N₁, N₂, N₃의 존재하는 기간과 같음]의 직전의 시간 위치의 신호의 신호 레벨을 제어신호(S₂)의 펄스폭의 기간에 걸쳐서 유지하도록 동작하므로 제2의 샘플홀드회로(7)에서는 제2e도로 도시한 바와 같은 신호(S₃)가 출력되어서 그것이 게이트회로(8)에 공급된다. 게이트회로(8)는 제어신호(S₂)의 기간 중에만 게이트를 열도록 동작하므로 게이트회로(8)에서의 출력신호는, 제2f도로 도시한 바와 같은 신호(S₆)로 된다.Therefore, in the first sample hold circuit 5, a signal S ₃ as shown by C in FIG. 5B is output, and this signal S ₃ is applied to the addition circuit 10. As shown in FIG. The differential circuit 6 outputs the signal S ₄ as shown by the second derivative of the signal S ₁ shown in FIG. 2a and gives it to the second sample hold circuit 7. The second sample hold circuit 7 has a pulse width period (each pulsed noise N _{1 in the} input audio signal S ₁ ) of the control signal S _{2 in the} signal S ₄ shown in the second _d diagram. Is equal to an existing period of N ₂ , N ₃ ] so that the signal level of the signal at the time position immediately before is maintained over the period of the pulse width of the control signal S ₂ , so that the second sample hold circuit 7 is provided. In Fig. 2, a signal S ₃ as shown in Fig. 2E is output and supplied to the gate circuit 8. In Figs. Since the gate circuit 8 operates to open the gate only during the period of the control signal S ₂ , the output signal from the gate circuit 8 becomes the signal S _{6 as} shown in FIG. 2F.

게이트회로(8)로부터의 출력신호(S₆)는 입력전압치에 응하여 적분 시정수가 변화하도록 구성된 가변적분 시정수의 적분회로(9)에 부여되고 가변적분 시정수의 적분회로(9)에서는 그것에 입력된 제5b도의 f로 도시한 바와 같은 신호(S₆)를 적분하여 제5b도의 g로 도시한 바와 같은 보정신호(S₇)로서 출력하고 이것을 가산회로(10)에 부여한다.The output signal S ₆ from the gate circuit 8 is applied to the integrating circuit 9 of the variable integral time constant configured to change the integral time constant in response to the input voltage value, and in the integrating circuit 9 of the variable integral time constant therewith. The input signal S ₆ as shown by f of FIG. 5B is integrated and output as a correction signal S ₇ as shown by g of FIG. 5B, and this is applied to the addition circuit 10. FIG.

상기의 점을 구체적으로 설명하면 다음과 같다. 펄스성 잡음의 혼입에 의하여 상기와 같이 하여 상실되는 원신호(희망신호)의 경사정보는, 원신호에 대한 펄스성 잡음의 혼입이, 제2a도의 펄스성 잡음 N₁과 같이 원신호의 파형의 정상부분의 비교적 평탄한 부분에 혼입된 경우와 제2a도의 펄스성 잡음 N₂와 같이 원신호의 교류축선부분 즉, 원신호 중에서 최대의 경사를 나타내는 부분에 혼입된 경우와 제5b도의 a의 펄스성 잡음 N₃와 같이 원신호에 있어서의 파형의 정상부와 교류축선과의 중간 부분에서 경사의 정도가 중정도의 부분에 혼입된 경우와에 있어서 각각 다르므로 제5b도의 a에 있어서의 펄스성 잡음 N₁, N₂, N₃의 혼입에 의하여 원신호에서 상실하게 되는 경사정보와 대응하여 발생시켜야 할 보정신호(S₇)로서는 펄스성 잡음 N₁이 혼입하고 있던 원신호부분과 대응하는 부분에 사용되는 보정신호는, 제5b도 중에서 시각 t₁→t₂에 나타내고 있는 보정신호(S₇)(제5b도의 g)와 같이 그 경사가 가장 완만하고 또 펄스성 잡음 N₂이 혼입되고 있던 원신호 부분과 대응하는 부분에 사용되는 보정신호는 제5b도 중에서 시각 t₃→t₄에 나타내고 있는 보정신호(제5b도의 g)와 같이 그 경사가 가장 가파르고 다시 펄스성 잡음 N₃이 혼입되어 있던 원신호 부분과 대응하는 부분에 사용되는 보정신호는, 제5b도 중에서 시각 t₅→t₆에 나타내고 있는 보정신호(S₇)(제5b도의 g)와 같이 그 경사가 중정도의 것으로 되지 않으면 안 된다.The above point is specifically demonstrated as follows. The inclination information of the original signal (desired signal) lost as described above due to the mixing of the pulsed noise indicates that the mixing of the pulsed noise with respect to the original signal is similar to the waveform of the original signal as shown in the pulsed noise N ₁ of FIG. When mixed in the relatively flat part of the normal part and when mixed in the AC axis part of the original signal, that is, the part showing the greatest inclination among the original signal, as in the pulsed noise N ₂ of FIG. Since the degree of inclination is different from the case where the degree of inclination is mixed in the intermediate part between the top part of the waveform and the AC axis in the original signal as in the noise N ₃ , the pulsed noise N in a of FIG. 5B is different. _As a correction signal S ₇ to be generated in correspondence with the inclination information lost in the original signal due to the mixing of ₁ , N ₂ , and N ₃ , it is used for the portion corresponding to the original signal portion in which the pulsed noise N ₁ is mixed. Be Correction signal is the original signal portion that was, and the gradient is the slow and N ₂ are mixed again pulse Noise as in claim 5b correction which represents the time t ₁ → t ₂ from the signal (S ₇₎ (claim 5b degrees g) The correction signal used for the portion corresponding to the first signal is the steepest slope and the original signal in which the pulsed noise N ₃ is mixed again as shown in the correction signal (g of FIG. 5b) shown in time t ₃ ? T ₄ of FIG. 5b. The correction signal used for the portion corresponding to the portion must have a medium inclination, as shown in the correction signal S ₇ (g in FIG. 5B) shown at time t ₅ ? T ₆ in FIG. 5B. .

그리고 제5b도의 g로에 도시하는 바와 같은 보정신호(S₇)와 같이 각각 다른 경사를 나타내는 신호는 원신호의 경사정보를 극성과 전압치와로 표시한 바와 같은 신호(S₆)(제2f도)를 입력전압치에 따라서 적분시정수가 변화하도록 구성되어 있는 가변적분 시정수의 적분회로(9)에 부여하여 그 적분회로(9)로부터의 출력신호로서 얻을 수가 있다.And correction as shown furnace claim 5b degrees g signal (S ₇₎ signals representing a respective different inclination, such as a signal (S ₆₎ of the inclination information of the original signal shown by the polarity and the voltage value (the 2f FIG. ) Can be applied to the integrating circuit 9 of the variable integral time constant configured to change in accordance with the input voltage value and obtained as an output signal from the integrating circuit 9.

또 상기와 같이 극성과 전압치에 의하여 원신호의 경사정보를 나타내고 있는 바와 같은 신호(S₆)는 입력오디오신호(S₁)(제5b도의 a)를 미분회로(6)에 의하여 미분하여 얻은 신호(S₄) 즉, 원신호(희망신호)에 대하여 90도의 위상차를 나타내고 있는 동시에 신호(S₁)에 있어서의 펄스성 잡음의 미분신호가 펄스성 잡음의 존재기간과 대응하여 발생하고 있는 제로레벨에 중첩되어 있는 상태의 신호(S₄)(제5b도의 d)에 있어서의 제로구간의 개시 위치의 연부의정보(제로구간의 개시 위치의 연부는 원신호의 경사 방향에 따라서 입상연으로 되거나 혹은 입하연으로 되어 있고 또 원신호에 있어서의 경사의 정도에 따라서 연부의 길이가 변화되고 있다)에 근거하여 만들어 낼 수가 있다.As described above, the signal S ₆ , which represents the inclination information of the original signal by the polarity and the voltage value, is obtained by differentiating the input audio signal S ₁ (a in FIG. 5B) by the differential circuit 6. Zero that represents a phase difference of 90 degrees with respect to the signal S ₄ , that is, the original signal (desired signal), and the differential signal of the pulsed noise in the signal S ₁ is generated in correspondence with the existence period of the pulsed noise. Information of the edge of the start position of the zero section in the signal S ₄ (d in FIG. 5B) in the state superimposed on the level (the edge of the start position of the zero section becomes a granular edge according to the inclination direction of the original signal) Alternatively, the length of the edge may vary depending on the degree of inclination of the arrival signal and the degree of inclination of the original signal.

즉, 미분회로(6)로 부터의 출력신호(S₄)(제5b도의 d), 샘플홀드회로(7)에 부여하고, 이 제2의 샘플홀드회로(7)에서 신호(S₄)에 있어서의 제로구간이 상기 제로구간의 직전의 신호(S₄)의 신호레벨의 상태로 유지되어 있는 상태의 홀드 기간으로 되어 있는 신호(S₅)을 만들어 상기의 신호(S₅)에 있어서의 홀드 기간의 신호만을 게이트회로(8)에서 인출하면 제5b도의 f로 표시한 바와 같은 신호(S₆)가 얻어지는 것이며, 이 신호(S₆)는 상기와 같이 미분회로(6)로 부터의 출력신호(S₄)에 있어서의 제로구간의 개시 위치의 연부가 가지고 있던 원신호의 경사정보를 극성과 전압치에 의하여 표시하고 있는 것으로 되어 있다.That is, the output signal S ₄ from the differential circuit 6 (d in FIG. 5B) and the sample hold circuit 7 are applied to the signal S ₄ in the second sample hold circuit 7. in this method the zero interval of creating a signal (S _5), which is in the holding period in the state which is held to the state of the signal level of the signal (S ₄₎ just before the zero interval in the signal (S ₅₎ hold If only the signal of the period is extracted from the gate circuit 8, a signal S ₆ as shown by f in FIG. 5B is obtained, and this signal S ₆ is an output signal from the differential circuit 6 as described above. The inclination information of the original signal that the edge of the start point of the zero section in (S ₄ ) has is displayed by the polarity and the voltage value.

또 다른 실시예로서 제6a도, 제6b도를 도시하였는데, 제6a도에 있어서 지연회로(2)로 부터 출력된 입력오디오신호(S₁)는 제1의 샘플홀드회로(5)에 공급되나, 이 제1의 샘플홀드회로(5)는 그것에 입력된 제6b도 a의 입력오디오신호(S₁)에 혼입되어 있는 각 펄스성 잡음 N₁, N₂, N₃의 존재기간의 직전의 신호(S₁)의 신호레벨을 펄스성 잡음의 존재기간에 걸쳐서 유지토록 하는 동작을 제어신호(S₂)의 제어하에서 행한다. 따라서, 상기 제1의 샘플홀드회로(5)로 부터는 제6b도의 c로 나타내는 신호(S₃)가 출력되고, 이 신호(S₃)는 가산회로(10)에 그것의 일방 입력신호로서 부여된다.6A and 6B, the input audio signal S ₁ output from the delay circuit 2 is supplied to the first sample hold circuit 5 in FIG. 6A. The first sample hold circuit 5 is a signal immediately before the existence period of each of the pulsed noises N ₁ , N ₂ , and N ₃ mixed into the input audio signal S ₁ of FIG. 6b input thereto. The operation of maintaining the signal level of S ₁ over the existence period of the pulsed noise is performed under the control of the control signal S ₂ . Therefore, the signal S ₃ indicated by c in FIG. 6B is output from the first sample hold circuit 5, and this signal S ₃ is applied to the addition circuit 10 as its one input signal. .

상기한 가산회로(10)의 출력신호는 출력단자(11)로 송출됨과 동시에 미분회로(6)에 부여도고 미분회로(6)에서는 가산회로(10)로 부터의 출력신호 즉, 제6b도의 h로 나타내는 신호(S₈)를 미분한 제6b도의 d로 나타내는 바와 같은 신호(S₄)를 출력하여 그것을 제2의 샘플홀드회로(7)에 부여한다.The output signal of the addition circuit 10 is sent to the output terminal 11 and simultaneously applied to the differential circuit 6, and the differential circuit 6 outputs the signal from the addition circuit 10, that is, h of FIG. A signal S ₄ as shown in d of FIG. 6B obtained by dividing the signal S ₈ indicated by FIG. 6 is outputted and applied to the second sample hold circuit 7.

제2의 샘플홀드회로(7)는 제6b도의 d로 나타내고 있는 신호(S₄)에 있어서의 제어신호(S₂)의 펄스폭의 기간[입력오디오신호(S₁)에 있어서의 각 펄스성 잡음 N, N₂, N₃의 존재하는 기간과 같음]의 직전의 시간 위치신호의 신호레벨을, 제어신호(S₂)의 펄스폭의 기간에 걸쳐서 유지하도록 동작하므로 제2의 샘플홀드회로(7)로 부터는 제6b도의 e로 나타내는 것 같은 신호(S₅)가 출력되어서 그것이 게이트회로(8)에 공급된다. 게이트회로(8)는 제어신호(S²)의 기간 중에만 게이트를 열도록 동작하므로 게이트회로(8)로 부터의 출력신호는, 제6b도의 f로 나타내는 것 같은 신호(S₆)가 된다. 게이트회로(8)로 부터의 출력신호(S)는 입력전압치에 따라서 적분시정수가 변화하도록 구성된 가변적분 시정수의 직분회로(9)에 부여되고, 가변적분 시정수의 적분회로(9)에서는, 그것에 입력된 제6b도의 f로 나타내는 바와 같은 신호(S₆)를 적분하여 제6b도의 g로 나타내는 것 같은 보정신호(S₇)로서 출력하고, 그것을 가산회로(10)에 그것의 타방입력신호로서 부여한다.Sample-and-hold circuit of the second (7) of each pulse of the in the period [input audio signal (S ₁₎ of the pulse width of the control signal (S ₂₎ of the signal (S _4), which represents a degree of claim 6b d Is equal to the period of noise N, N ₂ , N _3] , so that the signal level of the time position signal immediately before is maintained over the period of the pulse width of the control signal S ₂ . From 7), a signal S ₅ as shown by e in FIG. 6B is output and supplied to the gate circuit 8. Since the gate circuit 8 operates to open the gate only during the period of the control signal S ² , the output signal from the gate circuit 8 becomes a signal S ₆ as shown by f in FIG. 6B. The output signal S from the gate circuit 8 is supplied to the integrating circuit 9 of the variable integral time constant configured to change the integral time constant in accordance with the input voltage value. In the integrating circuit 9 of the variable integral time constant, The signal S ₆ as shown in f of FIG. 6b input thereto is integrated and output as a correction signal S ₇ as shown in g in FIG. 6b, and the other input signal thereof is added to the addition circuit 10. As given.

가산회로(10)에서는 상기한 바 제1의 샘플홀드회로(5)의 출력신호(S₃)(제2c도)와 가변적분 시정수의 적분회로(9)로부터 출력된 보정신호(S₇)를 가산하여 제6b도의 h로 나타내는 바와 같은 신호(S₈)를 출력단자(11)에 출력한다. 이 출력단자(11)에 출력되는 신호(S₈)는, 입력오디오 신호(S₁)의 펄스성 잡음 N₁, N₂, N₃이 제1의 샘플홀드회로(5)에 있어서의 홀드 동작에 의하여 제거된 상태의 신호(S₃)에 대하여 미분회로(6), 제2의 샘플홀드회로(7), 게이트회로(8) 및 가변적분 시정수의 적분회로(9) 등의 일련의 회로의 동작에 의하여 만들어진 보정신호(S₇)가 가산되는 것에 의하여 원래의 오디오신호(희망신호)의 파형에 근사한 파형으로 청감적으로 부자연성이 적은 신호로 되어 있는 것이다.In the addition circuit 10, as described above, the output signal S ₃ (Fig. 2C) of the first sample hold circuit 5 and the correction signal S ₇ output from the integration circuit 9 of the variable integral time constant are as described above. Is added to output a signal S ₈ as shown by h in FIG. 6B to the output terminal 11. The signal S ₈ output to the output terminal 11 is a pulsed noise N ₁ , N ₂ , N ₃ of the input audio signal S ₁ in the hold operation in the first sample hold circuit 5. A series of circuits such as a differential circuit 6, a second sample hold circuit 7, a gate circuit 8, and an integral circuit 9 of a variable integral time constant with respect to the signal S ₃ removed by By adding the correction signal S ₇ produced by the operation of the waveform, the waveform approximates the waveform of the original audio signal (desired signal).

제1의 샘플홀드회로(5)의 출력신호(S₃)에 대하여 가산기(6)로 가산되어야 할 보정신호(S₇)로서는 입력오디오신호(S₁)에 있어서의 각 펄스성 잡음의 기간이 제1의 샘플홀드회로(5)에 의하여 각각의 펄스성 잡음의 기간 직전의 신호레벨에 유지된 것에 의하여 상실된 원신호(희망신호)의 경사정보를 복원시키도록 한 것이 아니면 안 되나, 그와 같은 보정신호(S₇)는 상기 일련의 회로 즉, 미분회로(6), 제2의 샘플홀드회로(7), 게이트회로(8) 및 가변적분 시정수의 적분회로(9) 등 일련의 회로에 의하여 용이하게 만들수가 있다.As the correction signal S ₇ to be added to the adder 6 with respect to the output signal S ₃ of the first sample hold circuit 5, the period of each pulsed noise in the input audio signal S ₁ is defined. The first sample hold circuit 5 should be configured to restore the inclination information of the original signal (desired signal) lost by being held at the signal level immediately before the period of each pulsed noise, but such The correction signal S ₇ is applied to a series of circuits such as the differential circuit 6, the second sample hold circuit 7, the gate circuit 8, and the integral circuit 9 of the variable integral time constant. It can be made easily.

상기의 점을 구체적으로 설명하면 다음과 같다. 펄스성 잡음의 혼입에 의하여 상기와 같이하여 상실되는 원신호(희망신호)의 경사정보는 원신호에 대한 펄스성 잡음의 혼입이 제2a도의 펄스성 잡음 N₁과 같이 원신호의 파형의 정상부분의 비교적 평탄한 부분에 혼입된 경우와 제6b도의 a의 펄스성 잡음 N₂와 같이 원신호의 교류축선 부분 즉, 원신호 중에서 최대의 경사를 나타내는 부분에 혼입된 경우와 제2a도의 펄스성 잡음 N₃와 같이 원신호에 있어서의 파형의 정상부와 교류축선과의 중간 부분에서 경사의 정도가 중 정도의 부분에 혼입된 경우와에 있어서 각각 다르므로 제6b도의 a에 있어서의 펄스성 잡음 N₁, N₂, N₃의 혼입에 의하여 원신호에서 상실하게 되는 경사정보와 대응하여 발생시켜야 할 보정신호(S₇)로서는 펄스성잡음 N₁이 혼입되고 있던 원신호 부분과 대응하는 부분에 사용되는 보정신호는 제2도 중에서 시각 t₁→t₂에 나타내는 보정신호(S₇)(제2g도)와 같이 그 경사가 가장 완만하고 또 펄스성 잡음 N₂이 혼입되어 있던 원신호 부분과 대응하는 부분에 사용되는 보정신호는 제6b동 중에서 시각 t₃→t₄로 나타내고 있는 보정신호(제6b도의 g)와 같이 그 경사가 가장 가파르고 다시금 펄스성 잡음 N₃이 혼입되고 있던 원신호 부분과 대응하는 부분에 사용되는 보정신호는 제6b도 중에서 시각 t₅→t₆에 나타내고 있는 보정신호(S)(제2도의 ))와 같이 그 경사가 중 정도의 것으로 되지 않으면 안 된다.The above point is specifically demonstrated as follows. The inclination information of the original signal (desired signal) lost as described above due to the mixing of the pulsed noise indicates that the mixing of the pulsed noise with respect to the original signal is the normal part of the waveform of the original signal as shown in the pulsed noise N ₁ of FIG. Is mixed in a relatively flat portion of the signal, and is mixed in the AC axis portion of the original signal, i.e., the portion showing the greatest inclination among the original signals, as in the pulsed noise N ₂ of FIG. _As shown in Fig. ₃ , since the degree of inclination is different from the case where the degree of inclination is mixed in the middle part between the top part of the waveform and the AC axis in the original signal, the pulsed noise N ₁ in FIG. As a correction signal S ₇ to be generated corresponding to the inclination information lost in the original signal due to the mixing of N ₂ and N _3, the pulse noise noise N ₁ is used for the portion corresponding to the original signal portion that was mixed. The correction signal corresponds to the portion of the original signal in which the inclination is the most gentle and the pulsed noise N ₂ is mixed, as shown in the correction signal S ₇ (Fig. 2g) shown at time t ₁ → t ₂ in FIG. The correction signal used in the portion corresponds to the original signal portion in which the slope is steepest and the pulsed noise N ₃ is mixed again, as shown in the correction signal (g of FIG. 6b) indicated at time t ₃ → t ₄ among the sixth buildings. The inclination signal used in the part of Fig. 6B must be of a moderate degree as in the correction signal S (Fig. 2) shown at time t ₅ ? T ₆ in Fig. 6B.

그리고, 제6b도의 g로 나타내는 것 같은 보정신호(S₇)와 같이 각각 다른 경사를 나타내는 신호는 원신호의 경사정보를 극성과 전압치와로 나타내고 있는 바와 같은 신호(S₆)(제2f도)를 입력전압치에 따라서 적분시정수가 변화하도록 구성되어 있는 가변적분 시정수의 적분회로(9)에 부여하여 그 적분회로(9)로 부터의 출력신호로서 얻을 수가 있다. 또 상기와 같이 극성과 전압치와에 의하여 원신호의 경사정보를 나타내고 있는 바와 같은 신호(S₆)는 가산회로(10)의 출력신호(S₈)(제6b도의 h)를 미분회로(6)에 의하여 미분해서 얻은 신호(S₄) 즉, 원신호(희망신호) 및 신호(S₈) 등에 대하여 90도의 위상차를 나타내고 있는 동시에 신호(S₈)에 있어서의 신호의 직선보간 기간과 대응하여 발생된 일정한 신호레벨을 나타내는 것 같은 신호구간을 가지고 있는 신호(S₄)(제6b도의 d)에 있어서의 상기한 일정한 신호레벨을 나타내는 신호구간의 신호레벨의 정보[신호(S₈)에 있어서의 신호의 직선보간 기간과대응하여 발생된 일정한 신호레벨을 나타내는 것 같은 신호 구간의 신호레벨은 원신호의 경사 방향에 따라서 정의 신호레벨로 되거나 혹은 부의 신호레벨로 되거나 하는 것 같이 원신호의 경사 방향에 의하여 극성을 달리하고 또, 원신호에 있어서의 경사의 정도에 따라서, 제로레벨에서의 신호레벨의 크기가 변화되고 있다]에 근거하여 만들어 낼 수가 있다.And, a signal representing a different inclination as shown in 6b degrees g calibration signal (S _7), such as to indicate to the signal (S ₆₎ (claim 2f, as it represents the slope information of the original signal with the polarity and the voltage value Fig. ) Is given to the integral circuit 9 of the variable integral time constant configured to change in accordance with the input voltage value, and can be obtained as an output signal from the integral circuit 9. As described above, the signal S ₆ , which represents the inclination information of the original signal by the polarity and the voltage value, is used to convert the output signal S ₈ (h of FIG. 6B) of the addition circuit 10 into the differential circuit 6. Phase difference of the signal S ₄ obtained by differentiating the signal S ₄ , that is, the original signal (desired signal), the signal S ₈ , and the like, and corresponding to the linear interpolation period of the signal in the signal S ₈ . In the signal level information (signal S ₈ ) of the signal section indicating the above-mentioned constant signal level in the signal S ₄ (d in FIG. 6B) having a signal section that appears to indicate the generated constant signal level. The signal level of the signal section, which is indicative of the constant signal level generated in response to the linear interpolation period of the signal, becomes the positive signal level or the negative signal level depending on the direction of inclination of the original signal. On By varying the polarity and again, may be a change in the signal level of the size in a zero level according to the degree of slope of the original signal; and can be created based on.

즉, 미분회로(6)으로 부터의 출력신호(S₄)(제2d도)를 제2의 샘플홀드회로(7)에 부여하여 이 제2의 샘플홀드회로(7)에서 신호(S₄)에 있어서의 일정한 신호레벨을 나타내는 것 같은 신호구간의 직전신호(S₄)의 신호레벨의 상태에 유지되어 있는 상태의 홀드 기간으로 되어 있는 신호(S₅)를 만들어 상기 신호(S₅)에 있어서의 홀드 기간의 신호만을 게이트회로(8)에서 인출하면 제6b도의 f에 나타내는 것 같은 신호(S₆)가 얻어지는 것이며 이 신호(S₆)는 상기한 바와 같이 미분회로(6)에서의 출력신호(S₂)에 있어서의 일정한 신호레벨을 나타내는 것 같은 신호구간의 신호레벨이 가지고 있던 원신호의 경사정보를 극성과 전압치에 의하여 나타내는 것으로 되어 있다.That is, the output signal S ₄ (FIG. 2d) from the differential circuit 6 is applied to the second sample hold circuit 7 and the signal S ₄ in the second sample hold circuit 7. creating a signal interval immediately before the signal (S ₄₎ the signal (S _5), which is in the holding period in the state held in the state of the signal level of the same would indicate a certain signal level according to the according to the signal (S ₅₎ If only the signal of the hold period of is taken out from the gate circuit 8, a signal S ₆ as shown in f of FIG. 6B is obtained, and this signal S ₆ is an output signal from the differential circuit 6 as described above. The inclination information of the original signal that the signal level in the signal section, which is indicative of the constant signal level in (S ₂ ), is represented by the polarity and the voltage value.

제6b도의 f로 나타내고 있는 바와 같은 신호(S₈)를 적분하게 제6b도의 f로 나타내는 것 같은 보정신호(S₇)를 만들어 내는 적분회로(9)는, 이미 말한 바와 같이 그것에 가하여진 입력신호[신호(S₆)]의 전압치에 따라서 적분시정수가 변화한는 것 같은 가변적분 시정수의 적분회로이나 제6c도에 상기한 가변적분 시정수의 적분회로(9)의 구체적인 일예의 구성을 나타낸다.The integrating circuit 9 which generates the correction signal S ₇ as shown in f of FIG. 6B by integrating the signal S ₈ as shown in FIG. 6B is an input signal applied thereto. Fig. 6 shows the configuration of a specific example of the integral circuit of the variable integral time constant whose integral time constant changes in accordance with the voltage value of [signal S ₆ ] or the integral circuit 9 of the variable integral time constant described above in Fig. 6C. .

제6c도에 있어서 (9a)는 입력단자, (9b)는 출력단자, (9c)는 제어신호의 공급단자이며, 이들의 각 단자(9a) 내지 (9c)의 도면 부호는, 제6a도 중에 나타내는 가변적분 시정수의 적분회로(9)의 블럭에도 참고하기 위하여 표시하고 있다.In FIG. 6C, 9a is an input terminal, 9b is an output terminal, and 9c is a supply terminal for a control signal, and reference numerals of these terminals 9a to 9c are shown in FIG. 6a. The block of the integral circuit 9 of the variable integral time constant shown is also shown for reference.

제6c도에 있어서, (X₁) 내지 (X₃)는 트랜지스터, (R₁) 내지 (R₅)는 저항, (VR)는 가변저항기, (C)는 콘덴서, (-A)는 이득(-1)의 위상반전용 증폭기이며, 또 (SW)는 제어신호의 공급단자(9c)에 공급되는 제어신호(S₂)에 의하여 개폐제어되는 스위치로서, 이 스위치(SW)는 제어신호(S₂)가 하이레벨의 상태인 때에 오프의 상태가 되도록 한 동작을 행한다. 또한, 이 스위치(SW)로서는 전자 스위치가 사용된다.In FIG. 6C, (X ₁ ) to (X ₃ ) are transistors, (R ₁ ) to (R ₅ ) are resistors, (VR) is a variable resistor, (C) is a capacitor, and (-A) is a gain ( -1) is a phase shift amplifier, and SW is a switch which is controlled to be opened and closed by a control signal S ₂ supplied to a supply terminal 9c of a control signal, and this switch SW is a control signal S. _{When 2} ) is in the high level state, the operation is made to be in the off state. In addition, an electronic switch is used as this switch SW.

트랜지스터(X₁)의 에미터는 저항(R₃)을 통하여 플러스전원(+Vcc)에 접속되어 있고, 또 트랜지스터(X₂)의 에미터는 저항(R₄)을 통하여 마이너스전원(-Vcc)에 접속되어 있고, 다시 상기한 트랜지스터(X₁), (X₂)의 콜렉터는 공통 접속되어서 트랜지스터(X₃)의 베이스에 접속됨과 동시에 콘덴서(C)의 비접지측과 스위치(SW)의 고정접점(F)에 접속되어 있다.The emitter of transistor X ₁ is connected to positive power supply (+ Vcc) through resistor R ₃ , and the emitter of transistor X ₂ is connected to negative power supply (-Vcc) through resistor R ₄ . In addition, the collectors of the transistors X ₁ and X ₂ described above are connected in common and connected to the base of the transistor X ₃ , and at the same time, the non-grounded side of the capacitor C and the fixed contact point of the switch SW ( Is connected to F).

상기한 트랜지스터(X₁), (X₂)의 베이스는 플러스전원(+Vcc)과 마이너스전원(-Vcc) 사이에 설치된 저항(R₁)과 가변저항기(VR)와 저항(R₂)으로 이루어지는 저항회로망에 있어서의 각각 소정의 접속점, 즉 트랜지스터(X₁)의 베이스는 저항(R₁)과 가변저항기(VR)와의 접속점, 트랜지스터(X₂)의 베이스는 저항(R₂)과 가변저항기(VR)와의 접속점에 각각 접속되어 있고, 또 트랜지스터(X₃)의 콜렉터는 플러스전원(+Vcc)에 접속되며 트랜지스터(X₃)의 에미터는 저항(R₅)을 통하여 마이너스전원(-Vcc)에 접속되어 있다. 접동자가 위상반전용 증폭기(-A)의 출력측에 접속되어 있는 가변저항기(VR)는 입력단자(9a)의 전위가 제로의 상태에 있어서 트랜지스터(X₁), (X₂)의 콜렉터의 전위나 출력단자(9₆)의 전위가 각각 제로의 상태가 되도록 조정하기 위하여 사용되나, 이 가변저항기(VR)는 각 트랜지스터(X₁) 내지 (X₅)의 특성이나 저항(R) 내지 (R)의 저항치 등에 편차가 없을 경우에는 동일 저항치를 지닌 2개의 저항기로 바꿀 수가 있다.The base of the transistors (X ₁ ), (X ₂ ) is composed of a resistor (R ₁ ), a variable resistor (VR) and a resistor (R ₂ ) provided between a positive power supply (+ Vcc) and a negative power supply (-Vcc). Each predetermined connection point in the resistance network, that is, the base of the transistor X ₁ is a connection point between the resistor R ₁ and the variable resistor VR, and the base of the transistor X ₂ is a resistor R ₂ and the variable resistor ( are respectively connected to a node between VR), also transistor (X ₃₎ collector to the negative power supply (-Vcc) and connected to the positive voltage source (+ Vcc) via an emitter resistor (R ₅₎ of the transistor (X ₃₎ of the Connected. The variable resistor VR, in which the slider is connected to the output side of the amplifier for phase change (-A), has the potential of the collectors of the transistors X ₁ and X ₂ when the potential of the input terminal 9a is zero. It is used to adjust the potential of the output terminal 9 ₆ to be in the zero state, respectively, but this variable resistor VR is characterized by the characteristics of each transistor X ₁ to (X ₅ ) or the resistances R to (R). If there is no deviation in the resistance value, the two resistors with the same resistance value can be replaced.

제3도의 가변적분 시정수의 적분회로(9)의 입력단자(9a)에 공급되는 신호(S₆)는 기술한 바와 같이 오디오신호(S₁)에 혼입되어 있는 펄스성 잡음이 오디오신호(S₁)의 파형상의 어떠한 관계 위치에 존재하고 있는지에 의해 그의 극성이나 파고치 등을 달리하고 있는 것으로 되어 있다.As described above, the signal S ₆ supplied to the input terminal 9a of the integrating circuit 9 of the variable integral time constant of FIG. 3 is mixed with the audio signal S ₁ . _The polarity, crest value, and the like differ depending on the relative position on the waveform of ₁ ).

그리고 가변적분 시정수의 적분회로(9)는 입력단자(9a)의 전압이 제로인 상태에 있어서 트랜지스터(X₁), (X₂)와 저항(R₃), (R₄)에 의하여 구성되어 있는 정전류회로중의 점(Z)의 전압이 제로가 되는 것 같은 기준의 동작 상태에서의 동작을 행한다. 입력단자(9a)의 전압이 정극성인 때는 트랜지스터(X₁), (X₂) 및 저항(R₃), (R₄)으로 부터 이루어지는 정전류 회로중의 점(Z)의 전압이 입력단자 (9a)의 같은 정극성의 전압이 되고 또 입력단자(9a)의 전압이 부극성인 때는 상기(Z)점의 전압은 입력단자(9a)의 전압과 같은 부극성의 전압으로 된다.The integrating circuit 9 of the variable integral time constant is constituted by transistors X ₁ , X ₂ and resistors R ₃ and R ₄ in the state where the voltage of the input terminal 9a is zero. The operation is performed in the reference operating state in which the voltage at the point Z in the constant current circuit becomes zero. When the voltage at the input terminal 9a is positive, the voltage at the point Z in the constant current circuit formed from the transistors X ₁ , X ₂ and resistors R ₃ , R ₄ is the input terminal 9a. When the voltage of the same positive polarity of ()) and the voltage of the input terminal 9a is negative, the voltage at the point (Z) becomes a negative voltage equal to the voltage of the input terminal 9a.

따라서, 정전류회로중의 Z점에 접속되어 있는 콘덴서(C)는 적분회로(9)의 입력단자(9a)에 공급되는 신호(S₈)가 제로인 경우에는 충전되는 일이 없고 또한 신호(S₆)이 정극성의 경우에는 콘덴서(C)는 그것에 정전압이 발생하도록 신호(S₆)의 전압치에 따라서 정해지는 일정한 전류치에서 충전되어 가고 다시 신호(S₆)가 부극성인 경우에는 콘덴서(C)는 그것에 부전압이 발생하도록 신호(S₆)의 전압치에 따라서 정해지는 일정한 전류치로 충전되어 가게 된다.Therefore, the capacitor C connected to the Z point in the constant current circuit is not charged when the signal S ₈ supplied to the input terminal 9a of the integrating circuit 9 is zero and the signal S _6. When C is positive, the capacitor C is charged at a constant current value determined according to the voltage value of the signal S ₆ so that a constant voltage is generated. When the signal S ₆ is negative, the capacitor C is It is charged with a constant current value determined according to the voltage value of the signal S ₆ so that a negative voltage is generated.

그런데, 상기 콘덴서(C)의 양단에는 스위치(SW)의 고정접검(F)과 가동접검(V)와가 접속되어 있고, 스위치(SW)는 제어신호(S₂)의 하이레벨의 기간에만 오프의 상태가 되어서 그 기간만에 콘덴서(C)에 대한 충전동작이 허용되므로 콘덴서(C)의 단자전압은 적분회로(9)에 공급된 신호(S₆)의 펄스폭 내에 있어서 신호(S₆)의 극성에 응한 극성을 가지며 또한 신호(S₆)의 전압치에 응하여 행해지는 일정한 경사에서 직선적으로 점차 커지는 변화 특성을 나타내는 신호(S₇)(제2g도)가 된다. 콘덴서(C) 내에 있어서의 단자전압의 변화가 직선적인 경사특성을 나타내는 것은 콘덴서(C)에 대한 충전이 트랜지스터(X₁), (X₂) 저항(R₃), (R₄) 등으로 이루어지는 정전류회로로부터의 일정전류에 의하여 행하여지도록 되어 있기 때문이다.By the way, both ends of the condenser C are connected to the fixed check F and the movable check V of the switch SW, and the switch SW is turned off only during the period of the high level of the control signal S ₂ . be the state the terminal voltage of the capacitor (C), because the charging operation is allowed for the capacitor (C) in only the period of the signal (S _6), within the pulse width of the signal (S ₆₎ supplied to the integrating circuit 9 It becomes a signal S ₇ (Fig. 2g) which has a polarity corresponding to the polarity and exhibits a change characteristic that increases gradually linearly at a constant inclination performed in response to the voltage value of the signal S ₆ . The change in the terminal voltage in the capacitor C exhibits a linear inclination characteristic that the charge to the capacitor C is composed of transistors X ₁ , X ₂ resistors R ₃ , R ₄ , and the like. This is because it is performed by a constant current from the constant current circuit.

가변적분 시정수의 적분회로(9)에 의하여 만들어진 제2g도로 나타내는 보정신호(S₇)는 희망신호(원신호)에 있어서의 펄스성 잡음의 존재기간의 희망신호의 경사를 근사하게 직선보간할 수 있도록 되어 있고 따라서 제1의 샘플홀들회로(5)의 출력신호(S₃)와 상기한 보정신호(S₇)와가 가산회로(10)에 있어서 가산되어 얻어지는 출력신호(S₈)는 제6b도의 h로 도시한 바와 같이 원신호에 근사한 파형을 가지는 것으로 된다.The correction signal S ₇ represented by the second g degree produced by the integrating circuit 9 of the variable integral time constant can linearly interpolate the inclination of the desired signal during the period of existence of the pulsed noise in the desired signal (the original signal). Therefore, the output signal S ₈ obtained by adding the output signal S ₃ of the first sample hole circuit 5 and the correction signal S _{7 in the} addition circuit 10 is equal to the first. As shown by h of 6b, the waveform has a waveform close to the original signal.

이상 상세한 설명에서 명배한 바와 같이 본 발명의 펄스성 잡음의 저감장치는 펄스성 잡음의 혼입한 기간 중 단지 전송계의 이득을 감쇄하도록 하거나 혹은 펄스성 잡음의 기간 중 신호레벨을, 펄스성 잡음의 직전신호인 신호레벨에 유지하도록 하여 펄스성 잡음의 저감을 꾀하게 한 이미 상기 종래법에 의한 펄스성 잡음의 저감장치와는 다르며 펄스성 잡음의 기간 중 발생하는 신호의 결락에 대한 보간도 행하여지기 때문에 청감적으로 부자연성을 일으키는 일 없이 펄스성 잡음의 저감을 효과적으로 행하는 것이 가능하며, 또 결락신호의 보간을 위한 회로구성도 간단한 아나로그회로로 실현 가능하기 때문에 저렴한 코스트로 성능이 뛰어난 오디오기기를 용이하게 제공할 수가 있다.As is evident from the above detailed description, the apparatus for reducing pulsed noise of the present invention only attenuates the gain of the transmission system during the mixing period of the pulsed noise, or sets the signal level during the period of the pulsed noise, It is different from the conventional device for reducing pulsed noise, which is designed to reduce the pulsed noise by maintaining it at the signal level, which is the last signal, and also interpolates the missing signal during the period of the pulsed noise. It is possible to effectively reduce pulsed noise without audibly causing unnaturalness, and the circuit configuration for interpolation of missing signals can be realized with a simple analog circuit, so that an audio device having excellent performance at a low cost is easy. Can be provided.

또한, 본 발명의 펄스성 잡음의 저감장치는, 펄스성 잡음이 발생하고 있는 기간 폭이 좁은 경우에는 충분한 효과를 기대할 수 있으나 펄스성 잡음이 발생하고 있는 시간 폭이 넓은 경우에는 보정 효과가 약간 저하하는 일이 있다. 그러나 자동차나 오토바이 등에 의한 점화장치 잡음, 전동기가 내장되어 있는 전기기기에서 발생되는 펄스성 잡음, 오디오디스크에 부착되어 있는 먼지나 자국 등으로 발생하는 팝잡음, 비디오디스크의 신호 결락시에 음성 신호에 발생하는 드롭아웃잡음 기타의 펄스성 잡음에 유효하게 응용될 수 있는 것은 물론이다.In addition, the pulse noise reduction device of the present invention can be expected to have sufficient effects when the period of time in which the pulse noise is generated is narrow, but the correction effect slightly decreases when the time period in which the pulse noise is generated is wide. There is work to do. However, ignition noise from cars and motorcycles, pulsed noise from electric devices with built-in motors, pop noise from dust and traces attached to audio discs, and audio signals when video discs are lost. Of course, the dropout noise generated can be effectively applied to other pulsed noise.

Claims

Means for detecting a pulsed noise of an input audio signal increase including pulsed noise to generate a control signal having a pulse width corresponding to a period during which the pulsed noise is generated and correspondingly to the pulsed noise in the input audio signal. The control after delaying the input audio signal containing the pulsed noise by a delay circuit having a delay time approximately equal to the time difference between the control signal generated by the generating means of the control signal and the pulsed noise corresponding to the control signal. Means for imparting a first sample-hold circuit to which a signal is supplied as a sampling pulse, and means for imparting an output circuit of the output signal of the first sample-hold circuit and the delay circuit 2 or the first sample-hold circuit. (5) or means for applying one of the output signals of the addition circuit 10 to the differential circuit and the differential circuit. Means for providing an output signal to a second sample hold circuit supplied with the control signal as a sampling pulse, and an output signal of the second sample hold circuit to a gate circuit supplied with the control signal as a gate signal. Means for providing a correction signal by applying a means for giving and an output signal of said gate circuit to an integral circuit of a variable integral time constant configured to change according to an input voltage value, means for obtaining a correction signal, means for obtaining said correction signal, and said correction signal And a means for adding the correction signal and the output signal of the first sample and hold circuit to the addition circuit to output an audio signal of which pulsed noise is reduced from the addition circuit.

2. An apparatus for reducing pulsed noise according to claim 1, wherein the integral circuit of the variable integral time constant has a linear integral characteristic.

2. An apparatus for reducing pulsed noise according to claim 1, wherein the integrating circuit of the variable integral time constant is configured to obtain an integral output signal having a polarity corresponding to the polarity of the signal input thereto.