KR860000257B1

KR860000257B1 - Synchronizing signal changing circuit

Info

Publication number: KR860000257B1
Application number: KR1019840002009A
Authority: KR
Inventors: 어수진; 이기석
Original assignee: 동양정밀공업 주식회사; 권혁조
Priority date: 1984-04-17
Filing date: 1984-04-17
Publication date: 1986-03-21
Also published as: KR850008256A

Abstract

An switching circuit provides either one of an outer or inner synchronous signal when the video system comprises a number of apparatuses, e.g., a camera, recorder and recorder. When the outer synchronous signal is provided, the signal is converted to a high- level DC signal at a rectifying and stabilizing circuit(2). The signal level of the inner synchronous signal generator(5) is comparatively low, so that a switching circuit(4) turns off the inner synchronous signal generator and supplies the outer synchronous signal only to the system.

Description

Synchronous signal exchange circuit of video equipment

제1도는 본 발명의 전체구성 블록도.1 is an overall block diagram of the present invention.

제2도는 제1도의 세부 회로도.2 is a detailed circuit diagram of FIG.

제3도는 제2도의 집적회로 (I.C)(5), (3)의 내부기능도.3 is an internal functional diagram of the integrated circuit (I.C) (5), (3) of FIG.

모니터, 카메라, 영상기록등 하나의 영상기기에 다수의 또 다른 영상기기를 조합 연결 사용코져 할 때상호의 동기신호가 일치되어 안정한 화면이 나타나도록 요구되었다. 이 경우, 시스템외부동기와 내부동기가 정합되는 시스템동기를 필요로 하는 바 본 별명은 각각의 셋트에 외부동기 신호를 입력시켜서 시스템 동기를 구하는 경우 외부동기 신호가 입력되면 내부동기신호 발생회로가 동작을 중단하여 외부동기신호만이 출력되고 외부동기신호가 입력되지 않으면 내부동기신호 발생회로가 동작하여 내부동기신호를 출력시키는 것으로서 체계적인 동기 교환 작용을 하도록 발명된 것이다.When combining multiple video devices such as a monitor, a camera, and a video recorder in combination, it is required to display a stable screen by matching mutual synchronization signals. In this case, the system synchronization is required to match the external synchronization with the internal synchronization. In the case of obtaining system synchronization by inputting the external synchronization signal to each set, the internal synchronization signal generation circuit operates when the external synchronization signal is input. If only the external synchronous signal is outputted and the external synchronous signal is not input, the internal synchronous signal generating circuit operates to output the internal synchronous signal.

종래에는 동기교환 작용을 필요로 할 경우에는 내부동기 신호 발생 회로를 차단시키는 스위치를 따로 설치하거나 또는 릴레이를 이용해왔다. 그러나 이와 같은 것은 사용상의 번거로움과 회로가 복잡해지며 또한 추가 릴레이의 사용에 따른 비용의 부담등 상당한 불이익을 초래케 하였다.Conventionally, when a synchronous exchange action is required, a switch for disconnecting the internal synchronous signal generation circuit is separately installed or a relay is used. However, this has resulted in significant disadvantages such as cumbersome operation and complicated circuits, and the burden of using additional relays.

본 발명에서는 이와같은 제반 결점을 해결하기 위하여 발명된 것으로서 도면에 의해 상세히 설명하면 다음과 같다.In the present invention, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명의 전체구성 블록도로서, 각 블록간의 상호 동작 상태를 설명하면 다음과 같다. 외부동기신호가 입력단자(1)에 입력되면 이 신호는 정류 및 안정화회로(2)를 거치면서 정류되고 전위는 일정하게 되어 게이트회로(3) 및 교환회로(4)로 전달된다. 정류 및 안정화회로(2)를 거치면서 외부동기신호는 직류전위 상태로 바뀌어서 높은 전위 상태로 게이트회로(3)에 입력되고, 교환회로(4)에서 내부동기신호 발생회로(5)는 낮은 전위상태가 입력되어서 내부 동기신호 발생회로(5)를 오프(off)시키므로 내부동기신호가 발생되지 않는다. 즉, 입력된 외부동기 신호만이 게이트회로(3)의 논리작용에 의해서 수직 및 수평동기 신호로 출력된다.FIG. 1 is a block diagram showing the overall configuration of the present invention. Referring to FIG. When the external synchronous signal is input to the input terminal 1, the signal is rectified through the rectification and stabilization circuit 2, and the potential is constant, and is transmitted to the gate circuit 3 and the switching circuit 4. Through the rectification and stabilization circuit (2), the external synchronous signal is converted into a DC potential state and input to the gate circuit (3) at a high potential state, and in the exchange circuit (4), the internal synchronous signal generation circuit (5) is at a low potential state. Is input to turn off the internal synchronization signal generating circuit 5, so that no internal synchronization signal is generated. That is, only the input external synchronization signal is output as vertical and horizontal synchronization signals by the logic operation of the gate circuit 3.

한편 외부동기 신호가 입력단자(1)에 입력되지 않으면, 교환회로(4)에서 내부동기신호 발생회로(5)로 높은 전위상태가 입력되어서 내부동기신호 발생회로(5)를 온(ON)시켜 내부 동기신호가 발생되고 이 신호와 교환회로(4)에서 출력되는 낮은 전위상태가 게이트회로(3)로 입력되며, 이 게이트회로(3)의 논리작용에 의해서 내부 동기신호만이 출력 단자(6)로 출력된다.On the other hand, if the external synchronous signal is not input to the input terminal 1, a high potential state is inputted from the exchange circuit 4 to the internal synchronous signal generation circuit 5 to turn on the internal synchronous signal generation circuit 5. An internal synchronizing signal is generated and a low potential state output from this signal and the switching circuit 4 is input to the gate circuit 3, and only an internal synchronizing signal is output by the logic action of the gate circuit 3 (6). Will be printed).

제2도는 제1도의 세부회로도로서 외부동기신호가 입력단자(1)에 입력되면, 수평동기신호(H)는 콘덴서(C1) 및 저항(R1)을 거치면서 전위가 일정하게 유지되어 안정되고, 이 신호는 트랜지스터(Q1)의 베이스에 가해져서 트랜지스터(Q1)를 동작시켜 온 상태로 되므로 수평동기신호(H)는 트랜지스터(Q1)의 베이스에서 컬렉터를 거쳐 게이트회로(3)의 (9번) 단자로 입력된다. 또한 수직동기신호(V)는 콘덴서 (C2) 및 저항(R2)를 거치면서 전위가 일정하게 유지되어 안정되고, 트랜지스터(Q2)의 베이스에 가해져서 트랜지스터(Q2)가 온 상태가 되고 이 신호는 트랜지스터(Q2)의 베이스에서 컬렉터를 거치면서 반전되어 게이트회로(3)의 (12번)단자로 입력된다.FIG. 2 is a detailed circuit diagram of FIG. 1, when an external synchronization signal is input to the input terminal 1, the horizontal synchronization signal H is stabilized by keeping the potential constant while passing through the capacitor C1 and the resistor R1. Since the signal is applied to the base of the transistor Q1 and is turned on to operate the transistor Q1, the horizontal synchronous signal H passes through the collector at the base of the transistor Q1 and passes through the collector (No. 9). It is input to the terminal. In addition, the vertical synchronizing signal (V) is stabilized with the potential held constant while passing through the capacitor (C2) and the resistor (R2), and is applied to the base of the transistor (Q2) so that the transistor (Q2) is turned on and this signal is Inverted through the collector at the base of the transistor Q2 and input to the (12) terminal of the gate circuit (3).

또한 외부동기신호는 트랜지스터(Q1)의 컬렉터에서 저항(R4)를 거쳐 트랜지스터(Q3)의 베이스에 가해지며, 이 경우 콘덴서(C3)와 저항(R3)에 의해서 신호는 정류되어 직류전위 상태로 바뀌어서 트랜지스터(Q3)의 베이스 바이어스(Bias)로 작용하는 트랜지스터(Q3)가 동작영역에 들어가서 Vce(컬렉터와 에미터간의 포화 전압)는 0.2볼트(V)가 된다. 또한 트랜지스터(Q3)의 컬렉터에 연결된 트랜지스터(Q4)의 베이스에는 바이어스가 가해지지않으므로 트랜지스터(Q4)가 오프되어서 트랜지스터(Q4)의 컬렉터는 높은 전위상태가 되고, 이에 의해서 트랜지스터(Q5)의 베이스에 가해지는 전위가 Vce전압과 같으므로 트랜지스터(Q5)의 에미터 전위와 베이스 전위가 같아져서 트랜지스터(Q5)의 베이스에 바이어스가 가해지지 않아 트랜지스터(Q5)가 오프상태가 된다.In addition, the external synchronous signal is applied to the base of the transistor Q3 through the resistor R4 at the collector of the transistor Q1. In this case, the signal is rectified by the capacitor C3 and the resistor R3 to change to the DC potential state. The transistor Q3 serving as the base bias Bias of the transistor Q3 enters the operating region, and Vce (saturation voltage between the collector and the emitter) becomes 0.2 volts (V). In addition, since no bias is applied to the base of the transistor Q4 connected to the collector of the transistor Q3, the transistor Q4 is turned off so that the collector of the transistor Q4 is in a high potential state, whereby the base of the transistor Q5 Since the applied potential is equal to the Vce voltage, the emitter potential of the transistor Q5 and the base potential are the same, so that no bias is applied to the base of the transistor Q5, and the transistor Q5 is turned off.

이 경우 트랜지스터(Q5)의 컬렉터에서 내부동기신호 발생회로(5)로 전위가 가해지지 않으므로 내부동기신호발생회로(5)가 오프 상태가 되므로 내부동기신호가 발생하지 않는다. 이 경우 내부동기신호가 발생치 않으므로 게이트 회로(3)의 (2번)(6번)단자에는 신호가 입력되지 않으며 트랜지스터(Q4)의 컬렉터에서 높은 전위 상태가 게이트회로(3)의 (1번), (5번) 단자로 입력되어, 이 게이트 회로(3)의 논리작용에 의해서 기입력된 외부동기신호만이 출력단자(6)로 출력된다.In this case, since no potential is applied from the collector of the transistor Q5 to the internal synchronous signal generation circuit 5, the internal synchronous signal generation circuit 5 is turned off, so that no internal synchronous signal is generated. In this case, since no internal synchronization signal is generated, no signal is input to the (No. 2) or No. 6 terminal of the gate circuit 3, and the high potential state of the gate of the gate circuit 3 (No. ) And (No. 5) terminals, and only the external synchronization signal which has been previously input by the logic action of the gate circuit 3 is output to the output terminal 6.

한편, 외부동기 신호가 입력단자(1)에 입력되지 않으면, 트랜지스터Q3)가 오프상태가)되고 트랜지스터(Q4)는 온 상태가 되어서 트랜지스터(Q4)의 컬렉터는 낮은 전위상태가 된다. 또한, 트랜지스터(Q5)의 베이스전위가 트랜지스터(Q4)의 컬렉터 전위와 같아져서 트랜지스터(Q5)에 바이어스를 가해 줄 수 있을 정도로 낮으므로 트랜지스터(Q5)가 온상태가 되며 트랜지스터(Q5)의 컬렉터에는 에미터전위와 거의 같은 전위(0.2V차)가 출력되므로 이에 연결된 내부동기신호 발생회로(5)가 온 되어 동작하므로 내부동기신호가 발생하여 게이트회로(3)의 (2번), (6번) 단자에 입력된다. 또한 트랜지스터(Q4)의 컬렉터에서 낮은 전위 상태로 게이트회로(3)의 (1번), (5번) 단자로 입력될 경우 게이트회로(3)의 논리작용에 의해서 게이트회로(3)의 (10번), (11번) 단자에서 출력되는 신호는 내부동기신호만에 의해서 출력되어 출력단자(6)로 전달된다다.On the other hand, when no external synchronization signal is input to the input terminal 1, the transistor Q3 is turned off and the transistor Q4 is turned on so that the collector of the transistor Q4 is at a low potential state. In addition, since the base potential of the transistor Q5 is equal to the collector potential of the transistor Q4 so that the bias can be applied to the transistor Q5, the transistor Q5 is turned on and the collector of the transistor Q5 is turned on. Since the same potential (0.2V difference) as the emitter potential is output, the internal synchronous signal generator 5 connected to it is turned on and operates so that an internal synchronous signal is generated to generate (2) and (6) of the gate circuit 3. It is input to the terminal. In addition, when the transistor Q4 is input to the (No. 1) and (No. 5) terminals of the gate circuit 3 at a low potential state, the logic of the gate circuit 3 may be reduced by the logic action of the gate circuit 3. ) And (11) the signal output from the terminal is output by the internal synchronization signal only to the output terminal (6).

시말 하여의 부동기신호가 정류 및 안정화회로(2)에 입력될 경우 트랜지스터(Q3)의 컬렉터에 연결된 교환신호(4)의 동작에 의하여 내부동기신호 발생회로(5)가 동작을 중지하므로 내부동기 신호가 발생되지 않고, 정류 및 안정화회로(2)에서 게이트 회로(3)을 통하여 직접외부동기신호가 출력되며 외부동기 신호가 입력단자(1)을 거쳐 정류 및 안정화회로(2)에 입력되지 않을 경우 트랜지스터(Q3)의 컬렉터에 연결된 교환회로(4)의 동작에 의해서 내부동기 신호 발생회로(5)가 동작하여 내부동기 신호만이 게이트회로(3)을 통해서 출력된다. 그러므로 외부 동기 신호가 입력된 경우 내부동기신호 발생회로(5)가 동작을 중단하여 동기를 발생치 않고, 외부동기신호가 입력되지 않을 경우에는 내부동기신호 발생회로(5)가 동기를 발생하는 체계적인 동기 교환 작용을 하도록 발명한 것이다.When the floating signal is input to the rectification and stabilization circuit 2, the internal synchronous signal generation circuit 5 stops operation by the operation of the exchange signal 4 connected to the collector of the transistor Q3. No signal is generated, the external synchronous signal is directly output from the rectification and stabilization circuit 2 through the gate circuit 3 and the external synchronous signal is not input to the rectification and stabilization circuit 2 via the input terminal 1. In this case, the internal synchronous signal generation circuit 5 is operated by the operation of the exchange circuit 4 connected to the collector of the transistor Q3 so that only the internal synchronous signal is output through the gate circuit 3. Therefore, when the external synchronization signal is input, the internal synchronization signal generation circuit 5 stops operation to generate synchronization, and when the external synchronization signal is not input, the internal synchronization signal generation circuit 5 generates the synchronization. It is invented to have a synchronous exchange action.

Claims

As described in the text and shown in the drawings, the horizontal synchronous signal H and the vertical synchronous signal V of the input terminal 1 are connected to the transistors Q1 and Q2 of the rectification and stabilization circuit 2 by the capacitor ( It is connected via C1), (C2) and resistors R1, (R2), and the collector terminal of transistor Q3 of the rectification and stabilization circuit 2 is connected to the base terminal of transistor Q4 of the switching circuit 4. The collector terminal of transistor Q4 is connected to the base terminal of transistor Q5 via resistor R6, and the internal power supply 9V is connected to the collector terminal of transistor Q4 by , (No. 5) terminal, the collector terminal of transistor (Q5) is connected to the Vce terminal of the internal synchronization signal generation circuit (5), (No. 5), (No. 9) of the internal synchronization signal generation circuit (5) While the terminal is connected to the (2) and (6) terminals of the gate circuit 3, the rectifier and stabilization circuit (2) and the collector terminals of the transistors Q1 and (Q2) are connected to (9) of the gate circuit (3). , 12 times) is connected to the terminal (10), (11) horizontally from the terminal, the synchronization of the video unit, characterized in that the composed vertical synchronous signal to output the signal exchanging circuit.