Claims (2)
본문에 설명되고 도면에 도시된 바와 같이, 입력단자(I)의 수평동기신호(H)와 수직동기신호(V)가 정류 및 안정화 회로(2)의 트랜지스터(Q1),(Q2)로 콘덴서 (C1),(C2) 및 저항(R1),(R2)를 통하여 연결되고, 정류 및 안정화회로(2)의 트랜지스터(Q3)의 에미터 단자가 교환회로(4)의 트랜지스터(Q4)의 베이스 단자에 연결되고, 트랜지스터(Q4)의 컬렉터 단자가 게이트회로(3)의 (1번),(5번) 단자에 연결되며 트랜지스터(Q5)의 컬렉터 단자가 내부동기 신호발생회로 (5)의 Vcc 단자에 연결되고 내부동기신호 발생회로 (5)의 (5번)(9번)단자가 게이트회로(3)의 (2번)(6번)단자에 연결됨과 동시에 정류 및 안정화회로(2) 트랜지스터(Q1),(Q2)의 컬렉터 단자가 게이트회로(3)의 (9번), (12번) 단자에 연결되어 (10번),(12번) 단자로부터 수평, 수직동기신호가 출력되도록 구성된 것을 특징으로 하는 영상기기의 동기신호교환회로.As described in the text and shown in the drawings, the horizontal synchronizing signal H and the vertical synchronizing signal V of the input terminal I are connected to the transistors Q1 and Q2 of the rectifying and stabilizing circuit 2. It is connected via C1), (C2) and resistors R1, (R2), and the emitter terminal of transistor Q3 of the rectifying and stabilizing circuit 2 is the base terminal of transistor Q4 of the switching circuit 4. Is connected to the (1) and (5) terminals of the gate circuit 3 and the collector terminal of the transistor Q5 is connected to the Vcc terminal of the internal synchronization signal generating circuit (5). And (2) (6) terminals of the internal synchronous signal generation circuit (5) are connected to (2) (6) terminals of the gate circuit 3, and at the same time, the rectification and stabilization circuit (2) transistor ( The collector terminals of Q1) and (Q2) are connected to the (9) and (12) terminals of the gate circuit 3 so that the horizontal and vertical synchronization signals are output from the (10) and (12) terminals. Characterized Synchronous signal exchange circuit of video equipment.
특허청구의 범위 제 1항에 있어서, 트랜지스터(Q4)의 컬렉터 단자가 트랜지스터(Q5)의 베이스 단자에 저항(R6)을 통하여 연결되고, 내부전원 9V가 트랜지스터(Q4)(Q5)에 각각 공급되며 트랜지스터(Q4)의 베이스 단자가 정류 및 안정화회로(2)에 연결되고 컬렉터 단자가 게이트회로(3)에 연결되며, 트랜지스터(Q5)의 컬렉터 단자가 내부동기 신호 발생회로(5)에 연결되어 구성된 교환회로.The method of claim 1, wherein the collector terminal of the transistor Q4 is connected to the base terminal of the transistor Q5 via a resistor R6, and an internal power supply 9V is supplied to the transistors Q4 and Q5, respectively. The base terminal of the transistor Q4 is connected to the rectification and stabilization circuit 2, the collector terminal is connected to the gate circuit 3, and the collector terminal of the transistor Q5 is connected to the internal synchronous signal generation circuit 5 Switching circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.