KR850001246Y1 - Electronic lock - Google Patents

Electronic lock Download PDF

Info

Publication number
KR850001246Y1
KR850001246Y1 KR2019830003800U KR830003800U KR850001246Y1 KR 850001246 Y1 KR850001246 Y1 KR 850001246Y1 KR 2019830003800 U KR2019830003800 U KR 2019830003800U KR 830003800 U KR830003800 U KR 830003800U KR 850001246 Y1 KR850001246 Y1 KR 850001246Y1
Authority
KR
South Korea
Prior art keywords
counter
signal
terminal
bcd
switch
Prior art date
Application number
KR2019830003800U
Other languages
Korean (ko)
Other versions
KR840007436U (en
Inventor
유경도
Original Assignee
주식회사금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 허신구 filed Critical 주식회사금성사
Priority to KR2019830003800U priority Critical patent/KR850001246Y1/en
Publication of KR840007436U publication Critical patent/KR840007436U/en
Application granted granted Critical
Publication of KR850001246Y1 publication Critical patent/KR850001246Y1/en

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B49/00—Electric permutation locks; Circuits therefor ; Mechanical aspects of electronic locks; Mechanical keys therefor
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B45/00—Alarm locks
    • E05B45/06—Electric alarm locks
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B47/00—Operating or controlling locks or other fastening devices by electric or magnetic means
    • E05B47/0001—Operating or controlling locks or other fastening devices by electric or magnetic means with electric actuators; Constructional features thereof
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B47/00—Operating or controlling locks or other fastening devices by electric or magnetic means
    • E05B2047/0048—Circuits, feeding, monitoring
    • E05B2047/005—Opening, closing of the circuit
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
    • E05Y2900/00—Application of doors, windows, wings or fittings thereof
    • E05Y2900/10—Application of doors, windows, wings or fittings thereof for buildings or parts thereof
    • E05Y2900/13—Type of wing
    • E05Y2900/132—Doors

Landscapes

  • Lock And Its Accessories (AREA)

Abstract

내용 없음.No content.

Description

전자식 자물쇠 장치Electronic lock

제1도는 본 고안의 블럭 구성도.1 is a block diagram of the present invention.

제2도는 본 고안의 실시 회로도.2 is an implementation circuit diagram of the present invention.

제3(a)도, 제3(b)도는 본 고안에서 사용되는 솔레노이드 구동회로 예시도.3 (a) and 3 (b) is an illustration of a solenoid driving circuit used in the present invention.

제4도는 본 고안에서 사용되는 멜로디 회로 예시도.4 is a diagram illustrating a melody circuit used in the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 2, 3 : 암호선택부 4, 5, 5 : 타이밍회로부1, 2, 3: Password selector 4, 5, 5: Timing circuit

7, 8, 9 : BCD카운터 10, 11, 12 : 카운터신호제어부7, 8, 9: BCD counter 10, 11, 12: counter signal control unit

13 : 리세트스위치 14, 15 : 인버터13: reset switch 14, 15: inverter

16 : 조합회로부 17 : 솔레노이드구동부16: combination circuit unit 17: solenoid drive unit

18 : 멜로디회로부 A1-A4: 앤드게이트18: Melody circuit part A 1- A 4 : And gate

I1-I14: 인버터 SS1-SS3: 소프트터치 스위치I 1 -I 14 : Inverter SS 1 -SS 3 : Soft touch switch

S1-S12: 스위치 IC1-IC3: 멀티 바이브레이터 아이씨S 1 -S 12 : Switch IC 1 -IC 3 : Multivibrator IC

IC4-IC6, 16 : 진카운터아이씨 IC7: 멜로디아이씨IC 4 -IC 6 , 16: Jin counter IC IC 7 : Melody DI

N1-N4: 낸드게이트 FF1-FF2: 플립플롭N 1 -N 4 : NAND gate FF 1 -FF 2 : Flip-flop

R1-R9: 저항 C1-C5: 콘덴서R 1 -R 9 : Resistor C 1 -C 5 : Capacitor

Q1-Q4: 트랜지스터 SCR1: 다이리스터Q 1 -Q 4 : Transistor SCR 1 : Thyristor

RY1: 릴레이 SP : 스피커RY 1 : Relay SP: Speaker

본 고안은 도어(Door) 또는 금고등에 사용되는 자물쇠 장치에 있어서, 기계적 조작(방식이 아닌 단안정 멀티바이브 레이터 및 BCD 카운터등을 이용한 전자회로 방식을 채택하여 불특정인에 의하여 도어 또는 금고등이 손쉽게 개방되지 않도록 하므로서 도난사고 예방에 만전을 기할 수 있도록 한 전자식 자물쇠장치에 관한 것이다.The present invention adopts an electronic circuit method using a mechanical operation (not a monostable multivibrator and a BCD counter, etc.) in a lock device used for a door or a safe. The present invention relates to an electronic lock that prevents theft and ensures theft prevention.

종래에는 주로 기계적 조작방식에 의한 자물쇠장치가 사용되어 왔으나 이와 같은 방식은 구조가 단조로와이를 인지하고 있으면 누구나 손쉽게 개방이 가능하여 도난사고 방지에 완벽을 기할 수 없는 문제점이 야기 되었다.Conventionally, a lock device using a mechanical operation method has been mainly used, but such a method causes a problem that anyone can easily open the structure as long as it is aware of the forge and prevent theft accident.

본 고안은 종래의 이러한 점을 감안하여 임의로 지정된 암호숫자의 정확한 선택에 의해서만 순차적으로 회로 작동되어 도어 또는 금고가 개방되도록 하므로서 도난사고 예방에 만전을 기할 수 있도록 안출한 것으로서 이를 첨부도면에 의하여 상세히 설명하면 다음과 같다.The present invention has been made in order to ensure the prevention of theft accidents by sequentially operating the circuit only by the correct selection of randomly designated cipher numbers in consideration of such a point, and thus will be described in detail by the accompanying drawings. Is as follows.

제1도는 본 고안의 블럭 구성도로서, 임의로 정해진 암호 숫자를 선택하는 암호 선택부(1), (2), (3)에 호 선택 스위치를 터치할때 발생되는 채터링 현상을 방지하며, 스위치 터치 시간을 결정해 주는 타이밍회로부(4), (5), (6)를 접속하고, 타이밍 회로부(4), (5), (6)에 BCD 출력을 발생하는 BCD카운터(7), (8), (9)를 접속하고, BCD카운터(7), (8), (9)에 BCD카운터 신호를 스위칭 제어시키는 카운터신호 제어부(10), (11), (12)를 접속하고, 이에 카운터 신호제어부(10), (11), (12)의 신호를 조합하는 조합회로부(16)를 접속하며, BCD카운터(7)를 리세트 동작시키는 리세트스위치(13)를 BCD카운터(7)의 리세트 단자에 접속하고, 카운터신호 제어부(10)의 출력단에 불특정인에 의한 회로작동 방지용인 인버터(14)를 접속하여 BCD카운터(8)의 리세트단자에 연결하고, 카운터 신호제어부(11)의 출력단에 동일목적으로 사용되는 인버터(15)를 접속하여 BCD카운터(9)의 리세트 단자에 연결 시킨다.1 is a block diagram of the present invention, and prevents chattering occurring when a call selection switch is touched on the cipher selector 1, 2, and 3 for arbitrarily selecting a cipher number. BCD counters 7 and 8, which connect the timing circuit sections 4, 5 and 6 for determining the touch time and generate the BCD output to the timing circuit sections 4, 5 and 6. ), (9) are connected, and the counter signal controllers 10, 11, and 12 for switching the BCD counter signal to the BCD counters 7, 8, and 9 are controlled. The reset switch 13 which connects the combination circuit part 16 which combines the signal of the signal control part 10, 11, and 12, and resets the BCD counter 7 is connected to the BCD counter 7. Connected to the reset terminal, and connected to the reset terminal of the BCD counter 8 by connecting an inverter 14 for preventing circuit operation by an unspecified person to the output terminal of the counter signal control unit 10, and the counter signal control unit 11 Of By connecting the inverter 15 to be used in the same purpose in ryeokdan connects to the reset terminal of the BCD counter (9).

이를 본 고안의 실시회로인 제2도에 의하여 설명하면, 소프트터치 스위치(SS1-SS3), 저항(R1-R6) 및 트랜지스터(Q1-Q3)로 구성된 암호 선택부(1), (2), (3)에 멀티 바이브레이터 아이씨(C1-IC3), 저항(R7-R9) 및 콘덴서(C1-C3)로 구성된 타이밍회로부(4), (5), (6)를 각각 접속하고, 타이밍 회로부(4), (5), (6)의 출력단에 16진 카운터 아이씨(C4-IC6)로 구성된 BCD카운터(7), (8), (9)를 접속하고, BCD카운터(7), (8), (9)의 출력단에 스위치(S1-S12)(여기서 스위치(S1-S12)는 옥내부에서 임의의 수동조작할 수 있는 제어선택스위치임)인버터(I1-I12) 및 앤드게이트(A1-A3)로 구성된 카운터신호 제어부(10), (11), (12)를 접속하고, 이에 앤드게이트(A4) 및 다이오드(D1)로 구성된 조합회로부(16)를 접속하며, 리세트스위치(13)를 BCD카운터(7)의 리세트 단자에 접속하고, 카운터 신호제어부(10)의 출력단에 임버터(14)를 통하여 BCD카운터(8)의 리세트 단자를 접속하고, 카운터 신호제어부(11)의 출력단에 인버터(45)를 통하여 BCD카운터(9)의 리세트 단자를 접속시킨다. 미설명 부호 Vcc, +B는 직류전원을 표시한다.Referring to FIG. 2, which is an embodiment of the present invention, an encryption selector 1 including a soft touch switch SS 1 -SS 3 , resistors R 1 -R 6 , and transistors Q 1 -Q 3 . ), (2), (3), timing circuit sections (4), (5), consisting of multivibrator ICs (C 1 -IC 3 ), resistors (R 7 -R 9 ), and capacitors (C 1 -C 3 ), connected to (6), respectively, and a timing circuit (4), (5), BCD counters 7, 8, 9, 16 binary counter Damn, consisting of (C 4 -IC 6) to an output of 6 a connection and, BCD counter (7), (8), a switch to an output terminal of (9) (S 1 -S 12 ) ( wherein the switch (S 1 -S 12) is controlled to any manual operation of the internal oxide Selector) The counter signal controllers 10, 11, and 12, which are composed of inverters I 1 -I 12 and end gates A 1 -A 3 , are connected to each other, and the end gates A 4 and The combination circuit section 16 composed of the diode D 1 is connected, the reset switch 13 is connected to the reset terminal of the BCD counter 7, and the counter is The reset terminal of the BCD counter 8 is connected to the output terminal of the control signal control unit 10 through the inverter 14, and the BCD counter 9 of the BCD counter 9 is connected to the output terminal of the counter signal control unit 11 through the inverter 45. Connect the reset terminal. Unexplained symbols Vcc, + B indicate DC power.

이와 같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention configured as described above are as follows.

제2도에서 특정인(암호숫자를 인지하고 있는 특정사용자)에 의하여 초기에 외부의 리세트 스위치(13)를 눌러 BCD카운터(7)의 아이씨(IC4)를 리세트시킨 후 자물쇠 장치에 부착된 소프트 터치스위치(SS1)를 지정된 암호숫자에 일치하는 회수 동안 누르게 되면 암호선택부(1)의 저항(R1), 트랜지스터(Q1) 및 저항(R4)을 통하여 멀티 바이브레이터 아이씨(IC1)의 입력단자(②)에 "로우" 펄스신호가 입력되며 이 경우에 있어서 타이밍회로부(4)의 콘덴서(C1) 및 저항(R7)의 시정수에 의한 시간동안에만 아이씨(IC1)의 출력단자(③)에 하이 레벨신호가 나타나게 되므로 소프트 터치스위치(SS1)를 누르는 순간 발생되는 채터링 현상을 방지하여 스위치 터치 시간을 결정하게 된다.In FIG. 2, a specific person (a specific user who knows the password number) is initially pressed by pressing an external reset switch 13 to reset the IC 4 of the BCD counter 7 and then attached to the lock device. When the soft touch switch SS 1 is pressed for the number of times corresponding to the designated cipher number, the multi-vibrator IC 1 is connected through the resistor R 1 , the transistor Q 1 , and the resistor R 4 of the cipher selector 1. The pulse signal "low" is input to the input terminal (2) of the circuit). In this case, the IC (IC 1 ) is only used for a time period due to the time constant of the capacitor (C 1 ) and the resistor (R 7 ) of the timing circuit section (4). Since the high level signal appears at the output terminal (③) of the soft touch switch (SS 1 ) to prevent the chattering phenomenon that occurs at the moment of pressing the switch touch time is determined.

즉, 콘덴서(C1) 및 저항(R7)의 시정수에 의한 시간동안에만 소프트터치 스위치(SS1)를 눌렀을 때 아이씨(IC1)의 출력단자(③)에 하이 레벨신호가 나타나게 된다.That is, when the soft touch switch SS 1 is pressed only during the time constant of the capacitor C 1 and the resistor R 7 , the high level signal appears at the output terminal ③ of the IC IC 1 .

따라서 전술한 터치스위치 작동에 의하여 아이씨(IC1)의 출력단자(③)에 나타난 하이신호는 ③번 리세트단자에 로우 신호가 입력되면 16진 카운터로서 동작하게 되는 BCD카운터(7)의 아이씨(IC4)의 입력단자(⑭)에 입력되어 그의 출력단자(⑫), (⑪), (⑨), (⑧)에는 단자(⑫)→ (⑨)→(⑧)→ (⑪)순으로 BCD출력이 나타나게 되고, 이 BCD출력은 카운터 신호제어부(10)의 인버터(I1-I4) 및 스위치(S1-S4)로 구성된 병렬접속회로의 "온", "오프"스위칭 제어 동작에 의하여 각각 하이레벨 신호로 변환되어 앤드게이트(A1)의 입력단에 입력되므로 앤드게이트(A1)의 출력단에는 하이레벨신호가 나타나게 되어 조합회로부(16)의 앤드게이트(A4)의 일측 입력단에 입력된다.Therefore, the high signal displayed on the output terminal ③ of the IC IC 1 by the above-described touch switch operation is operated by the BCD counter 7 which operates as a hexadecimal counter when a low signal is input to the reset terminal # 3. IC 4 ) is inputted to the input terminal (⑭) and its output terminals (⑫), (⑪), (⑨) and (⑧) are connected to the terminal (CD) → (⑨) → (⑧) → (⑪) in the order of BCD. The output is shown, and this BCD output is used for the " on " and " off " switching operation of the parallel connection circuit composed of the inverters I 1 -I 4 and the switches S 1 -S 4 of the counter signal controller 10. by one side input terminal of the AND gate (a 4) of each, so it is converted to the high level signal input to the input terminal of the AND gate (a 1) the output of the AND gate (a 1) has been displayed a high level signal combining circuit (16) Is entered.

한편 앤드게이트(A1)의 출력단에 나타난 하이레벨신호는 인버터(14)에 의하여 로우레벨 신호로 변환되어 BCD카운터(8)의 아이씨(IC5)의 리세트단자(③)에 입력되므로 아이씨(IC5)가 카운트되도록, 예비동작을 시키게 된다.On the other hand, the high level signal displayed at the output terminal of the AND gate A 1 is converted into a low level signal by the inverter 14 and input to the reset terminal ③ of the IC IC 5 of the BCD counter 8, so that the IC ( The preliminary operation is performed so that IC 5 ) is counted.

다음 소프트 터치스위치(SS2)를 지정된 암호숫자에 일치 회수만큼 누르게 되면 전술한 일련의 회로와 동일하게 암호선택부(2), 타이밍회로부(5), BCD카운터(8) 및 카운터 신호제어부(11)가 동작하여 앤드게이트(A2)의 출력단에는 하이레벨신호가 나타나게되어 조합회로부(16)의 앤드게이트(A4)의 다른 측입력단에 입력되고, 한편 앤드게이트(A2)의 출력단에 나타난 하이레벨신호는 인버터(15)에 의하여 로우레벨신호로 변환되어 BCD카운터(9)의 아이씨(IC6)의 리세트단자(③)에 입력되므로, 아이씨(IC6)가 카운트 되도록 예비 동작을 시키게 된다.When the next soft touch switch SS 2 is pressed by the specified number of ciphers, the cipher selector 2, the timing circuit unit 5, the BCD counter 8 and the counter signal control unit 11 are identical to the above-described series of circuits. ) is operated by the output of the aND gate (a 2) has been displayed a high level signal is inputted to the other side input terminal of the combining circuit 16, the aND gate (a 4) of, on the other hand shown in the output of the aND gate (a 2) Since the high level signal is converted into a low level signal by the inverter 15 and input to the reset terminal ③ of the IC IC 6 of the BCD counter 9, the preliminary operation is performed so that the IC IC 6 is counted. do.

이어서 소프트 터치스위치(SS3)를 지정된 암호숫자에 일치회수 만큼 누르게 되면 전술한 바와 같이 동일하게 암호선택부(3), 타이밍 회로부(6), BCD카운터(9) 및 카운터신호 제어부(12)가 동작하여 앤드게이트(A3)의 출력단에는 하이레벨신호가 나타나게 되어 조합회로부(16)의 드레이트(A4)의 또 다른측 입력단에 입력된다.Subsequently, when the soft touch switch SS 3 is pressed by the specified number of times, the encryption selection unit 3, the timing circuit unit 6, the BCD counter 9 and the counter signal control unit 12 are operated in the same manner as described above. In operation, the high level signal appears at the output terminal of the AND gate A 3 , and is input to the other side input terminal of the drate A 4 of the combination circuit unit 16.

따라서 소프트 터치스위치스(SS1)→위치(SS2)→스위치(SS3)의 순서대로 터치해야만 앤드게이트(A4)의 력출단에 하이레벨신호가 나타나게 되며, 이와 같은 일련의 동작에 의하여 나타난 하이레벨신호는 제3(a)도, 제3(b)도에 도시된 바와 같은 도어 또는 금고등의 개폐 장치에 부착된 솔레노이드 구동회로(17)의 접속점(a)에 입력되며, 각각 콘덴서(C4), (C5)를 통하여 다이리스터(SCR1) 또는 트랜지스터(Q4)를 "도통"시키어 릴레이(RY1)를 작동시키게 되므로 도어 또는 금고등을 열수가 있는 것이다.Therefore, the high level signal appears at the output terminal of the AND gate A 4 only when the soft touch switches SS 1 → position SS 2 → switch SS 3 are touched. The displayed high level signal is input to the connection point a of the solenoid drive circuit 17 attached to the opening and closing device such as a door or a safe as shown in FIG. 3 (a) and FIG. 3 (b), respectively. Through (C 4 ) and (C 5 ), the relay RY 1 is operated by "conducting" the thyristor SCR 1 or the transistor Q 4 to open a door or a safe.

예를들면 BCD카운터(7), (8), (9)의 암호숫자가 각각 10진법 3, 2, 4로 지정되어 가정하면 소프트터치스위치(SS1)는 3번, 스위치(SS2)는 2번, 스위치(SS3)는 4번을 누르게 되며, BCD카운터(7),(8), (9)인 비동기 16진(24진 카운터에는 다음과 같은 메모리(Memory)된다.For example, suppose that the BCD counters (7), (8), and (9) are assigned the decimal numbers 3, 2, and 4, respectively, and the soft touch switch (SS 1 ) is 3, and the switch (SS 2 ) is 2, the switch (SS 3) is pressed four times, BCD counter (7), (8), (9) an asynchronous hexadecimal (24 binary counter is a memory (memory) as follows:

3은 0011(IC4)3 is 0011 (IC 4 )

2은 0010(IC5)2 is 0010 (IC 5 )

4은 0100(IC5)으로 되어 각 아이씨(IC1-IC3)의 출력단자(⑫), (⑪), (⑨), (⑧)에는 단자(⑫)→(⑨)→(⑧)→(⑪)순으로 BCD출력이 각각 나타나게 된다.4 is 0100 (IC 5 ), and the output terminals (⑫), (⑪), (⑨), and (⑧) of each IC (IC 1 -IC 3 ) are terminals (⑫) → (⑨) → (⑧) → Each BCD output appears in the order (iii).

즉, 10진수 "3"에 해당하는 2진수 "11"의 신호가 해당아이씨(IC1)의 각 출력단자(⑫), (⑪), (⑨), (⑧)에 나타나게 되는데, 아이씨(IC4)의 출력단자(⑫)에는 "1", 단자(⑨)에는 "1", 단자(⑧)에는 "0"단자(⑪)에는 "0"신호가 각각 나타나게 되고, 또한 10진수 "2"에 해당하는 2진수 "10"의 신호가 해당 아이씨(IC5)의 출력단자(⑫), (⑪), (⑨), (⑧)에 나타나므로 아이씨(IC5)의 출력단자(⑫)에는 "0", 단자(⑨)에는 "1", 단자(⑧)에는 "0", 단자(⑪)에는 "0"신호가 각각 나타나게 되며, 또한 10진수 "4"에 해당하는 2진수 "100"의 신호가 해당 아이씨(IC6)의 출력단자(⑫), (⑪), (⑨), (⑧)에 나타나므로, 아이씨(IC6)의 출력단자(12)에는 "0" 단자(9)에는 "0", 단자(8)에는 "1" 단자(11)에는 "0"인 BCD출력이 각각 나타나게 되지만 이 BCD출력을 그대로 앤드게이트(A1), (A2), (A3)에 입력시키게 되면 하이레벨출력신호를 얻을수가 없으므로, "0"(로우상태)이 출력되는 단자의 스위치는 임의의 수동 조작에 의하여 "오프"상태로 설정한 후 인버터에 의하여 "1"(하이상태)로 변환시키고, "1"(하이상태)이 출력되는 단자의 스위치는 임의의 수동조작에 의하여 "온"상태로 설정하여 그대로 "1"(하이상태) 인 신호가 앤드게이트(A1), (A2), (A3)에 입력되도록 카운터신호 제어부(10), (11), (12)의 스위치(S1-S12)로 설정조작 시키게 된다.That is, the signal of binary "11" corresponding to decimal "3" is displayed on each output terminal (단), (⑪), (⑨) and (⑧) of the corresponding IC (IC 1 ). 4 ) "1" is displayed at the output terminal (⑫), "1" at the terminal (⑨), "0" at the terminal "8", and "0" at the terminal (⑧). the binary signal of "10" corresponding to the output of the Damn, (IC 5) terminal (⑫), (⑪), (⑨), (⑧) so shown in the output terminal (⑫) of Damn, (IC 5) "0", "1" at terminal (⑨), "0" at terminal (⑧), "0" at terminal (⑪) are displayed, and binary "100" corresponding to decimal "4". the signal output of the Damn, (IC 6) terminal (⑫), (⑪), (⑨), (⑧) so shown in, the output terminal 12 of Damn, (IC 6) "0" terminal 9 The BCD output of "0" appears at the terminal 8 and the "1" terminal 11 at the terminal 8, but the BCD output is directly applied to the AND gates (A 1 ), (A 2 ), and (A 3 ). Will be entered Since high level output signal cannot be obtained, switch of terminal which outputs "0" (low state) is set to "off" state by arbitrary manual operation and then changed to "1" (high state) by inverter. The switch of the terminal that outputs "1" (high state) is set to "on" state by any manual operation so that the signal of "1" (high state) is the AND gate (A 1 ), (A 2 ). ) And (A 3 ) so as to be operated by the switches (S 1- S 12 ) of the counter signal controllers 10, 11, and 12.

즉, "1"(하이상태)이 출력되는 단자에 해당 스위치(S1), (S3), (S7), (S12)는 "온"상태로 조작하고, "0"(로우상태) 이 출력되는 단자에 해당 스위치(S2), (S4), (S5), (S6), (S8), (S9), (S10), (S11)는 "오프"상태로 조작하게 되는 것이다.That is, corresponding switches (S 1 ), (S 3 ), (S 7 ), and (S 12 ) are operated in the "on" state to the terminal where "1" (high state) is output, and "0" (low state). ) (S 2 ), (S 4 ), (S 5 ), (S 6 ), (S 8 ), (S 9 ), (S 10 ), and (S 11 ) are turned off "You will be operating in a state.

또한 장기간 사용에 따른 흑간 불특정인에 의하여 암호숫자가 인지됨을 방지하기 위하여 지정된 암호숫자를 변경할 시에는 수동제어 스위치(S1-S12)의 "온", "오프" 설정제어 조작도 이에 따라 수시로 변경할 수가 있는 것이다.In addition, when changing the designated password number to prevent recognition of the password number due to unspecified blackness due to long-term use, the "on" and "off" setting control operations of the manual control switch (S 1- S 12 ) may be frequently performed accordingly. You can change it.

따라서 저정된 암호숫자를 알지 못하는 불특정인에 의하여 회로가 작동됨을 인버터(14), (15) 및 제어스위치(S1-S12)의 임의의 설정조작에 의하여, 미연에 방지할 수가 있는 것이며, 만일 암호숫자를 알고 있는 불특정인이 리세트 스위치(13)를 누른후 소프트 터치스위치(SS2)→스위치(SS3)→스위치(SS1) 순으로 터치하였다고 가정하면, 이 경우에는 암호선택부(2)의 저항(R2), 트랜지스터(Q2) 및 저항(R5)을 통하여 아이씨(IC2)의 입력단자(②)에 "로우"펄스 신호가 입력되어 출력단자에는 하이레벨신호가 나타나게 되며, 이 신호는 재차 BCD카운터(8)의 아이씨(IC5)의 입력단자(⑭)에 입력되지만, 이 경우에 있어 아이씨(IC5)의 리세트단자(②)에는 앞단 앤드게이트(A1)의 출력측에 나타난 로우신호를 인버터(14)를 통하여 하이레벨로 변환시킨 신호가 입력되므로, 아이씨(IC5)는 BCD카운터로서 동작되지 못하여 전체적인 회로는 동작되지 않는다.Therefore, it is possible to prevent the operation of the circuit by an unspecified person who does not know the stored password number by any setting operation of the inverters 14, 15 and the control switches S 1 -S 12 . If it is assumed that an unspecified person who knows the password number presses the reset switch 13 and then touches the soft touch switch (SS 2 ) → switch (SS 3 ) → switch (SS 1 ), in this case, the password selection part The "low" pulse signal is input to the input terminal ( 2 ) of the IC (IC 2 ) through the resistor (R 2 ), transistor (Q 2 ) and resistor (R 5 ) of (2). This signal is again input to the input terminal (⑭) of IC (IC 5 ) of BCD counter 8, but in this case, the reset terminal (②) of IC (IC 5 ) is connected to the leading end gate (A). signal is input, by 1) converting a low signal appears at the output of the high level through the inverter 14 Since, Damn, (IC 5) is not operating as the whole circuit mothayeo BCD counters it is not operating.

한편, 스위치(SS3)→스위치(SS1)→스위치(SS2)순으로 눌렀다고 가정하면, 이 경우에는 암호선택부(3)의 저항(R3), 트랜지스터(Q3) 및 저항(R6)을 통하여 아이씨(IC3)의 입력단자(2)에 "로우"펄스신호가 입력되어 출력단자(3)에는 하이레벨 신호가 나타나게 되며, 이 신호는 재차 BCD카운터(9)의 아이씨(IC6)의 입력단자(14)에 입력되지만 이 경우 아이씨(IC6)의 리세트 단자(3)에는 전단 앤드게이트(A2)의 출력측 로우신호를 인버터(15)를 통하여 하이레벨로 변환시킨 신호가 입력되므로, 아이씨(IC6)는 BCD카운터로서 동작되지 못하여 이 경우에도 전체적인 회로는 동작되지 않는다.On the other hand, assuming that the switch SS 3 → switch SS 1 → switch SS 2 is pressed in this case, in this case, the resistor R 3 , the transistor Q 3 , and the resistor ( R 6 ) inputs a "low" pulse signal to the input terminal 2 of the IC IC 3 so that a high level signal appears at the output terminal 3, and the signal of the BCD counter 9 is again displayed. The input terminal 14 of the IC 6 is input, but in this case, the reset terminal 3 of the IC 6 converts the low signal of the output side of the front end gate A 2 to the high level through the inverter 15. Since the signal is input, the IC IC 6 cannot be operated as a BCD counter and in this case, the whole circuit is not operated.

한편 스위치(SS1)→스위치(SS3)→스위치(SS2) 순으로 눌렀다고 가정하면, 이 경우에는 암호선택부(1)의 저항(R1), 트랜지스터(Q1) 및 저항(R4)을 통하여 아이씨(IC1)의 입력단자(2)에 "로우"펄스신호가 입력되어 출력단자 (3)에는 하이레벨 신호가 나타나게 되며, 이 신호는 재차 BCD 카운터(7)의 아이씨(IC4)의 입력단자(14)에 입력되어 BCD 카운터(7)의 아이씨(IC4)의 출력단자(⑫), (⑪), (⑨), (⑧)에 각각 BCD출력이 나타나게 되며, 이 BCD출력은 재차 카운터신호 제어부(10)의 앤드게이트(A1)를 거쳐 그의 출력단에는 하이레벨 신호로 나타나게 되고, 이 하이신호는인버터(14)를 통하여 로우신호로 변환되어 BCD카운터(8)의 아이씨(IC5)의 리세트단자(③)에 입력되므로, 아이씨(IC5)가 카운트되도록 예비동작을 시키게 되지만 이 경우에는 소프트 터치스위치(SS2)를 누르지않고 스위치(SS3)를 먼저 누른 경우이므로, 카운터 신호제어부(11)의 앤드게이트(A2)의 출력단에는 "로우"신호가 나타나게 되며, 이 로우신호는 인버터(15)를 통하여 "하이"신호로 변환되어 BCD 카운터(9)이 아이씨(IC6)의 리세트단자(3)의 입력되므로 아이씨(IC6)는 BCD 카운터로서 동작되지 못하여 이 경우에 있어서도 전체회로는 동작되지 않으며, 이 외의 다른 순서에 의해서도 전술한 회로동작 원리에 의하여 전체회로는 동작되지 않는다.The switches (SS 1) → switch (SS 3) → switch (SS 2) When the order and pressed and household, in this case, the resistance of the password selector (1) (R 1), the transistor (Q 1) and a resistor (R 4 ), a "low" pulse signal is input to the input terminal 2 of the IC (IC 1 ) so that a high level signal appears at the output terminal (3), and the signal of the IC of the BCD counter 7 is again displayed. 4 ) is inputted to the input terminal 14 of the BCD counter 7 and the BCD output appears at the output terminals (⑫), (⑪), (⑨) and (⑧) of the IC (IC 4 ) of the BCD counter 7 respectively. The output is again shown as a high level signal at the output terminal through the AND gate A 1 of the counter signal control unit 10, and this high signal is converted into a low signal through the inverter 14 and the IC of the BCD counter 8 is input to the reset terminal (③) of (IC 5), Damn, (IC 5), but thereby the pre-operation such that the count in this case, the soft touch switch (SS 2) Because the switch was pressed (SS 3) does not press the first case, the output terminal of the counter signals, the control unit 11 the AND gate (A 2) of the "low" signals are displayed, the low signal is "high" via the inverter 15 is converted to a signal BCD counter (9) since the input to the reset terminal (3) of Damn, (IC 6) Damn, (IC 6) is mothayeo not operate as a BCD counter also in this case, the entire circuit is not operating, other than According to the above-described circuit operation principle, the entire circuit is not operated by other orders.

따라서 전술한 바와같이 불특정인이 암호숫자를 인지하고 있는 경우라 하더라도 인버터(14), (15)에 의하여 앞단 BCD 카운터(7)의 정상동작에 따라 뒷단 BCD 카운터(8),(9)가 순차적으로 리세트 되므로서 반드시 스위치(SS1)→스위치(SS2)→스위치(SS3)순으로 터치하지 않으면 회로가 작동되지 않게되는 것이다.Therefore, even if the unspecified person recognizes the cipher number as described above, the rear end BCD counters 8 and 9 are sequentially operated by the inverters 14 and 15 according to the normal operation of the front end BCD counter 7. If you do not touch the switch (SS 1 ) → switch (SS 2 ) → switch (SS 3 ) in order to reset the circuit will not operate.

또한, 제4도는 본 발명에서의 멜로디회로 사용에시도를 도시한 것으로서,In addition, Figure 4 shows the attempt to use the melody circuit in the present invention,

본 발명의 아이씨(IC2), (IC3)의 출력단자(③)의 접속점(e), (f)에 플립플롭(FF2), (FF2)의 세트단자(s)를 접속시키고, 출력단자(Q)를 각각 낸드게이트(N1), (N2)의 일측 입력단에 접속시키고, 카운터신호 제어부(10)의 출력단접속점(b)에 인버터(I13)을 통하여 낸드게이트(N1), (N2)의 다른 측 입력단을 결속시키고, 양측 입력단은 접속점(b), (c)에 연결시킨 낸드게이트(N3)의 출력단에 인버터(I14)를 통하여 낸드게이트(N4)의 일측 입력단을 접속시키고, 카운터 신호제어부(12)의 출력단 접속점(d)에 낸드게이트(N4)의 다른측 입력단을 접속시키며, 낸드게이트(N1), (N2), (N4)의 각 출력단을 공지의 밸로디 아이씨(IC7)이 리세트단자(①), (②), (③)에 접속시킨다.The set terminals s of flip-flops FF 2 and FF 2 are connected to the connection points e and f of the output terminals ③ of the ICs IC 2 and IC 3 of the present invention, each NAND gate the output terminal (Q) (N 1), and coupled to one input terminal of the (N 2), the NAND gate via an inverter (I 13) to an output connection point (b) of the counter signals the control unit (10) (N 1 ), (N 2 ) binds the other input terminal, and both input terminals are connected to the connection points (b) and (c) to the output terminal of the NAND gate (N 3 ) through the inverter (I 14 ) and the NAND gate (N 4 ). The other end of the NAND gate N 4 is connected to the output terminal connection point d of the counter signal controller 12, and the NAND gates N 1 , N 2 , and N 4 are connected. Each output terminal of is connected to a reset terminal (①), (②), or (③) by a known Valody IC (IC 7 ).

이와같이 구성된 밸로디 회로동작을 설명하면 다음과 같다.Referring to the operation of the configuration of the bellows circuit as described above are as follows.

우선 밸로디아이씨(IC7)는 로우랙티브(low Active)로 동작하며, 동작시간은 외부에서 가변저항으로 조절이 가능하여 일정시간 동안만 밸로디가 송출되므로 소프트 터치스위치(SS1-SS3) 등에 의한 임의의 조작이 불가능하게 된다.First, Velodia IC (IC 7 ) operates in a low active (low active), the operation time can be adjusted by a variable resistor from the outside, so the velody is sent only for a certain time soft touch switch (SS 1- SS 3 ) Arbitrary operation by the above becomes impossible.

제2도에서 회로가 정상동작을 하게되면 접속점(b), (c), (d), (d), (e), (f)에 각각 하이레벨 신호가 나타나게 되고, 이들 신호는 제4도에 도시한 각 접속점(b), (c), (d), (e), (f)에 가해지게 되어 접속점(b), (c)의 하이신호는 낸드게이트(N3)를 통하여 로우신호로 변환되고, 이 신호는 재차 인버터(I14)를 통하여 하이신호로 변환되어 접속점(d)의 하이신호와 함께 낸드게이트(N4)의 입력단에 입력되므로 낸드게이트(N4)의 출력단에는 로우신호로 변환되어 밸로디아이씨(IC7)이 리세트단자(③)에 인가되므로 밸로디 아이씨(IC7)를 리세트 동작시켜 ③번단자에 지정된 음악을 스프커(SP)를 통하여 송출하게 된다.In FIG. 2, when the circuit operates normally, high level signals appear at the connection points b, c, d, d, e, and f, respectively. Are applied to each of the connection points (b), (c), (d), (e), and (f) shown in the figure, and the high signals of the connection points (b) and (c) are low signals through the NAND gate (N 3 ). This signal is again converted into a high signal through the inverter I 14 and input to the input terminal of the NAND gate N 4 together with the high signal of the connection point d, so that the output terminal of the NAND gate N 4 is low. is converted into a signal is sent out via the dogfight.Visualize the position, then slip DIC (IC 7) the reset terminal (③) is because valve Lodi Damn, (IC 7) the reset operation by ③ soup large (SP) of the designated music to the terminal once.

한편 접속점(b)에 나타난 하이신호는 인버터(I13)를 통하여 로우신호로 변환되어 낸드게이트(N1), (N2)의 일측 입력단에 입력되므로 플립플롭(FF1), (FF2)의 출력단자(Q)에서 입력되는 신호에 관계없이 낸드게이트(N1), (N2)의 출력단에는 하이레벨 신호가 나타나게 되어 밸로디 아이씨(IC7)의 리세트단자(①), (②)에 인가되므로, 밸로디 아이씨(IC7)를 리세트 시키지 못하여 이 경우에는 정상 동작임을 알리는(③)번 지정음악만을 송출하게 되는 것이다.On the other hand, the high signal indicated at the connection point (b) is converted into a low signal through the inverter (I 13 ) and input to one input terminal of the NAND gates (N 1 ) and (N 2 ), so that the flip-flops (FF 1 ) and (FF 2 ) Regardless of the signal input from the output terminal (Q), high-level signals appear at the output terminals of the NAND gates (N 1 ) and (N 2 ), so that the reset terminals (①) and (②) of the Velocity IC (IC 7 ) Since it is applied to, it is not possible to reset the Velocity IC (IC 7 ), in this case, only the designated music (③) indicating that the normal operation will be sent.

다음에 불특정인에 의하여 비정상적으로 회로가 작동되는 상태를 예를들어 설명하면 다음과 같다.Next, an example in which the circuit is abnormally operated by an unspecified person is as follows.

만인 소프트 터치스위치(SS2)→스위치(SS3)→스위치(SS1)순으로 터치하였다고 가정하면, 제2도에 도시한 접속점(e)에는 하이신호가 나타나게 되고, 접속점(b), (c), (d), (f)에는 각각 로우신호가 나타나게 되며, 이들 신호를 제4도에 적용시켜 보면, 접속점(b), (c)의 로우신호는 낸드게이트(N3)를 통하여 하이신호로 변환되고, 이 신호는 재차 인버터(I14)를 통하여 로우신호로 변환되는 접속점(d)의 로우신호와 함께 낸드게이트(N4)의 입력단에 입력되므로 낸드게이트(N4)의 출력단에는 하이신호로 변환되어 멜로디아이씨(IC7)이 리세트단자(③)에 인가되므로서, 이 경우에는 멜로디 아이씨(IC7)를 리세트 시키지 못하게 되므로, 지정된 음악은 송출되지 않는다.If it is assumed that the soft touch switch SS 2 → switch SS 3 → switch SS 1 is touched, a high signal appears at the connection point e shown in FIG. 2, and the connection points b, and ( c), (d) and (f) respectively show low signals, and when these signals are applied to FIG. 4, the low signals of connection points (b) and (c) are high through the NAND gate N 3 . is converted to a signal, the signal is with a low signal on the connection point (d) is through a re-inverter (I 14) converted to a low signal is input to the input terminal of the NAND gate (N 4) output terminal of the NAND gate (N 4) is Since the melody IC IC 7 is converted to a high signal and applied to the reset terminal ③, in this case, the melody IC IC 7 cannot be reset, so that the designated music is not transmitted.

한편 접속점(f)에 나타난 로우신호를 플립플롭(FF2)이 출력단자(Q)를 통하여 낸드게이트(N2)의 일측 입력단에 입력되며, 이때 접속점(b)에 나타난 로우신호를 인버터(I13)를 통하여 하이레벨로 변환시킨 신호와 함께 낸드게이트(N2)에 입력되므로 낸드게이트(I2)의 출력단에는 하이레벨 신호가 나타나게 되어 멜로디아이씨(IC7)의 리세트단자(②)에 인가되므로서, 이 경우에도 멜로디아이씨(IC7)를 리세트 시키지 못하게 된다.On the other hand, a flip-flop FF 2 is inputted to one input terminal of the NAND gate N 2 through the output terminal Q, and the low signal indicated at the connection point b is inputted to the inverter I. 13 ) is input to the NAND gate (N 2 ) together with the signal converted to the high level through the high level signal, so that a high level signal appears at the output terminal of the NAND gate (I 2 ), and to the reset terminal (②) of the melody diode (IC 7 ). As a result, even in this case, the melody dia C (IC 7 ) cannot be reset.

한편 접속점(e)에 나타난 하이신호는 플립플롭(FF1)의 출력단자(Q)를 통하여 낸드게이트(N1)의 일측 입력단에 입력되며, 이때 접속점(b)에 나타난 로우신호는 인버터(I13)를 통하여 하이레벨로 변환된 신호와 함께 낸드게이트(N1)에 입력되므로, 낸드게이트(N1)의 출력단에는 로우레벨로 변환된 신호가 나타나게 되어 멜로디아이씨(IC7)의 리세트단자(①)에 인가되므로서, 이 경우에는 멜로디아이씨(IC7)를 리세트 동작시켜 1번단자에 지정된 "경보음"를 송출치게 된다.Meanwhile, the high signal indicated at the connection point e is input to one input terminal of the NAND gate N 1 through the output terminal Q of the flip-flop FF 1 , and at this time, the low signal indicated at the connection point b is the inverter I. 13) are input to the NAND gate (N 1) with the signal converted to the high level through the output stage of the NAND gate (N 1) There is displayed a signal converted to a low level, the reset terminal of the melody Damn, (IC 7) In this case, the melody dia (IC 7 ) is reset to send out the "alarm tone" assigned to terminal 1.

다음에 소프트 터치스위치(SS3)→스위제(SS1)→스위치(SS2)순으로 터치하였다고 가정하면, 제2도에 도시한 접속점(f)에는 하이신호가 나타나게 되고, 접속점(b), (c), (d), (e)에는 각각 로우신호가 나타나게 되며, 이들 신호를 제4도에 적용시켜 보면, 접속점(b), (c)의 로우신호는 낸드게이드(N3)를 통하여 하이신호로 변환되고, 이 하이신호는 재차 인버터(I4)를 통하여 로우신호로 변환되어 접속점(d)의 로우신호와 함께 낸드게이트( N4)의 입력단에 입력되므로 낸드게이트(N2)의 출력단에는 하이신호로 변환되어 멜로디아이씨(IC7)이 리세트단자(3)에 인가되므로서, 이 경우에는 멜로디아이씨(IC7)를 리세트 시키지 못하여 지정된 음악은 송출되지 않는다.Next, assuming that the touch is made in the order of the soft touch switch (SS 3 ) → switch (SS 1 ) → switch (SS 2 ), a high signal appears at the connection point f shown in FIG. 2 and the connection point (b). , (c), (d), and (e), respectively, a low signal appears. When these signals are applied to FIG. 4, the low signals of the connection points (b) and (c) are used for the NAND gage N 3 . by being converted to a high signal, the high signal is a NAND gate, so again it is converted to a low signal via an inverter (I 4) input to the input terminal of the junction point (d) of NAND gate (N 4) with a low signal of the (N 2) At the output terminal of, the melody dia IC (IC 7 ) is applied to the reset terminal (3). In this case, the specified music cannot be transmitted because the melody dia IC (IC 7 ) is not reset.

한편 접속점(e)에 나타난 로우신호는 플립플롭(FF1)의 출력단자(Q)를 통하여 낸드게이트(N1)의 일측 입력단에 입력되며, 이때 접속점(b)에 나타난 로우신호는 인버터(I13)를 통하여 하이레벨로 변환된 신호와 함께 낸드게이트(N1)에 입력되므로 낸드게이트(N1)의 출력단에는 하이레벨 신호가 나타나게 되어 멜로디아이씨(IC7)의 리세트단자(②)에 인가되므로서, 이 경우에도 멜로디 아이씨(IC7)를 리세트 시키지 못하게 된다.Meanwhile, the low signal indicated at the connection point e is input to one input terminal of the NAND gate N 1 through the output terminal Q of the flip-flop FF 1 , and at this time, the low signal indicated at the connection point b is the inverter I. 13) reset terminal (②) of the so with the signal converted to the high level input to the NAND gate (N 1), the output terminal of the NAND gate (N 1) has been displayed a high level signal melody Damn, (IC 7) through the In this case, the melody IC IC 7 cannot be reset.

한편 접속점(f)에 나타난 하이신호는 플립플롭(FF2)의 출력단자(Q)를 통하여 낸드게이트(N2)이 일측입력단에 입력되며, 이때 접속점(b)에 나타난 로우신호는 인버터(I13)를 통하여 하이신호로 변환된 신호와 함께 낸드게이트(N2)에 입력되므로 낸드게이트(N2)이 출력단에는 로우레벨의 변환된 신호가 나타나게 되어 멜로디아이씨(IC7)의 리세트단자(②)에 인가되므로서, 이 경우에는 멜로디 아이씨(IC7)를 리세트 동작시켜 2번단자에 지정된 "경보음"을 송출하게 된다.On the other hand, the high signal indicated at the connection point f is the NAND gate N 2 is input to one input terminal through the output terminal Q of the flip-flop FF 2 , and the low signal indicated at the connection point b is the inverter I. 13), so along with the signal converted to a high signal is input to the NAND gate (N 2) is a NAND gate (N 2) the converted signals, the low level, the output is displayed reset terminal of the melody Damn, (IC 7) through ( In this case, in this case, the melody IC (IC 7 ) is reset to send out the "alarm sound" designated for the second terminal.

이외의 다른 순서에 의해서도 전술한 바 있는 회로동작원리에 따라 동일한 결과를 얻게 된다.In other orders, the same result can be obtained according to the above-described circuit operation principle.

또한 본 고안 장치에서 암호선택부(1), (2), (3), 타이밍회로부(4), (5), (6), BCD카운터(7), (8), (9) 및 카운터신호 제어부(10), (11), (12)의 구성을 여러단으로 부가 설치하여 지정암호숫자 선택의 다양화를 기할수도 있는 것이다.Also, in the present device, the cipher selection unit (1), (2), (3), timing circuit unit (4), (5), (6), BCD counters (7), (8), (9) and counter signals It is also possible to diversify the selection of the designated password number by installing the control unit 10, 11, and 12 in multiple stages.

이상에서와 같이 동작하는 본 고안은 임의로 지정된 암호숫자의 정확한 선택에 의해서만 단안정 멀리바이브레이터로 구성된 타이밍회로 및 BCD 카운터회로가 순차적으로 작동되며, 장기간 사용함에 따라 혹간불특정인에 의하여 아호숫자가 인지됨을 방지하기 위하여 수시로 암호숫자의 변경도 가능할뿐 아나리, 또한 정상회로 동작시에는 지정된 해덩 "음악"을 송출하고, 비정상회로 동작시이는 해당 "경보음"을 송출할 수 있도록하여 불의의 도난사고를 미연에 방지하므로서 귀중한 인명 및 재산을 보호할 수가 있는 것이다.The present invention, which operates as described above, operates the timing circuit and the BCD counter circuit, which consist of monostable multivibrators only by the correct selection of a randomly designated cipher number, sequentially, and recognizes that an alphanumeric character is recognized by an unspecified person over time. In order to prevent the number of passwords from time to time, it is possible to change the number of analyses, and also to send out the specified music "music" during the normal circuit operation, and to send out the corresponding "alert sound" during the abnormal circuit operation to prevent accidental theft. By preventing it, you can protect your valuable lives and property.

Claims (4)

도어 또는 금고용 자물쇠 장치에 있어서, 소프트터치 스위치(SS1-SS3), 저항(R1-R6) 및 트랜지스터(Q1-Q2)로 구성된 암호선택부(1), (2), (3)와 멀리바이브레이터아이씨(IC1-IC3), 저항(R7-R8) 및 콘덴서(C1-C3)로 구성된 타이밍회로부 (4), (5), (6)와 16진 카운터아이씨(IC4-IC6)로 구성된 BCD카운터(7), (8), (9)와 스위치(S1-S12) 인버터(I1-I12) 및 앤드게이트(A1-A3)로 구성된 카운터 신호제어부(10), (11), (12)를 접속시키고, 리세트스위치(13)를 BCD 카운터(7)의 리세트단자에 접속시키고, 카운터신호 제어부(10), (11)의 출력단은 인버터(14), (15)를 통하여 BCD 카운터 (8), (9)의 리세트 단자에 접속시키며, 각각의 카운터 신호제어부(10), (11) (12)를 앤드게이트(A4) 및 다이오드(D1)로 구성된 조합회로부(16)를 통하여 솔레노이드 구동부(17)에 연결시키어 구성됨을 특징으로 하는 전자식 자물쇠장치.In the door lock device or for safes, soft touch switches (SS 1 -SS 3), resistance password selector (1), (2) consisting of (R 1 -R 6) and a transistor (Q 1 -Q 2), (3) and timing circuit sections (4), (5), (6) and hexadecimal consisting of multivibrator ICs (IC 1 -IC 3 ), resistors (R 7 -R 8 ), and capacitors (C 1 -C 3 ) BCD counters (7), (8), (9) consisting of counter ICs (IC 4 -IC 6 ) and switches (S 1 -S 12 ) Inverters (I 1 -I 12 ) and end gates (A 1 -A 3) The counter signal controllers 10, 11, and 12 are connected, and the reset switch 13 is connected to the reset terminal of the BCD counter 7, and the counter signal controllers 10, 11 are connected. ) Is connected to the reset terminals of the BCD counters (8) and (9) through the inverters (14) and (15), and the respective counter signal controllers (10), (11) and (12) are connected to the AND gate ( a 4) and a diode (D 1) composed of a specific sikieo connected to the solenoid driving unit 17 via a combination circuit (16) consisting of Electronic lock device of. 제1항에 있어서, 암호선택부(1), (2), (3), 타이밍회로부(4), ), (5(6), BCD 카운터 (7), (8), (9) 및 카운터신호 제어부(10), (11), (12)를 다단 증설시키어 암호숫자 선택을 다양화 할수 있도록 함을 특징으로 하는 전자식 자물쇠장치.2. The cryptographic selector (1), (2), (3), timing circuit section (4), (5), BCD counter (7), (8), (9) and counter An electronic lock device, characterized in that the signal control unit (10), (11), (12) to increase the number of encryption numbers by increasing the number of stages. 제1항 또는 제2항에 있어서, 카운터 신호제어부(10), (11), (12)의 스위치(S1-S12)에 의하여 지정된 암호신호에 일치되도록 "온", "오프" 세링 제어시킴을 특징으로 하는 전자식 자물쇠장치.3. A method according to claim 1 or 2, wherein the counter control signal 10, 11, 12 switch (S 1 -S 12) "on", "off" so that it matches the specified code signal by the control of sering Electronic lock device characterized in that. 제1항에 있어서, 타이밍 회로부(5), (6)이 출력단 접속점(e), (f)과 카운터 신호제어부(10), (11), (12)의 출력단접속점(b), (c), (d)에 멜로디회로부(18)를 접속시키어 정상회로 동작시에는 지정음악을 비정상 동작시에는 경보음을 송출함을 특징으로 하는 전자식 자물쇠장치.2. The output terminal connection points (b) and (c) of claim 1, wherein the timing circuit parts (5) and (6) are the output end connection points (e) and (f) and the output end connection points (b) and (c) of the counter signal control parts (10), (11) and (12). , (d) by connecting the melody circuit unit 18, the electronic lock device, characterized in that the specified music in the normal circuit operation and sends an alarm sound in the abnormal operation.
KR2019830003800U 1983-04-29 1983-04-29 Electronic lock KR850001246Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019830003800U KR850001246Y1 (en) 1983-04-29 1983-04-29 Electronic lock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019830003800U KR850001246Y1 (en) 1983-04-29 1983-04-29 Electronic lock

Publications (2)

Publication Number Publication Date
KR840007436U KR840007436U (en) 1984-12-22
KR850001246Y1 true KR850001246Y1 (en) 1985-06-19

Family

ID=19229702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019830003800U KR850001246Y1 (en) 1983-04-29 1983-04-29 Electronic lock

Country Status (1)

Country Link
KR (1) KR850001246Y1 (en)

Also Published As

Publication number Publication date
KR840007436U (en) 1984-12-22

Similar Documents

Publication Publication Date Title
US4620188A (en) Multi-level logic circuit
KR850001246Y1 (en) Electronic lock
US4251805A (en) Circuit arrangement for an input keyboard
US3976867A (en) Calculator timer with simple base-6 correction
US3839710A (en) Access apparatus control system
JPS596112B2 (en) Power supply device for television receivers
KR880000302Y1 (en) The device of electromagnetic locks
KR840001303Y1 (en) Electronic lock
KR870000499Y1 (en) Electronic lock
KR820001843Y1 (en) Computer combination key lock
US4867088A (en) Device for selecting a diagnosing device or stitch forming device in electronic sewing machine
KR820000392B1 (en) Electronic permutation lock
GB1419636A (en) Electronic circuit for activating an electric lock
JPS583116B2 (en) electronic locking device
SU1282109A1 (en) Information input device
SU720446A1 (en) Code lock
SU1688403A1 (en) A touch switch
RU2040111C1 (en) Flip-flop device
JPH045115B2 (en)
KR890006610Y1 (en) Cross switch decoder
JPS5941633Y2 (en) key input device
KR920001889B1 (en) Locking and unlocking apparatus and the method of home electric manufactures using for remote controller
JPS6187079A (en) Electric lock unlocking apparatus
SU1156047A1 (en) Device for protection agaginst chatter of contacts
SU1598147A1 (en) Commutator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19851230

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee