JPS5941633Y2 - key input device - Google Patents

key input device

Info

Publication number
JPS5941633Y2
JPS5941633Y2 JP1976141117U JP14111776U JPS5941633Y2 JP S5941633 Y2 JPS5941633 Y2 JP S5941633Y2 JP 1976141117 U JP1976141117 U JP 1976141117U JP 14111776 U JP14111776 U JP 14111776U JP S5941633 Y2 JPS5941633 Y2 JP S5941633Y2
Authority
JP
Japan
Prior art keywords
key
signal
output
flop
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1976141117U
Other languages
Japanese (ja)
Other versions
JPS5357702U (en
Inventor
育亮 鷲見
Original Assignee
三洋電機株式会社
鳥取三洋電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三洋電機株式会社, 鳥取三洋電機株式会社 filed Critical 三洋電機株式会社
Priority to JP1976141117U priority Critical patent/JPS5941633Y2/en
Publication of JPS5357702U publication Critical patent/JPS5357702U/ja
Application granted granted Critical
Publication of JPS5941633Y2 publication Critical patent/JPS5941633Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)
  • Electronic Switches (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【考案の詳細な説明】 本案はキー信号の変化を検出する検出回路を有するキー
人力装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a key power device having a detection circuit for detecting a change in a key signal.

従来キー人力信号としては直接演算回路に導入して演算
処理を行うものであるが、最近では前のキー人力の内容
を記憶保持して新たなキー人力老骨の内容と比較し、そ
の内容が変化している場合に変更された事を示す信号を
用いてシーケンス動作を行なわせる必要が生じている。
Traditionally, key human power signals are directly introduced into arithmetic circuits to perform arithmetic processing, but recently the content of the previous key human power signal is memorized and compared with the new key human power signal to change the content. It is now necessary to perform a sequence operation using a signal indicating that the data has been changed.

例えばテレビのタッチチャンネル回路やカーラジオのプ
リセット入力回路に於いて、前回のキー人力信号つまり
どのチャンネル又はプリセット釦を押圧したかを記憶す
ると同時に、新しいキー人力信号が前のキー人力信号つ
まり記憶内容と異なる場合Eこシーケンス制御用の信号
を発生し、新しいキー人力信号に対する処理を行なう必
要がある。
For example, in the touch channel circuit of a TV or the preset input circuit of a car radio, the previous key input signal, that is, which channel or preset button was pressed, is memorized, and at the same time, a new key input signal is input to the previous key input signal, that is, the memory contents. If this is different, it is necessary to generate a sequence control signal and process the new key input signal.

本案は上記の点を考慮してキー人力信号を記憶し、新し
いキー人力信号が前回のキー人力信号と異なる場合に異
なっている事を知らせる信号を発生するキー人力装置を
提供するものである。
In consideration of the above points, the present invention provides a key manpower device that stores key manpower signals and generates a signal indicating that the new key manpower signal is different from the previous key manpower signal.

第1図は本案の一実施例を示す回路図、に1〜に7はキ
ーで1図では抑圧型のスイッチであるが。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. Keys 1 to 7 are suppression type switches in FIG. 1.

タッチスイッチで構成してもかまわない。It may also be configured with a touch switch.

F1〜F7はセット優先のフリップフロップで、いずれ
かのキー信号が発生するとオアゲートOR1の出力によ
って全てのフリップフロップF1〜F7のリセット端子
REこ信号が供給されるが、該当するキーに接続された
フリップフロップのセット端子Sにはキー信号が導入さ
れて、セット優先によってセットされる。
F1 to F7 are set-priority flip-flops, and when any key signal is generated, the output of the OR gate OR1 supplies a signal to the reset terminal RE of all flip-flops F1 to F7. A key signal is introduced into the set terminal S of the flip-flop and is set based on set priority.

つまりキーに1〜に7の抑圧によってフリップフロップ
F1〜F7の中の1つがセットされる。
That is, one of the flip-flops F1 to F7 is set by suppressing the key from 1 to 7.

ENはエンコーダーで、フリップフロップF1〜FTの
出力を3本の線11,12゜13#こコード化して出力
するもので1例えばフリップフロップF2がセットの時
lこは線12に出力が発生する。
EN is an encoder that encodes the output of the flip-flops F1 to FT into three lines 11, 12゜13# and outputs it.For example, when the flip-flop F2 is set, an output is generated on the line 12. .

交点の丸印は同一線へ論理和出力を発生するオアゲート
を示す。
The circles at the intersections indicate OR gates that generate logical OR outputs on the same line.

El、B2.B3はイクスクルーシプオアゲートで、ラ
ッチL1 、L2 、L3の出力と線/1゜12.13
とのいずれかの信号がある場合にオアゲートOR2を介
して遅延型フリップフロップ(D型フリップフロップと
称する)へ出力を供給するものである。
El, B2. B3 is an exclusive or gate, and the output of latches L1, L2, L3 and line /1°12.13
When there is either signal, an output is supplied to a delay type flip-flop (referred to as a D-type flip-flop) via an OR gate OR2.

CPはクロックパルス信号である。CP is a clock pulse signal.

第2図の動作波形図を用いて動作を説明する前にフリッ
プフロップF1、〜F7及びラッチL1゜L2.L3は
いずれもリセット状態にあると仮定する。
Before explaining the operation using the operation waveform diagram in FIG. Assume that both L3s are in a reset state.

キーに1が押圧されるとフリップフロップF1のみがセ
ットされ、エンコーダーBNを介して線11にのみ出力
が発生する。
When 1 is pressed on the key, only the flip-flop F1 is set, and an output is generated only on the line 11 via the encoder BN.

その時イクスクルーシブオアE1ではラッチL1の出力
はなく(第2図L1を参照)、線11の信号があるので
出力か発生し、オアゲートOR2の出力02がD型フリ
ップフロップDに供給される。
At that time, in the exclusive OR E1, there is no output from the latch L1 (see FIG. 2 L1), and since there is a signal on the line 11, an output is generated, and the output 02 of the OR gate OR2 is supplied to the D-type flip-flop D.

D型フリップフロップDはクロックパルスCPに同期し
て動作しく第2図り参照)、ラッチLl 、L2.L3
のクロック信号端子Cへの信号となり、線11の信号が
ラッチL1へ書込まれる。
The D-type flip-flop D operates in synchronization with the clock pulse CP (see the second diagram), the latches Ll, L2 . L3
The signal on line 11 is written to latch L1.

ラッチL1に書込まれると、第2図L1が立上り、イク
スクルーンブオアE1の出力、つまりオアゲ”−ト02
の出力02が消え、D型フリップフロップDの出力は次
のクロックパルスCPの時には消滅スる。
When the data is written to latch L1, L1 in FIG.
The output 02 of the D-type flip-flop D disappears, and the output of the D-type flip-flop D disappears at the time of the next clock pulse CP.

上記の例はラッチL1 、L2.L3がリセット状態で
、キーに1が押圧されるとエンコードされた信号が線1
1へ発生し、結果的にラッチL1へ書込まれるが、他の
キーを押圧しても同様にコード化された信号がラッチL
1 、L2 、L3に記憶されるもので、その際必ずD
型フリップフロップDの出力が発生する。
The above example uses latches L1, L2 . When L3 is in the reset state and 1 is pressed on the key, the encoded signal will be sent to line 1.
1 and is consequently written to latch L1, but if you press any other key, a similarly coded signal will be written to latch L1.
1, L2, and L3, and at that time, D
The output of type flip-flop D is generated.

しかし、続けて同一キーを押圧した場合はフリップフロ
ップF1〜F7が変化せずラッチLl 、L2 、L3
の内容と、線11゜12.13の信号内容とが同一とな
るためイクスクリーシブオアE1.E2.E3の出力が
出ない。
However, when the same key is pressed continuously, the flip-flops F1 to F7 do not change and the latches Ll, L2, L3
Since the content of the signal and the signal content of the line 11°12.13 are the same, the exclusive OR E1. E2. There is no output from E3.

つまり前回と異なるキー動作が行なわれた時のみD型フ
リップフロップDの出力が発生する。
In other words, the output of the D-type flip-flop D is generated only when a key operation different from the previous one is performed.

そのためD型フリップフロップDを他のlllilil
回路(図示せず)のシーケンス制御信号とすれば良い。
Therefore, the D type flip-flop D is
It may be a sequence control signal for a circuit (not shown).

上記例のラッチL1.L2.L3はD型フリップフロッ
プで構成し、クロックパルスCPによって同期を取る事
によって上記のD型フリップフロップDを不要としても
良い。
Latch L1 in the above example. L2. L3 is composed of a D-type flip-flop, and by synchronizing with the clock pulse CP, the above-mentioned D-type flip-flop D may be omitted.

上記例ではキー信号をエンコードしているが。In the above example, the key signal is encoded.

エンコードする必要がない場合はフリップフロップF1
〜F7及びエンコーダーENを不要とし、直接キー信号
をイクスクルーシブオアgl、E2゜E3に供給して、
オアゲートOR1の出力とオアゲートOR2の出力との
論理積の出力をD型フリップフロップ入力とすれば、キ
ー信号がない時lこイクスクルーシブオアE1.E2.
E3の出力があってもD型フリップフロップD;こ伝達
されないので上記と同様lこ動作する。
If there is no need to encode, flip-flop F1
~F7 and encoder EN are not required, and the key signal is directly supplied to exclusive OR gl, E2゜E3,
If the output of the AND of the output of OR gate OR1 and the output of OR gate OR2 is input to a D-type flip-flop, then when there is no key signal, exclusive OR E1. E2.
Even if there is an output from E3, it is not transmitted to the D-type flip-flop D, so it operates in the same manner as above.

上記例では動作前にフリップフロップF1〜F7とラッ
チLl、L2.L3がリセットされていると仮定したが
、リセットを行う場合はフリップフロップF1〜F7で
はオアゲートOR1の信号を供給すれば良く、ラッチL
1.L2.L3では直接のリセット端子(図示せず)#
こりセット信号を与えればリセットを行う事ができるが
、テレビのダイヤ選局のようにいずれかのダイヤルが必
ず選局されているものでは上記リセット動作は不要であ
るが、ラジオの選局のようにプリセット選局だけでなく
自動選局を行う場合には上記リセット動作が有効となる
In the above example, before operation, the flip-flops F1 to F7 and the latches L1, L2. It is assumed that L3 has been reset, but when resetting, it is sufficient to supply the signal of the OR gate OR1 to the flip-flops F1 to F7, and the latch L
1. L2. At L3, a direct reset terminal (not shown) #
Resetting can be performed by giving a set signal, but the above reset operation is not necessary in cases where one dial is always selected, such as a TV schedule selection, but The above reset operation becomes effective when not only preset tuning but also automatic tuning is performed.

以上の如く本案はキー人力信号を導入しその内容を記憶
する記憶回路の出力と、新たなキー人力信号の内容とが
異なる場合を検出する回路とを設けてなるもので、簡単
な構成で異なるキーが操作された事を検出し、各種の制
御を行うための信号を発生する事ができる。
As described above, the present invention has the output of a memory circuit that introduces a key human input signal and stores its content, and a circuit that detects when the content of a new key human input signal differs, and has a simple configuration. It can detect that a key has been operated and generate signals for various controls.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本案の一実施例を示す回路随、第2図は第1図
の動作波形図である。 F1〜F7はフリップフロップ、ENはエンコーダ、E
l 、E2.E3はイクスクルーシブオア。 Ll、L2.L3はラッチである。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is an operational waveform diagram of FIG. 1. F1 to F7 are flip-flops, EN is an encoder, E
l, E2. E3 is exclusive or. Ll, L2. L3 is a latch.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] キー人力信号を導入し各々その内容を記憶する複数の記
憶回路と、その記憶回路の内容と対応する新たなキー人
力信号の内容とを、それぞれ比べて両者が異なる時に書
込信号を出力する検出回路とを設け、書込信号lこよっ
て記憶回路にキー信号を記憶させる事を特徴とするキー
人力装置。
A plurality of memory circuits that introduce key human input signals and store their contents, and a detection that compares the contents of the memory circuits with the contents of a new key human input signal that corresponds to each other, and outputs a write signal when the two differ. What is claimed is: 1. A key-powered device comprising: a circuit; and a key signal is stored in a storage circuit using a write signal.
JP1976141117U 1976-10-18 1976-10-18 key input device Expired JPS5941633Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1976141117U JPS5941633Y2 (en) 1976-10-18 1976-10-18 key input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1976141117U JPS5941633Y2 (en) 1976-10-18 1976-10-18 key input device

Publications (2)

Publication Number Publication Date
JPS5357702U JPS5357702U (en) 1978-05-17
JPS5941633Y2 true JPS5941633Y2 (en) 1984-12-01

Family

ID=28749897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1976141117U Expired JPS5941633Y2 (en) 1976-10-18 1976-10-18 key input device

Country Status (1)

Country Link
JP (1) JPS5941633Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614335A (en) * 1979-07-13 1981-02-12 Seiko Epson Corp Key input device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49102203A (en) * 1973-01-31 1974-09-27

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49102203A (en) * 1973-01-31 1974-09-27

Also Published As

Publication number Publication date
JPS5357702U (en) 1978-05-17

Similar Documents

Publication Publication Date Title
JPS5941633Y2 (en) key input device
US4251805A (en) Circuit arrangement for an input keyboard
US3683370A (en) Input device
GB1432706A (en) Electronic keyboard input circuit
JPS6346449B2 (en)
US3613054A (en) Scanning encoder
JPS583116B2 (en) electronic locking device
US3932866A (en) Computer keyboard circuitry
JPS6157600B2 (en)
JPS6121018B2 (en)
SU1552167A1 (en) Device for information input
JPS6019537B2 (en) Key input method
SU1640683A1 (en) Data input device
JPH0449918B2 (en)
SU1200245A1 (en) Programmed control system
SU1125349A2 (en) Device for handling coded lock
KR900006898Y1 (en) Key locking apparatus of keycard
SU396687A1 (en) COMMUNICATION DEVICE
JPH0731085B2 (en) Temperature measuring instrument
JPS6111803Y2 (en)
JP2575920Y2 (en) Switching information issuing circuit
JPH02290322A (en) Clock signal switching circuit
KR0144984B1 (en) Key functional changing method
JPS584291Y2 (en) Control data signal detection device
SU1485307A2 (en) Unit for monitoring synchronism of reproduced signals