KR850000624B1 - 키탤레폰 시스템에 있어서 국선 제어방법 - Google Patents

키탤레폰 시스템에 있어서 국선 제어방법 Download PDF

Info

Publication number
KR850000624B1
KR850000624B1 KR1019830003108A KR830003108A KR850000624B1 KR 850000624 B1 KR850000624 B1 KR 850000624B1 KR 1019830003108 A KR1019830003108 A KR 1019830003108A KR 830003108 A KR830003108 A KR 830003108A KR 850000624 B1 KR850000624 B1 KR 850000624B1
Authority
KR
South Korea
Prior art keywords
data
circuit
dial
line
pulse
Prior art date
Application number
KR1019830003108A
Other languages
English (en)
Other versions
KR850000842A (ko
Inventor
이재중
Original Assignee
금성통신 주식회사
이재연 · 하인츠 디터케루트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성통신 주식회사, 이재연 · 하인츠 디터케루트 filed Critical 금성통신 주식회사
Priority to KR1019830003108A priority Critical patent/KR850000624B1/ko
Publication of KR850000842A publication Critical patent/KR850000842A/ko
Application granted granted Critical
Publication of KR850000624B1 publication Critical patent/KR850000624B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)

Abstract

내용 없음.

Description

키탤레폰 시스템에 있어서 국선 제어방법
제1도는 피씨엠 음성신호 교환회로의 블럭도.
제2도는 본 발명에 이용되는 키텔레폰 시스템의 국선데이타 검출회로의 일실시예도.
제3도는 본 발명에 의한 국선 가입자 회로도
제4도는 본 발명에 이용되는 리트리거블 단안정 멀티바이 브레이터의 개략도 및 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 피씨엠 음성신호 교환회로 200 : 국선데이타 검출회로
330 : D형 래치 340 : 다이얼펄스 발생기
355 : 계전기 구동회로 400 : 리트리거블 단안정 멀티 바이브레이터
본 발명은 마이크로프로세서를 이용한 피씨엠 시분할 방식의 키텔레폰 시스템에 있어서, 시스템 전체를 제어하는 마이크로프로세서의 도움없이 하드웨어적으로 국선을 제어하는 방법에 관한 것으로, 마이크로프로세서의 효율을 극대화하기 위하여, 마이크로프로세서로 부터 통화로 구성에 관한 데이타만을 받아 다중화 피씨엠 음성신호 송신선로로 부터 입력된 피씨엠 음성신호를 하드웨어적으로 교환하여 다중화 피씨엠 음성신호 수신선로로 출력시키는 피씨엠 음성신호 교환회로로 부터 통화로 구성에 관한 데이타중 국선에 관한 데이타만을 선택적으로 추출하여 국선을 제어하는 방법에 관한 것이다.
일반적으로 마이크로프로세서를 이용하여 다양한 여러가지 서어비스 기능을 제공하는 종래의 키텔레폰 시스템에 있어서는 마이크로프로세서가 통화로에 접속된 계전기 접점을 직접 제어하여 통화로를 구성하였기 때문에 마이크로프로세서는 통화로 구성에 관한 많은 데이타를 처리해안만 하였고, 이들 데이타의 처리속도는 데이타량에 반비례하기 때문에 가입자나 서어비스 기능을 추가할 경우 마이크로프로세서의 데이타 처리속도가 느러지게 되어 시스템의 용량을 늘리는데에 한개가 있었다.
본 발명의 목적은 마이크로프로세서의 효율을 극대화하기 위해서 마이크로프로세서로 부터 통화로 구성에 관한 데이타만을 받아 다중화 피씨엠음성신호 송신선로로 부터 들어온 피씨엠 음성신호를 교환하여 다중화 피씨엠 음성신호 수신선로로 보내는 피씨엠 음성신호 교환회로로 부터 국선에 관한 데이타만을 추출하여 마이크로 프로세서의 도움없이도 국선을 제어하는 국선제어방법을 제공하는 것이다.
이하 첨부된 도면에 의해서 본 발명을 상세히 설명하면 다음과 같다.
먼저, 본 발명에 이용되는 피씨엠 음용신호 교환회로의 구성을 제1도에 표시한 블럭도에 의하여 설명하면, 피씨엠 음성신호 교환회로(100)는, 피씨엠 음성신호가 다중화되어 들어오는 2n개의 다중화 피씨엠 음성신호 송신선로(101)(이하 "다중화 송신선로"라 한다), 직렬 피씨엠신호를 병렬 피씨엠신호로 변환시키는 직렬/병렬 변환회로(102), 래치회로(103), 래치출력 제어회로(104), 메모리(105), 메모리(105)의 어드레스를 지정하는 계수기(106), 메모리(107), 래치회로(108), 래치입력 제어회로(109), 병렬피씨엠 신호를 직렬 피씨엠 신호로 변환시키는 병렬/직렬 변환회로(110), 다중화 피씨엠 음성신호 수신선로(111)(이하 "다중화 수신선로"라 한다), 메모리(107)의 어드레스를 지정하는 계수기(112) 및 마이크로프로세서로부터의 어드레스 및 데이타를 받아 메모리(107)에 기억시키는 래치(113)(114)로 구성되어 있으며, 이의 동작과 정은 다중화 송신선로(101)가 4개이고 각각의 다중화 송신선로를 통하여 각각 8비트 피씨엠 음성신호로 된 32개의 채널이 다중화되어 들어와 메모리(105)에서 교환된 후 4개의 다중화 수신선로(111)로 출력되는 경우를 예를들어 간단히 설명하면 다음과 같다.
다중화 송신선로(101)의 각선로로는 32개 채널이 8비트 직렬 피씨엠 음성신호가 다중화되어 들어와 각 채널의 8비트 중 8번째 비트가 직렬/병렬 변환회로(102)에 인가될때 직렬/병렬 변환회로(102)에서 8비트 병렬피씨엠 음성신호로 바뀌어져 출력되어 래치회로(103)에서 래치된다. 래치출력 제어회로(104)는 첫번째 채널의 8비트 병렬피씨엠 음성신호가 래치회로(103)에 래치된후 다중화 송신선로(101)에서 두번째 채널의 8비트 직렬 피씨엠 음성신호 중 1번째 비트부터 4번째 비트가 직렬/병렬 변화회로(102)에 인가될때 래치회로(103)에 래회되어 있던 8비트 병렬피씨엠 음성신호를 첫번째선로의 것부터 차례로 출력시키며, 이와 동시에 계수기(106)도 메모리(105)의 1번지부터 4번지까 지어드레스를 지정하여 래치회로(103)에서 출력된 8비트 병렬피씨엠 음성신호가 메모리(105)의 해당번지에 기억된다.
계수기(106)와 계수기(112)는 도시되지 않은 클럭발생기가 계수기(106)와 계수기(112)에 4비트씩 교대로 클럭을 보낼때마다 4번씩 계수하며, 계수기(106)는 다중화 송신선로(101)의 두번째 타임슬롯트의 동기펄스에 의해 리셋되고 계수기(112)는 32번째 타임슬롯트의 동기펄스에 의해 리셀된다.
그리고, 계수기(106)가 메모리(105)의 어드레스를 지정하는 동안 마이크로프로세서는 제어단자(115)에 제어신호를 인가하게 하여 마이크로프로세서가 래치(113)(114)에 입력시켜 저장한 통화로 구성에 관한 데이타 및 어드레스에 따라 메모리(107)의 해당어드레스에 기억되게 하여 다중화 송신선로(101)로부터 2번째 8비트 직렬피씨엠 음성신호의 5번째에서 8번째비트가 직렬/병렬 변환회로(102)로 들어올때 계수기(112)는 메모리(107)의 어드레스를 차례로 지정하여 메모리(107)의 해당어드레스에 기억된 데이타가 출력되어 출력된 데이타에 해당하는 메모리(105)의 어드레스에 기억된 8비트 병렬피씨엠 음성신호가 차례로 출력되도록 하는 동시에, 래치입력제어 회로(109)는 교환하고자 하는 피씨엠 음성신호 채널에 해당하는 래치회로(108)에 입력제어 신호를 인가하여 메모리(105)로 부터 출력된 8비트 병렬피씨엠 음성신호가 해당 래치(108)와 병렬/직렬 변환회로(110)를 통하여 8비트 직렬피씨엠 음성신호로 바꾸어 다중화 수신선로(111)로 송출된다.
본 발명의 국선데이타 검출회로(200)는 이와같은 구성으로 동작되는 피씨엠 음성신호 교환회로(100)에서 메모리(107)의 출력선에 연결되어 사용되는 것인바, 그 국선데이타 검출회로(200)는 제2도에 표시한 바와같이 구성된다.
즉, 제2도는 키텔레폰 시스템이 24개의 국선을 수용하고 있으며, 이들 국선의 채널번호가 64번부터 87번인 경우의 키텔레폰 시스템의 국선테이타 검출회로의 일실시예도로서, 이는 크게 나누어 피씨엠 음성신호 교환회로(100)의 메모리(107)의 데이타 출력선으로 부터 출력된 통화로 구성에 관한 데이타중, 국선에 관한 데이타만을 검출할 수 있도록 논리조합으로 구성시킨 국선검출 논리회로(201)와, 그 국선검출논 리회로(201)로부터 출력된 데이타를 받아 이를 해독하여 출력시키는 디코더 회로(202)로 구성되어 있는바, 이들 각 회로(201)(202)의 구성을 상세히 설명하면 다음과 같다.
국선검출 논리회로(201)는 인버터(205) 및 낸드게이트(206)로 구성시켰으며, 피시엠 음성신호교환회로(100)의 메모리(107)의 데이타 출력선과 디코더 회로(202)사이에 연결하여, 메모리(107)의 데이타 출력선으로 부터 출력된 통화로 구성에 관한 데이타중 국선에 관한 데이타만을 검출하도록 하였으며, 이 검출된 신호를 낸드게이트(206)의 출력단자를 통해서 디코더 회로(202)의 디코더(203)(204)의 G1단자에 인가해주므로서 디코더(203)(204)가 인가된 신호에 의해서 동작을 하게 된다.
여기서 낸드게이트(206)는 3개의 입력단자(a)(b)(c)를 가지고 있으며, 3개의 입력단자중 (a)단자는 피시엠 음성신호 교환회로(100)의 래치출력 제어회로(104)와 연결되어 있어 래치 출력제어회로(104)가 동작하지 않을때, 낸드 게이트(206)에 신호를 인가하여 이때 인가되는 신호는 "1"이다.
3개의 입력단자중 (b)단자는 메모리(107)의 데이타 출력선의 7번선과 연결시켰으며, 3개의 입력단자 중 (C)단자는 메모리(107)의 데이타 출력선의 6번선과 인버터(206)를 통해서 연결시켰다. 그리고 디코더회로(202)는 2개의 디코더(203)(204)로 구성되어 있으며, 디코더(203)는 6개의 입력단자를 가지고 있어, 6개의 입력단자중 G1단자는 논리회로(201)의 낸드게이트(206)를 출력단자와 연결되어 낸드게이트(206)로부터 인가된 신호를 받아 동작하게 되며 이때 G1단자에 인가되는 신호는 "0"가 되어야 디코더(203)가 동작을 하게 된다.
6개의 입력단자중 G2단자는 메모리(107)의 출력단자와 인버터(207)을 통해 연결되어 있으며, 이때도 G2단자에 인가되는 신호가 "0"이 되어야 디코더(203)가 동작하게 된다. 6개의 입력단자중 (A)(B)(C)(D)단자는 메모리(107)의 데이타 출력선(1)(2)(3)(4)과 각각 연결되어 G2단자에 입력된 신호에 의해서 메모리(107)의 데이타 출력선(1)(2)(3)(4)으로 부터 입력된 데이타를 해독하여 그 해독된 데이타에 해당하는 것에 펄스를 인가한다.
한편 디코더(204)의 6개의 입력단자중 G1단자는 국선검출 논리회로(201)의 낸드게이트(206)출력단자와 연결시켰으며, 이때도 디코더(203)와 마찬가지로 동작한다.
아울러 (G1)(A)(B)(C)(D)단자는 메모리(107)의 데이타 출력선과 각각 연결되어 있으며, 이때도 디코더(203)와 마찬가지로 동작한다.
이와같은 과정에서 피씨엠 음성신호 교환회로(100)의 메모리(107)의 데이타 출력선으로 부터 출력되는 데이타가(1010010)이 입력되었다고 가정하면, 입력된 데이타중 7번째와 6번째 비트는 국선검출 논리회로(201)에 입력되게 되므로 국선검출 논리회로(201)의 낸드게이트(206)의 (b)단자에 "1"이 입력되고, (C)단자에는 "0"이 입력되어야 하지만, 메모리(107)의 데이타 출력선과 낸드게이트(206)의 (C)단자사이에 연결된 인버터(205)에 의해서 "0"메이타가 "1"로 바뀌어 (c)단자에 입력되므로 낸드게이트(206)의 입력단자(a)(b)(c)는 모두 "1"이므로 낸드게이트(206)출력단자에 나타나는 신호는 "0"이다. 이때 "0"신호는 디코더(203)(204)의 G1단자에 입력되므로 디코더(203)(204)는 동작하게 된다.
그리고 출력된 데이타중 5번째 비트 "1"은 디코더(203)(204)의 G2단자에 입력되게 되는데, 디코더(203)의 G2단자는 "1"이 인버터(207)를 통해서 들어오게 되므로 "0"이 되며, 디코더(204)의 G2단자는 "1"이 그대로 입력되므로 디코더(203)가 동작하게 되고 디코더(204)는 동작을 하지 못한다.
이어서 메모리(107)의 출력선(4)(3)(2)(1)에서 출력된 데이타(0010)는 디코더(203)(204)의 입력단자(D)(C)(B)(A)에 입력되게 되지만 디코더(204)의 입력단자에 입력되는 데이타는 디코더(204)가 동작하지 않으므로 데이타가 출력되지 않는다.
그러나, 디코더(203)의 (D)(C)(B)(A)입력단자는 메모리(107)의 출력선(4)(3)(21)에서 출력된 데이타(0010)가 입력되게 되고, 이 입력데이타를 디코딩하게 되므로 이 디코딩된 데이타는 2번째 출력선을 통해서 펄스를 송출하게 되는 것이다.
제3도는 24개의 국선가입자회로 중 1개만을 예로들어 도시한 국선가입자 회로도(300)로서 국선가입자회로(300)는 국선과 통화를 하기 위한 국선통화회로(301)와 국선을 점유하기 위한 국선 점유 및 다이얼펄스계전기 구동회로(350)로 구성되어 있는바, 국선통화회로(301)는 하이브리드(308), 필터(309), 코덱(310), 통화로를 구성하기 위한 디이얼접점(DS1)(DS2), 다이얼접점(DI), 직류전류를 차단하고 교류성분인 링신호만을 통과시키는 캐패시터(314), 국선으로 부터 링신호가 들어오면 링신호를 검출하여 주장치의 마이크로 컴퓨터로 신호를 보내는 링신호 검출회로(306)로 구성되어 있으며, 또한 국선점유 및 다이얼펄스 계전기 구동회로(350)는 국선데이타 검출회로(200), 리트리거블 단안정 멀티바이브레이터(400), D형래치(330), 다이얼펄스 발생기(340), 계전기 구동회로(355)로 구성되어 있다.
여기서 국선데이타 검출회로(200)는 제2도에 도시한 바와같이 논리조함으로 구성되어 있어 메모리(107)의 데이타 출력선으로 부터 출력된 데이타를 받아 국선에 관한 데이타만을 추출하여 이를 디코딩해서 그 디코딩 된것에 해당하는 리트리거블 단안정 멀티 바이브레이터(400)에 펄스를 인가한다.
리트리거블 단안정 멀티바이브레이터(400)는 제4도에 도시한 바와같이 리트리거블 단안정 멀티 바이브 레이터(400)에 저항(R) 및 콘덴서(C)가 연결되어 국선 데이타 검출회로(200)로 부터 인가된 펄스를 저항(R) 및 콘덴서(C)의 시정수 만큼 긴펄스를 출력시켜, 계전기 구동회로(355)에 제어신호를 인가하고, 그리고 D형래치(330)는 마이크로컴퓨터로 부터 다이얼선택신호 및다이얼 데이타를 받아, 리트리거블 단안정 멀티 바이브레이터(400)의 출력단자(
Figure kpo00001
)로 부터 펄스를 받을동안만 마이크로 컴퓨터로 부터 받은 다이얼 데이타를 다이얼펄스 발생기(240)에 전달한다.
다이얼펄스 발생기(340)는 D형래치(330)로 부터 받은 다이얼데이타에 따라 다이얼펄스를 발생시켜 계전기 구동회로(355)에 전달한다.
계전기 구동회로(355)는 리트리거블 단안정 멀티바이브레이터(400)로 부터 제어신호를 받아 국선을 점유하고 다이얼 펄스 발생기(340)로 부터 출력된 다이얼 펄스를 받아, 그 다이얼펄스 만큼 계전기(DI)(DS)를 구동시켜서, 국선통화회로(301)의 다이얼 접점(DS1)(DS2)(DI)을 "온" "오프"시켜 국선으로 다이얼펄스를 송출시키도록 한 것이다.
이와같은 구성으로 된 국선가입자 회로의 동작과정을 설명하면 다음과 같다.
내선가입자가 국선을 선택하여 통화하고자 할 경우, 사용자가 단말기그룹 중 어느한 단말기(키텔레폰)의 실장된 국선키버튼을 누르게 되면, 도시되지 않은 마이크로 컴퓨터에서는 이 상태를 파악하고 있다가 마이크로 컴퓨터의 어드레스 및 데이타선을 통해서 피씨엠 음성신호 교환회로(100)에 키버튼이 눌려진 상태에 해당하는 국선을 연결하라는 명령을 내린다.
이때 명령을 받은 피씨엠 음성신호 교환회로(100)에서는 피씨엠 음성신호 교환회로(100)의 메모리(107)의 데이타 출력선과 연결되어 있는 국선점유 및 다이얼 펄스계전기 구동회로(350)의 국선데이타 검출회로(200)에 국선선택 데이타를 보낸다. 이때 국선데이타 검출회로(200)에서는 입력된 국선선택 데이타를 해독하여, 그 해독된 데이타에 해당하는 단 안정멀티 바이브레이터(400)에 선택펄스를 인가한다.
국선데이타 검출회로(200)로 부터 선택된 티트리거블 단안정 멀티바이브 레이터(400)에서는 저항(R) 및 콘덴서(C)의 시정수에 의해서 국선 데이타 검출회로(200)로 부터 인가를 받은 펄스보다 저항(R) 및 콘덴서(C)의 시정수 만큼 긴 펄스를 출력단자(
Figure kpo00002
)를 통해서 마이코로 컴퓨터로 부터 받은 다이얼 선택 신호를 계전기 구동회로(355)에 인가하여, 계전기 구동회로(355)로 하여금 계전기(DI)(DS)를 구동시켜 국선을 점유하게 하며 국선통화회로(301)의 다이얼 접점(DI)(DS)을 "온""오프"시켜 국선으로 다이얼신호를 송출신킨다.
이때, 국선통화회로(301)의 다이얼 접점(DI)(DS)은 제3도에 도시된 것과 반대방향으로 접속되어 국선단자(302)(303)→다이얼 접점(DI)→하이브리드(308)→필터(309)→코덱(310)→피씨엠 음성신호 교환회로(100)를 거쳐 도시되지 않은 가입자 통화회로 및 단말기의 통화로를 통해서 사용자가 발신음을 듣게 한다.
이때 발신음을 들은 사용자는 국선이 점유됨을 알고 통화하고자 하는 국선의 번호에 해당하는 키버튼을 누르면, 마이코로 컴퓨터는 키버튼 상태를 파악하고 있다가, 피씨엠음 성신호교환회로(100)의 메모리(107)의 데이타 출력선과 연결된 국선점유 및 다이얼펄스 계전기 구동회로(350)의 D형 래치(330)에 키버튼이 눌려진 상태에 해당하는 다이얼 선택신호 및 다이얼 데이타를 보낸다.
이때 국선데이타 검출회로(200) 및 리트리거블 단안정 멀티 바이브레이터(400)에서는 이미 국선이 점유되어 있는 상태이다.
한편, D형 래치(330)에서는 마이크로 컴퓨터로 부터 다이얼데이타를 받고, 클럭단자를 통해서 다이얼 선택신호를 받아, 리트리거블 단안정 멀티 바이브레이터(400)로 부터 저항(R) 및 콘덴서(C)의 시정수만큼 긴펄스가 인에이블단자에 인가되는 동안에만 마이코로 컴퓨터로 부터 받은 다이얼 데이타를 펄스발생기(340)에 전달한다.
또한, 다이얼펄스 발생기(340)에서는 발진기의 구동으로 D형 래치(330)로 부터 다이얼데이타를 받아 다이얼데이타 만큼 다이얼펄스를 발생시켜서 계전기 구동회로(355)에 인가할다. 이때, 계전기 구동회로(355)에서는 다이얼펄스 발생기(340)로 부터 받은 다이얼펄스 만큼 계전기(DI)(DS)를 구동시켜서 국선과 연결되어 있는 국선통화회로(301)의 다이얼 접점(DI)(DS1)(DS2)을 제3도에 도시된 방향과 반대방향으로 접속시켜서 다이얼 접점(DI)이 "온""오프"되는 회수만큼 동작복구하여 국선으로 다이얼신호를 송출시킨다.
여기서 다이얼 접점(DS2)은 다이얼펄스가 송출되는 동안만 "온"이 되고, 다이얼펄스가 송출되지 않는 기간은 "오프"상태로 되며, 그리고 다이얼 접점(DI)은 매 프래임(8KHz)마다 국선데이타 검출회르(200)에서 펄스를 주므로 가입자가 국선과 통화를 하는 하는 통안만 동작한다.
제4도는 본 발명에 이용되는 리트리거블 단안정 멀티바이브레이터(400)의 개략도 및 파형도로서 제2도를 참조하여 설명하면 다음과 같다.
리트리거블 단안정 멀티바이브레이터(200)는 입력단자(A1)(A2), 출력단자(
Figure kpo00003
)(
Figure kpo00004
)를 가지고 있으며, 그리고 Vcc단자와 GND단자사이에 2개의 저항(R)과 2개의 콘덴서(C)가 병렬로 연결되어 있다.
리트리거블 단안정 멀티 바이브레이터(400)의 입력단자(A1)는 국선 데이타 검출회로(200)의 24개의 출력선과 각각 연결되어 있으며, 입력단자(A2)는 마이크로 컴퓨터의 다이얼선택 신호선과 연결되어 있다.
여기서 입력단자(A1)는 국선 데이타 검출회로(200)의 출력선으로 부터 선택펄스를 받아 리트리거블 단안정 멀티바이브레터(400)에 연결된 저항(R) 및 콘덴서(C)에 의해서 시정수 만큼 긴펄스를 출력단자(
Figure kpo00005
)를 통해서 출력시키고, 또한 입력단자(A2)는 마이크로 컴퓨터로 부터 다이얼선택신호를 받아 그 다이얼 선택신호를 리트리블 단안정 멀티바이브레이터(400)에 연결된 저항(R) 및 콘덴서(C)의 시정수 만큼 긴펄스로 만들어 출력단자(
Figure kpo00006
)를 통해서 출력시킨다.
그리고 출력단자(
Figure kpo00007
)(
Figure kpo00008
)를 통해서 출력되는 펄스의 길이(TW)는 제4도에 도시한 파형도와 같이 다음 프레임 펄스(8KHz)가 나오는 시간(Ta)보다 저항(R)및 콘덴서(C)의 시정수 만큼 긴 펄스가 출력되며, 이 펄스(TW)에 의해서 계전기(DS)(DI)를 충분히 동작시키므로서 마이크로 컵퓨터로 부터 입력되는 다이얼 데이타 및 다이얼 선택신호를 충분히 전달할 수 있게 하였다.
여기서, 펄스(TW)=KD×Rt×Ct(
Figure kpo00009
)이다. (KD : Ic에 따라 정해지는 정수이다.)
이상에서 설명한 바와같이, 본 발명은 시스템 전쳐를 제어하는 마이크로프로세서의 도움없이도 하드웨어적으로 내선가 입자가 국선을 점유할 수 있도록 한 것으로, 피씨엠 음성신호 교환회로의 메모리의 데이타출력선에 국선점유 및 다이얼 펄스계전기구동회로를 직접 연결시키므로서 마이크로세서가 국선점유 및 다이얼링에 대한 제어를 직접하지 않아도 되므로 마이크로프로세서의 효율을 극대화할 수 있어서 시스템운용에 커다란 이득을 얻을 수 있는 장점을 가지고 있다.

Claims (1)

  1. 피씨엠 음성신호 교환회로(100)의 메모리(107)의 데이타 출력선에 국선 검출논리회로(201)를 연결하여, 메모리(107)의 데이타출력선으로 부터 국선에 관한 데이타만을 추출하고 이를 디코더회로(202)로 해독한후, 디코더회로(202)로 부터 출력된 데이타 펄스의 폭을 리트리거블 단안정 멀티바이브레이터(400)로 동기펄스의 폭보다 길게 되도록 하여계전기구동회로(355)에 보내어 국선을 점유하는 한편, 마이크로 컵퓨터(CPU)로 부터의 다이얼 데이타 및 다이얼 선택신호를 받아 리트리거블 단안정 멀티 바이브레이터(400)로부터 펄스가 인가되는 동안만 D형 래치(330)가 다이얼데이타를 다이얼펄스 발생기(340)에 보내고, 다이얼펄스발생기(340)로 하여금 그 데이타에 따른 다이얼 펄스를 발생시켜 계전기구동회로(355)에 보내어 계전기구동회로(355)에 접속된 계전기가 동작하여 다이얼접점(DI)(DS)이 "온""오프"되게 하므로서 국선을 제어하는 방법.
KR1019830003108A 1983-07-08 1983-07-08 키탤레폰 시스템에 있어서 국선 제어방법 KR850000624B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019830003108A KR850000624B1 (ko) 1983-07-08 1983-07-08 키탤레폰 시스템에 있어서 국선 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019830003108A KR850000624B1 (ko) 1983-07-08 1983-07-08 키탤레폰 시스템에 있어서 국선 제어방법

Publications (2)

Publication Number Publication Date
KR850000842A KR850000842A (ko) 1985-03-09
KR850000624B1 true KR850000624B1 (ko) 1985-05-01

Family

ID=19229374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830003108A KR850000624B1 (ko) 1983-07-08 1983-07-08 키탤레폰 시스템에 있어서 국선 제어방법

Country Status (1)

Country Link
KR (1) KR850000624B1 (ko)

Also Published As

Publication number Publication date
KR850000842A (ko) 1985-03-09

Similar Documents

Publication Publication Date Title
US3997727A (en) Time division multiplexed digital switching apparatus
US3843845A (en) Electronic key telephone system
US3586782A (en) Telecommunication loop system
JPH0289455A (ja) Ｐｂｘダイヤルインによるモデムモードの整合装置及び整合方法
JPH0667019B2 (ja) 交換機制御方式
CA1219663A (en) Data call transfer
KR850003098A (ko) 인터페이스 채널유니트
US4839888A (en) Digital time-division multiplex switch-based telephone subscriber connection system
KR850000624B1 (ko) 키탤레폰 시스템에 있어서 국선 제어방법
US5040172A (en) Communication method utilizing channel highway and digital communication apparatus for realizing the same
JPH0865327A (ja) トークンリングに接続される通信ネットワーク
US4907262A (en) Method of transmitting dual tone multi-frequency during communication in a private branch exchange using keyphones
JPS61179639A (ja) 公共または私設ネツトワ−クに接続可能な音声およびデ−タの同時通信システム
KR940006010B1 (ko) 전전자 교환기의 u-LAW, A-LAW 상호 변환장치.
KR100237464B1 (ko) 디지틀 전전자 교환기의 트렁크 정합장치
KR940005246B1 (ko) Isdn 전화기 시스템 및 제어방법
GB2072463A (en) Speech and data communication network
US4370525A (en) Variable rate timing circuit
KR100238482B1 (ko) 영상전화기의인터럽트제어회로
JP2654024B2 (ja) ディジタルボタン電話装置
KR900007058B1 (ko) 사설교환기의 국선착신 및 국선발신시의 국선전용 통화방법
KR850001262B1 (ko) Pcm 음성신호 교환방법
JPH0289447A (ja) ボタン電話システム
JPS5990486A (ja) 構内通信システム
JP3609151B2 (ja) 端末応答確認システム

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19930203

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee