KR840001467B1 - 진폭 변조회로 - Google Patents

Abstract

내용 없음.

Description

진폭 변조회로

제1도는 본 발명에 의한 진폭변조회로의 제1실시예를 도시한 도면.

제2도는 제1도의 회로에서 발생된 파형들을 도시한 도면.

제3도는 본 발명에 의한 회로의 제2실시예를 도시한 도면.

제4도는 본 발명에 의한 회로를 실시한 칼러부호화회로의 실시예를 도시한 도면.

제5도는 본 발명에 의한 회로를 실시한 칼러부호화 회로의 상세한 제2실시예를 도시한 도면.

제6도는 제5도 회로에서 발생된 파형들을 도시한 파형도.

본 발명은 반송파 신호를 수신하기 위한 반송파 입력단자와, 비데오신호를 수신하기 위한 변조입력단자와 얻어진 진폭변조된 신호를 공급하기 위한 출력단자를 갖는 변조기를 포함하며, 반송파신호상의 주기적으로 발생된 기준신호부분을 갖는 비데오신호를 변조하기 위한 진폭변조기 회로에 관한 것이다.

이러한 변조기는 비데오신호가 기준값을 갖는 시간간격내의 반송파신호를 출력단자에서의 진폭 변조된 신호가 포함하지 않는 구조로 되어져야만 한다. 이러한 결과로서, 비데오 신호는 통상적으로 예를들어 클램핑회로의 장치에 의하여 고정된 레벨에서 얻어졌었으며, 이러한 레벨은 반송파를 포함하지 않는 출력신호에 대응한다. 이러한 기술은 NTSC 또는 PAL 표준방식에 대한 칼러부호와 회로내에서 사용된다. 이후에 칼러부반 송파의 진폭은 기준신호 간격동안 영이 되어져야만 한다.

그러나 실제에서, 반송파 신호는 이러한 간격들동안 변조기의 출력단자에서 여전히 발생한다. 즉, 예를들자면 이것은 변조기의 비대칭성, 클램핑 회로에서의 직류 오프셋 또는 공급원 전압 또는 온도에서의 순간변화에 기인한 변화분들에 기인한다. 부호화 회로에서, 출력신호의 이러한 불균형은 "부반송파누설"로서 알려져 있다. 이러한 누설을 변조신호가 변조기를 구동하여 결과적으로 결점이 대단히 작아지도록 변조기회로를 설계하므로서 대부분이 제거되어질 수 있다. 그러나, 이러한 방식은 전력을 크게 소비한다. 또다른 가능성은 회로의 여러가지 부분들에 대한 정확한 조정이나 이러한 조정은 시간낭비이며, 이러한 결과는 시간이 흐르면 불필요한 변화가 생기는 가능성을 갖게끔 한다.

본 발명의 목적은 부반송파 누설이 자동적으로 상당히 감소되도록 하므로서 본 발명에 의한 진폭변조기회로가 변조기의 출력단자에 연결된 제어루프를 포함하며 기준신호 간격동안 작동하는 샘플 홀드회로를 포함하는 것을 특징으로 하는 상술된 형태의 회로를 제공하는 것이다. 여기서, 상기 제어루프는 변조기의 변조입력 단자에서 샘플 홀드회로가 작동하는 시간주기 동안 변조기의 반송파 입력단자에서의 신호와 출력단자에서의 신호가 무관한 신호의 크기를 얻기 위하여 비데오 신호에 가산될 직류보상 신호를 발생한다.

이러한 방식의 장점은 변조기 입력단자에서의 클램핑회로는 제어루프에 의하여 발생된 직류신호가 상술된 입력단자에서의 신호가 모든 환경상태하에서 정확한 직류레벨을 지키도록 그 자신을 자동적으로 조절하기 때문에 더 이상 필요없다. 본 발명에 의한 회로는 반송파 입력단자에서의 신호가 적어도 샘플 및 홀드회로가 작동하는 시간주기동안 제어루프가 부귀환이되는 극성의 직류레벨을 갖는 것을 특징으로 한다. 또한 이러한 회로는 제어루프가 기준신호와 출력단자에서의 신호를 비교하기 위한 샘플홀드회로에 연결된 비교단을 포함하며, 이러한 기준신호는 변조기의 반송파입력단자에서의 신호와 무관한 출력단자에서의 신호값과 실제로 동등한 값을 갖음을 특징으로 한다.

본 발명에 의하면, 회로는 출력단자에 접속된 가산기단과 기준신호 간격동안 작동하는 제2샘플 홀드회로를 포함하는 제2제어루프를 포함하며, 상기 제2제어루프가 변조기의 출력단자에서의 신호에 가산되는 제2직류 비교신호를 발생하며, 상기 제1 및 제2샘플 홀드회로가 동시에 작동하지 않으며, 또한 상기 제1제어루프가 가산기단의 출력단자에 접속되는 것을 특징으로 한다. 이러한 회로는 반송파 입력단자에서의 신호가 적어도 제1샘플 및 홀드회로가 작동하는 시간의 주기동안 제1제어루프가 부궤환이 되는, 극성의 제1직류레벨을 갖으며 그리고 제2샘플 홀드회로가 작동되는 동안 제2제어루프가 부궤환이 되는 극성의 제2직류레벨을 갖으며 또한 제2직류레벨이 제1직류레벨에서 벗어나는 것을 특징으로 한다.

본 발명에 의하면, 이러한 회로는 샘플 홀드회로가 작동되는 시간의 주기동안 반송파 신호에 펄스형 측정신호를 가산하기 위한 제2가산기단을 포함하며, 그리고 샘플홀드회로가 작동되는 시간의 주기동안 반송파입력단자에 직류레벨을 인가하기 위한 또한 샘플 홀드회로가 비작동되는 시간주기동안 상기 입력단자에 반송파신호를 인가하기 위한 변환스위치를 포함하는 것을 특징으로 한다.

두 개의 제어루프들이 사용된 경우에, 본 발명에 의한 회로는 기준신호에 가산기단의 출력단자에서의 신호를 비교하기 위하여 두개의 샘플 홀드회로에 접속된 비교단을 포함하는 것을 특징으로 한다.

본 발명에 의한 회로가 제2반송파 신호상의 주기적 발생기준 신호부분을 갖는 제2비데오 신호를 변조하기 위한 제2진폭 변조기 회로를 포함하며, 제2반송파 신호를 수신하기 위한 제2반송파 입력단자를 갖는 제2변조기를 포함하며 또한 제2비데오 신호를 수신하기 위한 제2변조 입력단자와 얻어진 제2진폭 변조신호를 공급하기 위한 제2출력단자를 포함하며 또한 얻어진 상기 제1 및 제2진폭변조신호를 가산하기 위한 제3가산기단을 포함하는 경우에, 이러한 회로는, 기준신호 간격동안 작동하는 제3샘플 홀드회로를 포함하며 제2압력단자에 연결된 제3제어 루프를 포함하는 것을 특징으로 한다. 여기서 상기 제3제어루프는 제2출력단자에서의 신호가 제3샘플 홀드회로가 작동하는 시간의 주기동안 제2반송파입력단자에서의 신호와 무관한 신호값을 제2변조입력단자에서 얻기 위하여 제2비데오신호에 가산될 제3직류 비교신호를 발생한다.

이러한 경우에, 본 발명에 의한 회로는 제2출력단자에 연결된 제4가산기단과 기준신호 간격동안 작동하는 제4샘플 홀드회로를 포함하는 제4제어루프를 포함하는 것을 특징으로 한다. 여기서, 상기 제4제어루프는 제2출력단자에서의 신호에 가산될 제4직류비교 신호를 발생하며 제3 및 제4샘플 홀드회로는 동시에 작동하지 않고, 제3제어루프가 제4가산기단의 출력단자에 접속되는 제3제어루프를 포함한다. 그리고 이러한 회로는 제3샘플 홀드회로가 비교단에 접속되며 제2 및 제3샘플 홀드회로가 동시에 작동하지 않음을 특징으로 한다.

본 발명에 의한 회로는 샘플 및 홀드회로가 칼러동기신호의 버스트의 발생 이외의 비데오신호의 라인블랭킹 간격동안 작동하며, 샘플 홀드회로가 연속선형 작동함을 특징으로 하며 또한 라인주파수의 인가된 펄스들의 반록주파수를 분할하기 위한 또한 연속라인 펄스를 발생하기 위한 분할기회로를 포함하는 것을 특징으로 한다.

이러한 회로가 칼러 부호화회로의 회로를 형성하는 경우에, 이것은 반송파신호가 칼러 부반송파신호이며, 비데오 신호가 칼러 차이 신호임을 특징으로 한다. 라인주파수의 절반의 구형파 스위칭신호를 발생하기 위한 발생기를 포함하는 PAL 표준에 대한 칼러 부호화 회로내에(R-Y)칼러 차이신호를 변조하기 위한 회로의 경우에 대하여, 이러한 회로는 제5가산기단의 라인주파수 전반의 스위칭신호와(R-Y)변조기에 대한 제1제어루프내의 샘플 홀드회로를 작동하는 펄스를 모든 제6라인 주기동안 가산하기 위하여 제공되는 것을 특징으로 한다.

이하 첨부된 도면을 참조하면서 본 발명을 더욱 상세히 설명하겠다.

제1도에 있어서, 표시번호(1)는 두개의 입력단자들(2), (3)과 출력단자(4)를 갖는 칼러부호화 회로내의 진폭변조기를 나타낸다. 입력단자(2)는 가산기단(5)의 출력단자에 접속된다. 예를들어 3.579545MHz(NTSC 표준), 또는 4.43361876MHz(PAL 표준)의 주파수를 갖는 칼러 반송파단 Sc는 가산기단(5)의 입력단자에 연결되며, 펄스발생기(8)에 의하여 발생된 측정펄스 P는 가산기단(5)의 다른 입력단자(7)에 인가된다.

입력단자(3)는 또다른 가산기단(9)의 출력단자에 접속된다. 예를들어 칼러 차이신호 D와 같은 비데오신호는 가산기단(9)의 입력단자(10)에 인가되며 보상전압 V는 또 다른 입력단자(11)양단에 인가된다. 분리저항(12)을 통하여 출력단자(4)에서 나타난 진폭변조된 신호는 칼러부반송파의 주파수로 동조된 병렬회로(13)에 인가되며 그리고 진폭변조된 신호는 공지된 방법으로 처리된다.

또한 단자(4)는 비교단(14)의 반전 입력단자에 접속된다. 비교단(14)의 비반전 입력단자는 접지되며, 출력단자는 스위치(15)와 콘덴서(16)를 포함하는 샘플 및 홀드회로에 접속된다. 스위치(15)는 발생기(8)로부터 오는 펄스P에 의하여 주기적으로 작동하며, 보상전압 V는 단자(11)에 인가되기 위하여 콘덴서(16)양단에 나타난다.

작동하는 동안, 단자(6)에 인가된 칼러부반송파 신호 Sc는 일정진폭(제2a도)을 갖는다. 단자(3)에 인가된 칼러차이신호D는 제2b도에 도시된 것과 같이 시간에 따라 변화하며 여기서 I는 라인 블랭킹주기를 나타낸다. 이러한 기준 주기동안, 제2b도의 신호는 칼러 동기신호의 버스트가 발생하는 시간의 주기를 제외하고 일정값 V를 갖으며, 제2b도의 신호는 시간주기에서 버스트의 포락선인 펄스를 포함한다. 시간 τ이전 및 이후에, 상기 신호는 기록된 영상의 내용에 따라 변화된다. 이러한 변화는 본 발명에서는 크게 중요하지 않으므로, 제2b도에서 단지 부분적으로 도시되어 있다.

본 발명에 의한 방법이 아니고 또한 이상적 변조기에서 값 V는 단자(4)에서의 진폭변조된 진폭이 0값인 값과 동등하여야만 한다. 그러나 실제에 있어서, 회로의 불균형은 상술된 부반송파 누설을 야기하므로, 즉, 상기 진폭이 0이 아니며 더욱이 시간에 따라서 변화할 수도 있다.

버스트의전의 시간 τ에서 발생되며, 약간의 ㎲(제2c도)의 기간을 갖는 측정펄스는 단자(7)에 인가된다. 단(5)의 출력신호는 제2b도에 도시된 형태이다. 소자들(14), (15) 및 (16)을 포함하는 제어루프가 작동되지 않는다면, 제2e도에서 도시된 파형이 단자(4)에서 나타날 것이다. 이러한 파형은 제2b 및 2d도의 파형을 체배하므로서 얻어진다. 이것으로부터, 얻어진 신호가 사인형이며 부반송파의 주파수를 가지고 있고 따라서, 제2b도에 도시된 상기 펄스에 중첩되어 있는 값 V와 사인파의 평균값과의 합과 상기 평균값이 같을 때 펄스 P의 발생동안을 제외하고는 그의 평균값이 0인 것이 명백하다. 제2e도로부터 진폭변조된 신호의 진폭이 버스트의 전후시간 τ동안 0이 되지 않음을 알 수 있다.

비교단(14)에 의하여, 단자(4)에서의 신호는 비반전 단자에서의 기준값, 여기의 예에서는 0과 비교되며, 0과 동등하지 않은 제2e도의 신호의 제각기 값은 증폭되고 반전된다. 제2f도는 단(14)의 출력단자에서 얻어진 신호형태를 도시한다. 스위치(15)가 측정펄스에 의하여 폐쇄됨에 따라, 제2f도에서 도시된 신호의 평균값과 동등한 전압 V는 펄스의 발생동안 콘덴서(16)양단에서 발생된다. 다음 샘플링간격전압V가 일정하게 유지되며 그리고 신호 D에 가산된다.

부반송파누설을 야기하는 불균형은 이상적인 변조기에서 변조신호의 직류성분내의 오프셋으로 볼 수 있다. 이러한 오프셋이 정극성이고, 측정펄스가 제2c도의 경우와 같이 정극성이 되도록 선택된 경우, 펄스의 발생동안 제2e도에서 얻어진 오프셋은 역시 정극성이다. 제2f도에서 도시된 오프셋과 전압 V는 부극성이다. 전압 V는 단자(3)에서의 오프셋으로부터 그대로 단자(4)에서의 신호내의 오프셋이 보다 적게 정극성이 되도록 하며 전압 V가 보다 적게 부극성이 되도록 한다. 샘플 및 홀드회로의 일정시간에 기인하여 펄스 P의 다수주기들 이후에 제어루프는 그 자신을 조정하여, 펄스 P의 발생동안, 단자(4)에서의 신호가 비교기단(14)의 비반전 단자에서 예를들어 0인 기준전압 값이되며 그리고 단자(3)에서의 결과적인 오프셋도 0이다. 이것은 단자들(10) 및 (11)에서의 신호가 동일한 절대값을 가지며 측정펄스의 발생동안 반대극성이고, 또한 단자(4)에서의 칼러 부반송파 신호의 진폭은 시간의 동일주기동안 확실히 0이 됨을 의미한다. 설명된 상태가 제2b도의 신호의 어떤값에 대하여 발생되므로, 단자(4)에서의 진폭이 0이며 매번, 제2b도의 신호는 특정값임을 가정할 수 있다. 이것은 특히, 측정펄스의 전후시간 τ와, 칼러버스트 전후시간 τ 그리고 칼러차이신호가 칼러정보를 포함하지 않는 시간간격동안 유지된다.

이러한 상태에서, 단자(4)에서의 신호는 제2g도에서 도시된 형태이며 그리고 부반송파 누설이 확실히 없게된다. 이러한 신호는 아직 비대칭이며 그리고 파형의 정극성 및 부극성 부분이 동일하지 않다. 이러한 결과는 회로(13)에 의하여 제거된다.

단자(3)에서의 오프셋 전압이 부극성이며, 측정펄스가 계속 정극성인 경우에, 펄스의 발생동안 제2e도에서 얻어진 오프셋이 계속 부극성이므로, 전압 V는 정극성이다. 그래서 단자(3)에서의 결과적인 오프셋이 보다 작게 부극성이 되고 제어가 상술된 바와같이 이루어진다. 여기에로부터, 측정펄스에 의하여 반송파 신호에 가산된 직류오프셋이 도시된 제어루프의 경우에서는 정극성이 되어야만 한다는 것을 알 수 있다. 단(14)의 반전작용은 특히 고려되어야 한다. 단자(7)에 인가된 오프셋의 극성은 제어의 작동이 단자(11)로의 부귀환을 유발하도록, 선택되야 하며, 인가된 오프셋의 값은 고정될 결점이 작은 간섭력을 갖도록 커야 하나 변조기의 최적작동에 결손을 끼칠만큼 크지는 않도록 해야한다.

상술된 바와같이, 이러한 오프셋은 부반송파 신호에 가산되어져야만 하며, 칼러 차이신호에는 가산되어지면 안된다. 그러므로 칼러 차이신호에 가산된 오프셋은 변조후에 대칭 사인파형을 나타내며, 그리고 측정펄스의 펄스기간이 사인함수의 정수주기와 동등하지 않은 경우에는, 오차가 유출됨을 생각할 수 있다. 오프셋이 반송파 신호에 가산된 경우에, 유사한 오차가 발생되나 보다 작게 제공된 펄스는 충분한 진폭이며 루프 이득도 충분히 크게 제공된다. 상기 제어에 아무효용이 없는 펄스의 발생동안 단자(6)에는 상기 반송파신호가 나타난다. 가산기단(5)은 펄스에 의해 작동하며 또한 단자(2)에 펄스의 발생동안 부반송파 신호나 또는 상술된 오차의 결과인 직류신호에 의하여 작동하는 변환스위치에 의하여 대체될 수 있다. 즉, 펄스의 발생동안 존재하는 부반송파에 의하여 제공된 최소오차가 완전히 제거됨을 나타낸다.

제1도의 경우에서 그리고 방금 설명된 경우에서, 측정펄스가 라인 주파수를 가질 필요는 없다. 즉 반복 주파수가 더 낮다. 회로가 만족해야할 요구는 콘덴서(16)의 전하가 두 샘플링 간격사이에 유지되어야 하는 것이며, 이것은 콘덴서(16)와 단자(11)사이에 분리단을 접속시킴으로써 개선된다. 단자(7)에 인가된 직류오프셋이 펄스형일 필요는 없다. 즉, 이러한 오프셋이 전체 라인주기 동안 존재한다면, 단자(4)의 진폭은 샘플링 회로(15), (16)의 작동에 의하여 펄스의 발생동안 0과 동등하게 된다. 이후에 비데오 주파수의 신호는 단자(4)에서 발생되나, 예를들어 회로(13)에 의하여, 즉 주파수 선택장치에 의한 간단한 방법으로 제거될 수 있다.

비교단(14)의 비반전단자에서의 기준전압의 크기가 0임을 전술한 바 있다. 여기로부터, 단자(4)에서의 전압이 스위치(15)를 폐쇄시키는 펄스의 발생에서 0임을 알 수 있다. 그러나 변조신호가 반송파입력단자에서의 신호의 크기와 무관한 출력신호의 크기를 갖는 경우에, 출력작업단자가 0이 되는 그러한 구조의 변조기(1)에만 적용된다. 즉, 변조기가 제어신호가 없는 경우에 0이 아닌 출력전압을 갖으며, 변조신호가 상술된 값을 갖는 이러한 구조의 변조기인 경우에, 기준전압은 상술된 상태에서 출력전압의 크기보다 약간 작은 값으로 주어져야만 한다. 또한 이것은 단자(4)에서의 직류레벨을 결정한다.

단자(3)에서의 직류오프셋이 제1도에 도시된 회로의 작동에 의하여 자동적으로 거의 0이 되어지므로, 칼러 차이신호의 직류레벨을 고정시키기 위한 클램핑회로는 요구되지 않는다. 그러나, 변조기(1)가 출력단자(4)에서 가변직류의 불균형을 갖으며 제한된 이득에 기인한 제어루프가 약간의 직류오차를 발생할 수 있다. 또한 직류오차는 제1도에서 도시되지 않는 하나 또는 그 이상의 증폭기에 의하여 발생될 수도 있다. 이러한 이유 때문에, 비교단(14)의 비반전 단자에서의 기준전압은 가변성이어야 하며 또는 적어도 조절될 수 있어야 한다. 제3도에 도시된 회로에 있어서, 일정한 기준전압은 변조기의 특성에 무관하게 사용될 수 있다. 제1도의 소자에 대응하는 제3도의 소자는 동일 표시번호로서 표시하였다.

제3도에 있어서, 단자(4)는 가산기단(17)의 입력단자(18)에 연결된다. 그의 출력단자는 비반전증폭기(19)의 입력단자(20)에 연결되며, 출력단자(21)는 저항(12)과 비교단(14)의 반전 입력단자에 접속된다. 단(14)의 출력단자는 샘플 및 홀드회로(15), (16)에 접속되며 그리고 가산기단(17)의 제2입력단자(24)에 접속된 스위치(22) 및 콘덴서(23)를 갖는 샘플 및 홀드회로에 접속된다. 스위치(22)는 펄스발생기(8)에 의하여 발생된 펄스 P₁에 의하여 주기적으로 작동하며 스위치(15)는 발생기(8)에 의하여 발생된 펄스 P₂에 의하여 주기적으로 작동된다. 또한 펄스 P₂는 단자(7)에도 인가된다. 펄스 P₁및 P₂는 제2c도에서의 펄스 P와 같은 동일한 방법으로 발생하는 기준간격동안 발생하나 일치하지는 않는다.

변조기(1)의 출력회로에서, 소자들(14), (22) 및 (23)을 포함하는 제어루프가 없는 경우에 직류오프셋이 발생한 경우, 직류전압 레벨은 제2g도에서 도시된 단자(21)에서의 신호와 중첩된다. 이러한 루프의 작동은 콘덴서(23)양단에 전압레벨의 곡성과는 반대극성의 전압 V를 제공하며 그리고 P₁의 다수 주기들 이후에 루프는 자체를 조절하므로서, 단자(21)에서의 전류전압 레벨은 비교기단(14)의 비반전 단자에서의, 본예에서는 0인, 기준전압과 같은 크기가 된다. 이 방법에서 단자(21)에서의 직류전압레벨은 예정된 값으로 일정하게 유지된다. 이러한 크기는 제3도에서는 도시되지는 않았으나, 저항(12) 및 회로(13)에 접속된 다음단의 직류전압레벨에 의하여 결정된다.

소자들(14), (15) 및 (16)을 포함하는 제어루프는 제1도에 대응하는 제어루프와 동일하게 제3도에서 작동한다. 루프의 동등한 상태에서, 단자(4)에서의 신호는 펄스 P₂의 발생동안 단자(6)에서의 부반송파 신호와 무관하며, 그리고 단(14)의 비반전 단자에서의 기준전압의 크기와도 무관하다. 단자(4)에서의 신호가 어떤 이유에 의하여 변화하는 경우에, 이러한 변화는 소자(14), (22) 및 (23)을 포함하는 제어루프에 의하여 처리되므로 단자(21)에서의 출력신호는 영향을 받지 않는다. 단자(21)에서의 신호에 대하여 증폭되고 반전된 신호는 비교기단(14)의 출력단자에서 나타난다. 펄스 P₁의 발생동안 콘덴서(23)의 전압 V′는 상기 출력단자에서 나타나며, 펄스 P₂의 발생동안 콘덴서(16)의 전압 V는 기준전압에 따르나, 전압 V′는 기준전압에 따르나, 전압 V는 그렇지 않다. 그러므로 이들 전압들은 동일하지 않다. 기준전압이 0과는 다른 값으로 주어진다면, 단자(4)에서의 신호와 전압V가 변화되지 않는동안 전압V′와 단자(21)에서의 직류전압 레벨은 다른 값이 된다. 간단하게하기 위하여 두 개의 프루이득은 대단히 크다고 가정한다.

펄스 P₁및 P₂는 라인연속적으로 발생될 수 있다. 즉, 라인블랭킹 주기동안, 펄스 P₁은 스위치(22)에 인가되며, 그리고 다음 라인블랭킹 주기동안, 펄스 P₂)는 스위치(15)에 인가된다. 그러나 제1도에 도시된 바와같이, 보다 낮은 반복주파수가 선택된다. 제1도에서와 동등한 방법으로, 직류오프셋은 펄스 P₁의 발생동안을 제외한 적어도 펄스 P₂의 발생동안 단자(2)에 인가된 신호내에서 발생한다. 상술된 회로에서, 이러한 편차는 부귀환을 얻기 위하여 정극성이어야만 한다. 부극성 직류오프셋이 발생된 경우에, 펄스 P₂의 발생동안을 제외한 펄스 P₁의 발생동안 동일한 결과가 얻어진다는 것은 명백히 알 수 있다.

제4도는 두 개의 칼러차이신호들이 연속적으로 처리되는 NTSC 및 PAL 부호화 회로에 대한 회로를 도시한다. 제4도에서, 소자(1-7), (9-10) 및 (14-24)를 포함하는 부분은 제3도에서 도시된 회로에 대응하며, 이러한 부분은 칼러 차이신호 D로 칼러 부반송파를 변조하는데에 사용된다. 즉, 예를들자면 신호D는 PAL 표준에 대해서는 (B-Y)신호이고 그리고 NTSC 표준에 대해서는 I신호이다. 소자들(1′-7′)와 (9′-11′) 및 (14′-24′)를 포함하며, 처음에 기술된 부분과 같이 동일한 구성을 갖는 회로부분은 다른 칼러 차이신호 D′로서 변조하기 위하여 사용된다. 여기서 칼러 차이신호 D′는 NTSC 표준의 Q신호변조로 참조된다. PAL 표준방식의 R-Y신호에 대하여, 변조기(1′)에 인가되는 라인주파수 절반의 펄스 H/2의 장치에 의하여 인지되는 전술된 선형연속 반전을 허용하도록 취해져야만 한다. 이것은 점선에 의하여 제4도에서 도시되어있다.

제4도에 도시된 회로의 B-Y 또는 I부분의 출력단자(21)는 가산기단(25)의 입력단자에 접속된다. R-Y 또는 Q부분의 출력단자(21′)는 가산기단(21)의 다른 입력단자에 각각 접속된다. 또한 소자들(12) 및 (13)은 단(25)의 출력단자에서 설치되며 전체의 변조된 출력신호는 이들 소자의 접합에서 나타난다. 이러한 목적으로 90° 위상 전이된 칼러부반송파 신호 SC 및 SC′는 단자(6) 및 (6′)에 인가되며 그리고 제3도의 것과 비슷한 펄스 P₁및 P₂는 동일한 방법으로 작용한다.

제4도의 회로는 실제적으로 다른 특성들을 갖는 두 개의 증폭기들(19) 및 (19′)와 두 개의 비교기단(14) 및 (14′)를 필요로 하는 단점이 있다. 제5도의 회로는 두 개의 부분들이 공통으로 회로의 출력단자에서 직류레벨을 고정하기 위한 제어루프를 가지므로 이러한 단점을 갖지 않는다. 제5도의 소자들에 대응하는 제4도의 소자들은 제5도와 같은 번호로 도시되어 있다.

변조기들(1) 및 (1′)은 제5도에서 대칭적으로 구성되어 있다. 변조기(1) 및 (1′)의 비반전 출력단자(4₁) 및 (4′₁)는 저항(26₁′)을 제각기 통하여 증폭기(19)의 비반전 입력단자에 제각기 접속되며 그리고 변조기(1) 및 (1′)의 반전 출력단자(4₂) 및 (4₂′)는 저항(26₂) 및 (26₂′)를 제각기 통하여 증폭기(19)의 반전 압력단자에 접속된다. 콘덴서(23)는 비반전 버퍼증폭기(27) 및 저항(28)을 통하여 증폭기(19)의 비반전 입력단자에 접속된다. 분리저항(29)은 비교기단(14)과 스위치(22)사이에 접속된다. 버퍼증폭기(30) 및 (30′)는 각각 콘덴서(16) 및 (16′)와 단자(11) 및 (11′)사이의 리드내에 포함한다. 스위치(15) 및 (15′)는 스위치(22)와 저항(29)의 접합에 접속된다. 저항(29)은 또다른 저항값, 예를들어 단(14)의 출력저항으로서 사용되며 그리고 세 개의 샘플 및 홀드회로의 시정수를 결정하도록 콘덴서(23), (16) 및 (16′)와 연결된다. 제5도에서 도시된 회로의 모든 다른 개요들은 제4도와 동일하다.

소자들(14), (22) 및 (23)을 포함하는 제어루프는 제3도의 대응루프와 같이 동일한 방법으로 작용한다. 이러한 목적을 위해서, 스위치(22)는 제3도에서와 같이 동일펄스 P₁에 의하여 작동된다. 변조기(1) 및 (1′)의 출력신호와 콘덴서(23)양단에서 나타나는 보상전압은 저항(26₁), (26₁′), (26₂), (26₂′) 및 (28)에 의하여 동시에 가산된다. 동일하게, 제3도에서와 같이, 변조된 신호의 직류전압레벨은 증폭기(19)의 출력단자에서 고정되며, 본예에서는 비교기단(14)의 비반전단자에서 기준전압 0이다.

스위치(15)는 단자(7)에 인가되며 펄스 P₁보다 하나의 라인주기후에 발생하는 펄스 P₂에 의하여 작동한다. 소자들(14), (15) 및 (16)을 포함하는 제어루프는 전술된 방법으로 변조기(1)의 부반송파 누설을 방지한다. 동일한 방법으로 스위치(15′)는 단자(7′)에 인가되며 펄스 P₂보다 하나의 라인주기 이후에 발생하는 펄스(P₂′)에 의하여 작동된다. 소자들(14), (15′) 및 (16′)을 포함하는 제어루프는 변조기(1′)의 부반송파 누설을 방지한다.

펄스발생기(8)는 라인주파수의 펄스 H가 공급되며 그리고 세개로 반복주파수를 분할하는 분할기회로를 포함한다. 여기에서 분할기는 선형연속으로 펄스열 P₁, P₂및 P₂′를 만든다(시정수 τ가 한번 도시된 제6도를 참조). 또한 발생기(8)는 PAL 표준에 대한 R-Y 변환에 대한 라인주파수 절반의 신호 H/2를 발생하며, 이러한 신호는 NTSC 표준이 사용되는 경우에 활용되지 않는다. 펄스 P₂′의 반복주파수가 라인주파수의 1/3에 동등하므로, 신호 H/2는 제6도에서 도시된 형태를 가져야만 한다. 펄스 P₂′는 매6라인들의 라인주파수의 절반에서 원래의 구형파 스위칭 신호에 가산된다. 간단히 하기 위하여, 제5도는 이후에 요구되는 가산기단을 도시하지 않는다. R-Y반전이 단자(2′)에 인가된 오프셋에 영향을 미치지 않으므로 소자들(14), (15′) 및 (16′)에 의한 제어동작이 정극성궤환이 된다. 제4도에서 신호 H/2에 대하여 서로 동일함은 명백하다. 또한 그 반대로 가능하다. 예를들어 증폭기(30′)의 작동은 매6라인주기마다 반전될 수 있다.

결과적으로 콘덴서와 회로(13)를 제외한, 본 발명에 의한 변조기회로의 모든 기술된 부분들은 반도체기판상에 집적화될 수 있음을 주지하여야만 한다.

Claims (1)

1. 반송파신호를 수신하기 위한 반송파 입력단자를 갖는 변조기와, 비데오신호를 수신하기 위한 변조입력단자와 얻어진 진폭변조된 신호를 공급하기 위한 출력단자와, 비데오신호에 첨가하기 위한 직류보상신호를 발생시키며 1차 기준신호 간격동안 샘플링을 위하여 동작하는 1차 샘플링 회로를 포함하고 변조기의 출력단자에 접속되어 있는 제어루프로 구성되어 반송파 신호상에 주기적으로 발생되는 기준신호부분을 갖는 비데오 신호를 변조하기 위한 진폭변조회로에 있어서, 변조기(1)의 변조입력단자(3)에서의 신호가 샘플링회로(15, 16)가 시간의 주기동안에 활성화될 때 변조기의 반송파 입력단자(2)에서의 신호와 실제적으로 무관한 출력단자(4)에서의 결과적인 신호를 갖으며, 상기 진폭변조회로는 제2차 기준신호간격동안에 샘플링을 위하여 동작하는 제2샘플링 회로(22, 23)를 포함하는 제2제어루프와 출력단자(4)에 접속된 가산기단(17)을 포함하며, 상기 제2제어루프는 변조기의 출력단자에서 상기 신호에 부가하기 위한 제2직류 보상신호(V′)를 발생시키며, 상기 제1 및 제2기준신호간격은 동시에 존재하지 않으며 상기 제1제어루프는 상기 가산기단의 출력단자에 접속시킨 것을 특징으로 하는 진폭변조회로.

Images