KR840001015B1 - 3상 역률 제어장치 - Google Patents

Abstract

내용 없음.

Description

3상 역률 제어장치

제1도는 본 발명의 실시예의 전기회로구성도.

제2도는 제1도에 도시된 실시예에 사용되는 위상 검출기의 전기회로구성도.

제3도는 제2도에 도시된 위상 검출기의 작동을 설명하는 일련의 파형도.

제4도는 제1도에 도시된 전기회로에 의하여 트리거 펄스가 발생하는 것을 도해한 일련의 파형도.

제5도는 본 발명의 변형된 실시예의 전기회로구성도.

제6도는 제5도에 도시된 실시예에 사용되는 위상 검출기의 전기회로구성도.

제7도는 제5도에 도시된 회로에 사용되는 트라이액형 다이리스터의 턴온 주파수를 도해한 일련의 신호펄스의 도면.

본 발명은 3상 유도 전동기에 입력되는 전력을 부하의 함수로서 조절하기 위한 개선된 제어장치에 관한 것이다.

본 출원인은 이전에 미합중국 특허 제4,052,648호에서 유도전동기의 전력 감소장치를 설명하였는바, 그 장치에서 전동기로 입력되는 실효전압은 부하의 함수로서 정비례하여 변화한다. 상기 특허에서, 이같은 전동기의 역률은 부하에 정비례하여 변화하고, 전동기에 인가되는 실효전압을 감소시키므로써 전부하 전동기보다 작은 역률이 최적의 레벨로 유지됨을 알 수 있다. 상기 특허에 설명되어 있듯이, 전동기로 입력되는 전력은 전동기가 선정된 역률에서 작동하도록 제어하므로써 자동적으로 부하의 함수로서 변화된다.

이와같은 장치는 특히 단속적으로 부하가 걸리는 전동기에서, 그리고 선전압이 변동할 경우, 전력소비를 줄이는데 상당히 성공적이었으며, 단상 전동기에 널리 사용되었다.

본 출원인은 이 장치를 전동기의 “Y”단자 또는 공통기준 전력단자가 전동기 외부로 끌어내어져 제어목적으로 이용되는 3상 전동기에도 적용할 수 있는가를 실험하였다. 그 결과 잘 작동되었다. 그러나 델타권선 전동기 같은 많은 3상 전동기에서는 공통 기준 단자, 즉 3상의 모든 전류가 흐르는 단자를 끌어낼수 없음을 알게 되었다. 또한,단순히 전동기의 3상중에서 하나를 샘플하여서(sample)그로부터 역률 제어신호를 끌어내는 것은 심각한 안정도의 문제에 마주쳐서 만족스럽지 못하다는 것이 나타났다.

본 발명의 목적은 특히 모든 위상에 공통되는 단자를 이용할 수 없는 전동기에 적합하며 전동기 불안정의 문제점이 해소되는 개선된 역률 제어장치를 제공하는 것이다.

본 발명에 의하면, 역률 혹은 위상 검출기가 3상 유도 전동기의 각 위상마다 사용되며, 검출된 값이 합해져서 복합신호가 얻어지고, 이 신호가 제어의 근거로 사용된다. 이 복합신호는 신호의 적분을 포함한 신호처리가 이루어지고, 전동기에 전력을 인가하는 3개의 다이리스터 각각의 턴-온 시간을 조절하는데 사용된다.

우선 제1도를 보면, 3상유도 전동기 10은 단자 A,B 및 C로 220V 혹은 440V,60헬츠의 고류를 공급하는 3상 전력선으로부터 다이리스터,혹은 SCR(실리콘 제어 정류기)소자 12,14 및 16을 통하여 전력공급을 받는다. 이같은 신호의 한 위상이 제3도의 전압파형 A로 도시되어 있다. 이 SCR은 단지 일방향민의 도통에 대비한 것이므로, 다이오드 18이 각 SCR과 병렬로 연결되어 반대방향의 도통을 위한 극성으로 된다. 전류는 저항 20,22 및 24로 분로된 전류 샘플링(sampling)변압기 26,28 및 30에 의하여 샘플되어지고, 이들 저항 각각은 모우터 10의 입력단과 직렬로 연결된다. 변압기 26,28 및 30은 제각기 이들 저항중의 하나와 병렬로 연결되고(도시된 바와같이 1차권선을 통하여),하나의 2차 단자는 접지되며, 나머지 2차단자는 불연속적인 위상의 전류 신호 출력(제3도의 파형 C참조)을 공급한다. 단자 X는 위상 A와, 단자 Y는 위상 B와, 그리고 단자 Z는 위상 C와 연결된다. 3상 입력 각각의 전류-전압 위상차에 비례하는 역률신호는 위상 검출기 32,34 및 36에 의하여 별도로 얻어진다. 위상 검출기 32는 단자Z로부터 C상 전류를 나타내는 전류 응답 신호 샘플을, 그리고 변압기 38로부터 A-C상 전압을 나타내는 전압 신호를 받고, 단자 40에 제1위상 검출 출력을 공급한다. 위상 검출기 34는 단자 Y로부터 B상 전류를 나타내는 샘플을, 그리고 변압기 42로부터 C-B상 전압 샘플을 받고, 단자 40에 제2위상 검출 출력을 공급한다. 위상 검출기 36은 단자 X로부터 A상 전류 신호 샘플을, 그리고 변압기 44로 부터 B-A상 전압샘플을 받고, 단자 40에 제3위상 검출 신호를 공급한다. 제각기 P₁,P₂및 P₃로 표시된 3개의 위상 검출기로부터의 3개의 신호가 제3도에 파형 F와 G로 도시되어 있다.

위상 검출기들은 동일하며, 그 하나가 제2도에 도시된다. 이 검출기에는 2개의 종래와 같은 구형파 형성회로가 포함된다. 하나는 전압 구형파 형성회로 50으로, 이것은 저항 52를 통하여 입력 전압(제3도의 파형 A)에 응답하는 구형파(제3도의 파형 B를 공급한다. 두번째 것은 전류 구형파 형성회로 56으로 이것은 저항 54를 통하여 입력 전류(제3도의 파형 C)의 음의 반주기를 나타내는 구형파(제3도의 파형 D)를 공급한다. 이 2개의 구형파 형성회로의 출력은 저항 52와 54를 통하여 결합된다. 다이오드 60은 각 출력의 양의 부분만을 통과시켜 단자 40으로 보내며, 이 단자 40은 3개의 모든 위상 검출기의 출력단에 공통으로 된다. 제3도의 파형 E는 다이오드 60이 없으면 나타날 하나의 위상 검출기의 파형을 도시한 결합과정을 도해한 것으로, 이 다이오드 60은 그 파형의 음의 부분을 제거한다. 중요한 것은 검출과정에서 각위상 검출기가 사실상 전압 파형 B의 앞 또는 상승부분에 의해 턴온되고 파형 D의 뒷부분에 의해 턴오프되는 펄스를 만든다는 것이다(예를들면,검출기 32로부터 P₁, 검출기 34로부터 P₂, 그리고 검출기 36으로부터 P₃를 만든다). 따라서, 펄스 P1(일정한 진폭을 가진다)의 폭은 전류와 전압사이의 위상각의 증가에 따라 증가하고(따라서 역률은 감소)위상각의 감소에 따라 폭이 감소한다. (따라서 역률은 증가한다).

표시된 바와같이 펄스 P₁이 위상 검출기 32의 출력을 나타낸다고 가정하면, 파형 F와 G는 제각기 위상 검출기 34와 36으로부터의 출력 펄스 P₂와 P₃이 나타나는 시간 관계를 도해한 것이다. 이 출력들이 단자 40으로 함께 보내지므로, 제3도의 파형 G는 이 지점에서 결합된 신호를 도해한 것이다. 이 복합신호가 기본적인 피이드백 제어신호가 되고, 또 추후 설명되는 바와같이, 이것은 180Hz의 반복율의 펼스 신호이다. 이것은 단상 검출된 출력(3상중의 하나로부터)이 사용되는 종래의 회로방식과 대조적으로 물론 종래의 회로에서는 반파 또는 전파 검출이 사용되는가에 따라서 60Hz 혹은 120Hz반복율이 되었을 것이다.

본 발명에 따른 다음 단계는 상기 제어신호를 처리하는 것으로, 그 직류 특성은 SCR트리거 회로망에 적합하면서도 20Hz정도까지의 주파수 응답을 갖는다. 이 제어신호는 전위차계 70으로부터 저항 68을 통해 공급되는 역률 명령신호와 함께 신호처리회로 혹은 적분회로 66의 연산증폭기 64의 반전 입력단으로 인가된다. 전위차계 70은 음으로 바이어스되어 위상 검출기의 출력에서 나타나는 바와같은 양의 신호에 대하여 편차 혹은 차신호를 공급한다. 신호처리는 2개의 회로로 구성된 역 피이드백 회로망에 의해 되어지는데, 그 2개의 회로중의 하나는 연산증폭기 64의 출력단과 반전 입력단 사이에 연결된 커패시터 72로된 회로이고, 나머지 하나는 이들 2점사이에 연결되는 커패시터 74와 저항76의 직렬 결합으로된 회로이다.

이 피이드백 회로망은 근본적으로 적분 혹은 지연 회로망이다. 저항76(대략 15,000오음)과 커패시터74(대략 5MFD)의 결합은 초기에(0 주파수에서)지연 효과를 나타내기 시작하는 작용을 한다. 대략 2Hz에서, 지연상태는 저항 76의 값이 커패시터 74보다 우월한 효과를 가지기 시작함에 따라 줄어들기 시작한다. 그리하여 대략 20Hz에서는 커패시터 72(대략 0.68MFD)가 다시 뚜렷한 지연효과를 나타내기 시작하는 작용을 하기 시작한다. 그 결과 신호는 위상 검출기의 복합 출력에서 명령신호를 뺀것의 적분을 나타내는 비교적 완만한 신호가 된다. 그 신호가 제4도에 도시된 바와같은 샘플 파형 S₁과 S₂로 나타난다. 이 신호는 비교적 완만하고 일정한 레벨을 가지며 나타난 평균 신호차와 근사하면서도 대략 20Hz까지에 이르는 신호 응답을 필요로하는, 전동기 부하의 변화에 따르는 신호변화에 응답해야 하는 것이 중요하다. 이것은 도시된 회로들에 의하여 이루어진다.

본 발명의 제어장치는 전동기가 정상운전중 이지만 무부하상태일때 전동기 10에 상당히 낮은 RMS전압을 공급하는 효과를 가지며, 이같은 전압은 전동기에 시동전압을 공급하기에 부적당하기 때문에, 전동기가 운전속도에 이를때까지 부하나 역를 제어신호가 작용하지 않도록 하는 수단이 마련된다. 이것은 도시된 바와같이 연산증폭기 64의 양, 또는 비반전 입력단에 연결된 커패시터 77, 이 입력단과 접지 사이에 연결된 저항 78 및 커패시터 77과 +15볼트 전원에 직렬로 연결된 저항 80으로 구성된 지연회로에 의하여 달성된다. 전동기 10에, 그리고 동시에 제1도의 회로들에 모든 바이어스 전압을 공급하는 바이어스 전원(도시되지 않음)에 전력을 인가할때,저항 78과 80을 통한 초기 충전 전류는 수초의 기간동안 증폭기 64의 음의 입력단에 인가되는 최대 입력을 무시하기에 충분한 값으로 된다. 따라서, 전동기 10은 상술한 바와 같은 제어방식에 따라 실제로 전동기의 입력 전압이 감소되기 전에 운전속도에 이른다.

SCR트리거 신호는 연산증폭기 64의 제어신호(예를들어 제4도의 S₁과 S₂)출력과 램프(ramp)신호 r의 비교에 의하여 나타난다. 각 위상의 램프신호는 제각기 변압기 38,42와 44로부터의 A-C, C-B, 그리고 B-A상 전압에 응답하는 종래의 램프파 발생기 84,86 및 88중의 하나에 의하여 만들어진다. 이들 발생기의 램프 출력 r은 제각기 제4도에 파형 A, B 및 c의 실선으로 도해되며, 연산증폭기 64로부터의 제어 신호와 함께 종래와 같은 비교기 90, 92 및 94에 별도로 인가된다. 작동에 있어서, 비교기는 예를들어 제4도의 점선 S₁같은 제어신호의 레벨이 램프 신호의 앞부분과 교차할때 펄스 출력을 공급한다. 따라서, 도시된 바와같이 제어신호 S₁이 비교기에 인가되면, 제4도의 파형 D, E 및 F로 도시된 출력 펄스가 만들어진다. 이 펄스들은, 다이리스터를 트리거시키며, 매주기마다 한번 나타나서 반파방식의 작동을 나타낸다. 파형 D,E,F로 도시된 비교적 좁은 트리거 펄스는 SCR소자 12,14 및 16을 비교적 짧은 시간동안 턴온시켜서 전동기 10에 비교적 낮은 RMS입력전압을 인가한다. 이같은 운전상태는 전동기 부하가 감소 될때 일어나는 역률의 하향변이(전류-전압)위상각에 있어서는 상향변이)를 검출하는 위상 검출기에 의하여 초기에 일어난다. 연산증폭기 64의 결과적인 출력신호는 전위차계 70의 바이어스 출력에 의하여 결정되는 명령 역률과 위상 검출기의 적분된 출력사이에 평형을 이루게 하는 전동기의 RMS입력 전압을 만들어낸다.

SCR들의 실제적인 전류 “턴온”기간은 비교기들의 출력에 응답하는 고주파 신호를 통과시키는 게이트 96,98 및 100에 의하여 제어된다. 이들 게이트들은 전자 스위치로서 발진기 102로 부터의 고주파신호(예컨대 10kHz)를 변압기 104,106 및 108의 1차권선을 거쳐서 SCR들로 게이트시키는 작용을 한다. 저항110과 다이오드 112는 유도전압을 사용된 반도체의 회로와“일치하는 안전레벨로 억제하기 위하여 각 변압기의 1차권선과 병렬로 연결된다. 변압기 104,106 및 108의 2차권선들은 SCR소자 12,14 및 16의 게이트와 음극사이의 다이오드 114와 직렬로 연결된다. SCR들의 턴은 기간은 비교기의 펄스 출력의 기간을 뒤따른다(파형 D-I에 도시된 바와같음). 제어신호 S₂에 의하여 만들어지는 파형 G-I는 경부하 또는 무부하 전동기를 나타내는 파형 D-F와는 대조적으로 중간부하나 중부하가 걸린 전동기의 턴은 기간을 도해한 것이다.

제5도는 SCR들 대신에 2방향성 트라이액 210, 211 및 212가 사용되는 본 발명의 변형된 형태를 도시한 것이다. 제1도의 부품들과 동일한 부품들은 같은 번호로 표시하였다. 저항 213과 커패시터 214는 작동을 안정시키기 위하여 종래와 같이 각 트라이액의 전력단자의 양단에 직렬로 연결된다. 트라이액들은 입력전력의 두 반주기 모두에서 제어될 수 있으므로 전파 제어를 하는 것이 필요하고,따라서 램프파 발생기 116,118 및 120은 120Hz소자들로 되는 것으로 표시되었다. 마찬가지로, 위상검출기 122,124 및 126도 전파 소자들로 되고 그 각각은 제6도에 도시된 바와같다.

제6도를 보면,각 위상 검출기에는 2개의 반대 위상 전압구형파 형성회로 128, 130과 2개의 반대 위상전류 구형파 형성회로 132, 134가 포함된다. 전압 구형파 형성회로 128과 전류 구형파 형성회로 132의 출력은 저항 136 및 138을 통하여 합해지고,이 합은 다이오드 140에 의하여 정류된다. 유사한 방식으로, 전압 구형파 형성회로 130과 전류 구형파 형성회로 134의 출력들은 같은 쌍의 저항 136 및 138을 통하여 합해져서 다이오드 140에 의하여 정류된다. 마지막으로 구형파 형성회로들의 정류된 출력들은 제5도에 도시된 바와같이 모든 위상 검출기 출력단들이 연결되는 공통단자 142에 나타난다.이들 출력들은,각 위상이로의 입력의 각 반주기마다 둘이 있으므로, 제7도에 60싸이클 전류의 한 싸이클 시간 주기에 0.016초 주기의 6개의 출력 펄스가 나타난다. 따라서, 제1도의 회로의 2배의 출력 펄스가 공급된다. 제1도 회로의 180Hz에 비해 360Hz의 주파수를 갖는 이 고주파 출력에 의해, 신호처리 혹은 적분회로 150의 시정수 특성은 제1도 회로의 신호처리회로 66과는 다르다.신호처리회로 150에는 연산증폭기 151의 출력단과 입력단 사이에 3개의 역 피이드백 회로가 포함되는데, 그 하나는 저항 156과 직렬로 되는 커패시터 154로 되고, 또 하나는 커패시터 152로 되며, 나머지 하나는 저항 158,160 및 접지된 중간 커패시터 162로 구성된다. 커패시터 152는 특허 0.15MFD, 또는 0.12-0.18MFD의 값을 가진다. 커패시터 154는 20MFD, 혹은 18-22MFD사이의 값을 가지고, 저항 156은 12,000오옴, 혹은 10K-50K오옴의 범위내의 값을 갖는다. 저항 158과 160은 같은 값 18,000오옴, 혹은 16K-20K오옴의 범위내의 값을 가진다. 커패시터 162는 3MFD, 혹은 2-4MFD범위의 값을 간진다. 작동에 있어서, 커패시터 152는 구형파 피이드백 제어신호를 평활시키는 저 대역통과 필터 역할을 한다. 커패시터 162와 154 그리고 저항 156,158 및 160은 페 루우프 제어신호를 안정시키기 위해 필요한 리이드-래그-리이드(lead­lag­lead)회로의 역할을 한다.

연산증폭기 151의 출력은 비교기 90,92 및 94로 공급되는데, 이 비교기들은 각각의 비교속도가 120Hz의 속도로 되는것 이외에는 제1도의 비교기들과 꼭같은 작용을 한다. 비교기들의 출력은 게이트 96,98 그리고 120을 제어하여 전동기에 걸린 부하에 의하여 결정된대로 각 반주기 부분동안(제1도에서와 같이 매주기에 단한번 보다는)트라이액 210,211 그리고 212에 고주파 트리거 신호를 인가하여서 상술한 바와 같이 역률제어를 한다.

제1도의 장치와 제5도의 장치사이의 또다른 점은 전압신호 입력 결선의 순서이다. 따라서 제5도에서는 위상 검출기 122로의 전압 입력은 A-B상으로부터 얻어지며, B-C상 입력전압은 위상 검출기 124로, 그리고 C-A상 전압 입력은 위상 검출기 126으로 인가된다. 또한, 제5도의 각 위상 검출기와 램프파 발생기로의 전압 입력은 저항 130, 132와 콘덴서 134로 구성되는 RC 회로에 의해 조절되며,이것은 전압에 대해 전류를 대략 40°지연시킨다. 이 40°의 위상 지연은 트라이액을 턴온시키는데 필요한 트리거 펄스의 지연을 최적화 시킨다.

이상 설명된 본 발명의 모든 실시예는 전등기 10에 입력되는 전류를 완만하게 제어하며 또한 입력 전력을 전동기의 불안정이 없이 부하 및 또는 선전압 변동의 함수로서 역률형태로 조절한다.

Claims (1)

1. 3상 각각에서 전류 및 전압을 샘플하여 각기 그 전류와 전압간의 위상차에 따라 변화하는 별개의 출력을 공급하는 제1,제2 및 제3의 위상 검출회로,역률 명령신호를 발생하는 수단, 상기 검출회로의 세 출력들을 결합하여 그로부터 평균신호를 유도하고 그 평균신호에서 상기 명령신호를 빼는 가산 및 감산회로 상기 차신호에 응답하여 제어신호를 공급하는 적분회로, 및 전동기의 각 위상입력단과 각기 직렬로 연결된 별개의 신호응답 스위치들을 다수 포함하는 제어회로로 구성되고, 전동기의 효율을 전반적으로 개선하기 위해 전동기로 인가되는 전압의 크기와 부하의 크기 사이의 차의 증가를 전동기에 인가되는 전력의 감소로써 보상하도록, 각 스위치가 전동기의 관련된 위상에 입력되는 전력의 각 싸이클중에 스위치의 온 시간을 전동기의 부하 또는 입력 전압 변동의 정비례 함수로서 변화시키기 위해 상기 제어신호에 응답하는 모든 위상의 전류가 흐르는 공통기준단자를 갖지 않은 8상 유도 전동기용 역률 제어장치.

Images