KR830001176B1 - 오동작 검출 방식 - Google Patents

오동작 검출 방식

Info

Publication number
KR830001176B1
KR830001176B1 KR7901365A KR790001365A KR830001176B1 KR 830001176 B1 KR830001176 B1 KR 830001176B1 KR 7901365 A KR7901365 A KR 7901365A KR 790001365 A KR790001365 A KR 790001365A KR 830001176 B1 KR830001176 B1 KR 830001176B1
Authority
KR
South Korea
Prior art keywords
command
signal
error
pulse
value
Prior art date
Application number
KR7901365A
Other languages
English (en)
Other versions
KR830000951A (ko
Inventor
히로오미 후꾸야마
신이찌 이소베
Original Assignee
이나바 세이우에몽
후지쓰 후아낙크 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이나바 세이우에몽, 후지쓰 후아낙크 가부시끼가이샤 filed Critical 이나바 세이우에몽
Priority to KR7901365A priority Critical patent/KR830001176B1/ko
Publication of KR830000951A publication Critical patent/KR830000951A/ko
Application granted granted Critical
Publication of KR830001176B1 publication Critical patent/KR830001176B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00Safety arrangements
    • G05B9/02Safety arrangements electric

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Numerical Control (AREA)

Abstract

내용 없음.

Description

오동작 검출 방식
제1도는 본 발명의 일 실시예에 의한 수치 제어장치를 예시한 블록 다이어그램.
제2도는 제1도의 동작 신호 파형도.
제3도는 본 발명의 다른 실시예에 의한 위상 제어 서어보방식을 갖춘 수치 제어장치를 예시한 블록 다이어그램.
제4도는 제3도의 동작신호 파형도.
본 발명은 수치 제어의 향상된 응답성을 제공하도록 수치 제어장치내의 서어보 방식들의 오동작을 검출하는 오동작 검출 방식에 관한 것이다.
수치 제어장치는 분배지령에 응답하여 지령 펄스를 발생시키는 보간기능(interpolation function)과 상기 지령 펄스에 응답하여 기계의 가동부를 구동시키는 서어보 방식을 갖는다.
상기 서어보 방식은 지령 펄스와 귀환 펄스를 공급받아 그들간의 차를 기억하는 에러 레지스터를 가지고 있고, 이 에러 레지스터의 차의 내용이 제로(0)로 감소되도록 구동한다.
이러한 상기 서어보 방식에서 지령 펄스를 출력시키는 정상상태의 동작 기간에서는 속도 지령 펄스가 나타내는 지령 속도와 에러 레지스터의 값(속도 지령 펄스와 귀환 펄스와의 차)은 직선적 관계가 있어 상기 속도 지령 펄스의 값에 의하여 에러 레지스터는 일정한 어떤 값이 기억되지만 지령 펄스가 중단되면 에러 레지스터의 값은 펄스 코더로부터의 귀환 펄스에 의한 시간 τ후 일정값 ε0이 하로 점점 감소한다.
그러나 이와는 반대로 다음과 같은 경우에는 분배지령이 “터언―오프(turn―off)”된후 일정시간 τ경과후 에러레지스터의 내용을 일정값 ε0이상으로 초월시키는 경우가 종종 발생한다.
1) 에러 레지스터의 불량 : 에러 레지스터의 어떤 비트(bit)나 비트들이 “1”이 되어버린 경우.
2) 보간기(Interpolator)의 불량 : 분배지령이 발하여 지지 않았음에도 불구하고 지령펄스가 발생됐을 경우.
3) 속도 제어 서어보 방식의 불량 : 이동 지령이 발하여 지지 않았음에도 불구하고 서어보 모우터가 귀환 펄스를 발생시키도록 구동됐을 경우.
종래의 서어보 방식의 다른 예로서는 지령 위상 신호와 귀환위상 신호간의 위상차에 응답하여 그 차를 제로로 감소시키기 위해 서어보 모우터를 구동시키는 서어보 방식이 알려져 있는데, 이러한 서어보 방식에서는 분배지령이 “터언―오프”된 후 일정시간 τ경과후 발생하는 위상차 신호는 상술한 각부의 불량으로 인해 때때로 일정값 이상을 초월시키는 결점이 종종 발생하였다.
본 발명은 분배지령이 “터언―오프”된 후부터 일정기간 경과후에 서어보 방식내의 에러가 예정된 값을 초과했는지의 여부를 검출하여 에러 레지스터, 보간기 및 속도제어 서어보 방식의 오동작을 검출하는 수치 제어장치의 오동작 검출 방식을 제공하기 위한 것이다.
본 발명의 오동작 검출 방식을 간단히 요약하면, 분배지령이 “터언―오프”된 후부터 일정시간 경과후 서어보 방식 내의 에러를 비교기를 사용하여 예정된 값과 비교하여 서어보 방식내의 오차가 예정된 값을 초과한 것이 검출되면 오동작이 발하게 되었다는 사실을 지시하도록 경보 신호를 발하는 방식이다.
이하 첨부 도면에 의거 본 발명을 상세히 설명한다.
제 1도에서 예시 부호 T는 각각의 축지령 값과 이송 속도정보가 기록되어 있는 지령 테이프를 나타낸 것이며, TR은 테이프리더(Tape reader)를 나타낸 것으로 이것은 제어회로(CC)의 제어하에서 시동 및 정지된다. 상기 테이프 리더(TR)에 의해 판독된 각축값과 이송속도 정보는 제어회로(CC)의 제어하에 보간기(INT)와 이송 펄스 발생기(FPG)내에 각각 기록된다. 이러한 기록 동작이 종료되면 제어회로(CC)는 분배지령 DS를 출력시켜 이송 펄스 발생기(FPG)로부터의 이송 펄스를 AND게이트(Al)를 통해 보간기(INT)에 인가하여 펄스 분배가 개시된다. 본 실시예에서의 보간기(INT)는 두개의 축(X,Y)으로 구성되어 축 지령값에 각각 대응하는 지령펄스 CPX와 CPY를 각각 발생시킨다.
X축 지령 펄스가 에러 레지스터(ER)에 가산되면 가산된 값은 D/A 변환기(DAC)에 의해 이 가산된 값에 비례하는 아날로그 전압 신호로 변환되어 증폭기(AMP)를 통하여 서어보 모우터(SM)에 인가되어 모우터를 구동시킨다. 상기 서어보 모우터(SM)에 의해 기계의 가동부(MP)가 X축 방향으로 이동되는데 이 이동값은 펄스 코더(pulse Coder)(PC)를 구성하는 검출기에 의해 귀환 펄스들로 변환된다. 이 귀환펄스들을 에러 레지스터(ER)의 (-)입력 단자에 각각 인가되어 그의 값을 하나씩 감소시킨다. Y축에 대한 서어보 방식도 X축에 대한 것과 동일한 것으로 설명의 편의상 여기에 관한 예시 및 설명은 약한다.
상술한 바와같은 서어보 방식에서는 분배지령 DS가 “터언―오프”됨으로서 지령 펄스 CPX의 출력이 중단되거나 종료되면 에러 레지스터(ER)의 값은 펄스 코더(PC)로부터의 귀환 펄스들의 순차인가에 의해 점차 감소되는데, 이 감소되는 값의 정도는 정상동작인 경우 서어보 방식의 시정수에 의하여 결정되는 것으로 일정시간 τ경과후의 감소되는 비율을 알 수 있다. 따라서 지령 펄스 CPX가 최대로 레지스터(ER)에 기억된 후 중단된 때의 일정시간 τ경과후의 어떤 값을 ε0로 설정하면 정상적인 때에는 을 초과하는 일이 없다.
따라서 본 실시예에서 값 ε0(될 수 있는대로 작게 설정하는 것이 바람직함)을 미리 설정하고 서어보 방식의 시정수를 근거로 하여 분배지령이 “오프”된 후 에러 레지스터(ER)의 값이 일정 값ε0이하로 점점 감소되기에 충분할 정도로 길게 시간τ를 미리 설정하여 분배지령이 “오프”된 후부터 설정시간τ후 에러레지스터(ER)의 값 E와 상기 설정값ε0을 비교하여 만일 E<ε0일 경우 경보신호 ALS가 발생된다.
제 1도에서 예시부호 TIM은 타이머를 나타낸 것으로, 이 타이머는 NOT회로(N1), AND외로(A2), 카운터(CT1) 및 디코우더(DEC)로 구성된다. 예시부호 CLK는 클럭펄스를 나타내며, RFS는 분배지령 DS의 상승 및 하강에 응답하여 각각 발생하는 카운터 리세트 신호를 나타낸다. 따라서 타이머(TIM)에서 분배지령 DS가 “스위치―오프”되면 카운터(CT1)는 카운터 리세트 신호 FRS에 의해 리세트 되어 클럭CLK를 계수하여 계수 값이 예정값 C1에 도달하면 디코우더(DEC)를 트리거 시켜 트리거 신호 TS를 발생시킨다. 분배지령 DS가 “스위치―오프”된 후 일정시간 τ경과하면 트리거 신호 TS가 발새오디도록 전술한 값 C1은 클럭펄스 CLK의 속도에 의해 선택된다.
경보회로(ALC)는 비교기(COM), 예정값을 ε0을 설정하기 위한 레지스터(REG), 플립―플롭(F1)회로로 구성되었다. 상기 비교기(COM)는 타이머(TIM)로부터의 트리거신호 TS에 응답하여 레지스터(REG)에 설정된 값 ε0과 에러 레지스터(ER)의 값 E를 비교하여 E>ε0시에만플립―플롭(F1)을 세트시켜 경보 출력 신호 ALS를 발생시켜 증폭기(AMP2)를 통하여 경보램프(LA)에 이낙시켜 램프에 불이 켜지게 한다.
제 1도에 예시한 실시예의 타이머(TIM)는 단안정―멀리바이브레이터로 사용할 수도 있으며, 컴퓨터 수치 제어장치(CNC)의 경우에 카운터(CT1)와 레지스터(REC)의 기능은 중앙 처리장치(CPU)에 부착된 메모리의 어떤 특정 어드레스들을 할당하는 기능을 성취할 수도 있으며, 디코우더(DEC)와 비교기(COM)는 중앙 처리장치의 판단 기능으로 대치될 수 있다.
제 2도는 제 1도 장치의 각 동작 신호 파형도를 예시한 것으로서, 지령펄스 CPX의 송출은 분배지령 DS가 “온”으로 되면서 개시되고 “오프”되면서 종료된다. 에러 레지스터(ER)의 값 E는 지령펄스 CPX의 송출이 개시되면 지수 함수적으로 증가되며 정상 상태에서는 일정 값 근방에서 안정되며 지령펄스 CPX의 송출이 종료될 시에는 지수 함수적으로 감소된다. 카운터(CT1)는 분배지령 DS의 상승 및 하강에 의해 리세트 되어 분배지령이 “오프”될 때 클럭펄스들을 계수하여 카운터(CT1)의 계수 값이 예정값 C1에 도달됐을 때, 즉 분배지령 DS가 “오프”된 후 시간 τ경과후 트리거 신호 TS를 발생시킨다. 이 트리거신호 TS로서 에러 레지스터(ER)의 내용 E와 예정값 ε0를 서로 비교하여 만일 E<ε0일 경우 경보신호 ALS가 발생된다.
제 2도에서 DS와 CT1사이에 점선으로 표시된 바와같이 분배지령 DS가 경과 이전에 발생될 경우에 카운터(CT1)는 리세트 트리거 신호 TS를 발생시키지 않는다.
제 3도는 본 발명의 다른 실시예에 의한 위상 제어서어보 방식을 갖춘 수치 제어장치를 예시한 블록 다이어그램으로서, 상기 위상 제어서어보 방식에서 지령펄스 CPX는 지령 위상신호 CPS의 위상을 전진 또는 지연시키도록 지령위상신호 발생기(CPGC)에 인가된다.
기계 가동부(MP)의 이동은 레졸버(resolver), 인덕토신(inductosyn)등과 같은 검출기(RES)에 의해 검파되어 귀환 위상신호 FPS의 위상을 전진 또는 지연시켜 준다.
위상 변별기(DIS)는 두신호 CPS와 FPS를 공급받아 지정 위상신호 CPS와 귀환 위상신호 FPS간의 오차신호 ERS를 발생시켜 D/A변환기(DA)와 증폭기(AMP3)를 통하여 서어보 모우터(SM)를 구동시켜 가동부(MP)를 이동시킨다. 이러한 제어는 지령 위상과 귀환이 위상이 서로 일치하여 위상차 신호ERS가 제로가 될때까지 수행된다.
제 3도의 검출회로(ED)는 서어보 방식의 오차신호(ERS가 예정값을 초과했는지의 여부를 검출하기 위해 제공된다. 상기 검출회로(ED)는 타이머(TIM1), NOT회로(N2)(N3), AND게이트(A2)(A3)및 플립―플롭(F2)으로 구성되었다. 상기 타이머(TIM1)는 지령 위상신호의 제로 크로싱점(Zero crossing point)에서 상승하여 예정된 폭ε1을 갖는 펄스신호(기준신호)를 발생시킨다. 전술한 오차신호 ERS지령 위상신호의 제로 크로싱 점에서 상승되는 펄스 신호로 지령신호와 귀환 신호간의 위상차에 대응하는 폭을 갖는다. 따라서 오차신호 ERS가 기준신호RFS이상으로 초과될 경우 플립―플롭(F2)은 세트상태가 디ㅗ어 신호F2S를 발생시킨다.
분배지령 DS가 “스위치―오프”된 후 일정시간 τ경과되어 트리거신호 TS를 발생시키는 타이머(TIM2)는 전술한 실시예에서 사용된 타이머와 동일한 구성으로 되어 있다. 트리거 신호 TS가 발생될때 신호F2S가 “온”(논리 1)이면 플립―플롭(F3)은 AND게이크(A4)를 통하여 세트되어 경보신호 ALS를 발생시킨다.
제 4도는 제 3도에서 발생되는 동작신호 파형도로서 지령 위상신호 CPS와 귀환 위상신호 FPS는 정상 상태에서 동일한 주기를 가지며 그들의 위상은 각각 지령위치와 기계 가동부의 위치를 나타낸다. 도해된 실시예에서 오차 신호 ERS는 지령위상신호 CPS의 제로 크로싱 지점에서 상승하며 귀환 위상신호 FPS 제로 크로싱 지점에서 하강하는 구호파로서 얻어진다. 기준 신호 RFS는 지령 위상신호 CPS의 제로 크로싱 지점에서 상승하며 예정된 폭ε1을 갖는 구형파이다.
트리거 신호 TS가 분해지령 DS의 “스위칭―오프”된 후 일정시간 τ경과후에 발생할때 만약 오차신호 ERS가 기준신호 RFS를 크게 초과하면 플립―플롭(F2)에서 출력된 신호 F2S가 “온”(논리“1”)이 되어 AND게이트(A4)를 통해 플립―플롭(F3)을 세트시켜 경보신호 ALS를 발하고, 이와는 반대로 만일 오차신호 ERS가 트리거 신호 TS의 발생 이전의 기준신호 RFS보다 작을 경우에는 플립―플롭(F2)의 세트 출력 F2S는 예시부호 F2S로 표시된 바와같이 “오프”(논리 “0”)가 되어 경보신호는 예시부호 ALS로 표시된 바와같이 “0”이 되어 경보신호를 발하지 않는다.
본 발명에 의하면 상술한 바와같이 분배지령이 “스위치―오프”된 후 일정시간 경과되어 발생하는 오차신호가 일정값을 초과하면 경보신호가 발생되므로 보간기능, 속도 제어 서어보 방식, 오차 레지스터의 불량등을 용이하게 검파하여 수치제어 장치의 응답성을 향상시키는 효과를 지니고 있다.

Claims (1)

  1. 분배 지령에 응답하여 지령 펄스를 발생시키는 보간기능과 지령펄스에 의해 기계 가동부를 구동시키기 위한 서어보 방식을 갖는 수치 제어장치용 오동작 검출 방식에 있어서, 분배지령이 “오프”된 후 예정된 시간이 경과된 후에 서어보 방식의 에러와 예정값을 비교하기 위한 비교 수단에 의해 서어보 방식의 오차가 예정된 값을 초과한 것이 검출 됐을 때 경보 신호를 발하는 것을 특징으로 하는 오동작 검출방식.
KR7901365A 1979-04-28 1979-04-28 오동작 검출 방식 KR830001176B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR7901365A KR830001176B1 (ko) 1979-04-28 1979-04-28 오동작 검출 방식

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR7901365A KR830001176B1 (ko) 1979-04-28 1979-04-28 오동작 검출 방식

Publications (2)

Publication Number Publication Date
KR830000951A KR830000951A (ko) 1983-04-28
KR830001176B1 true KR830001176B1 (ko) 1983-06-20

Family

ID=19211518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR7901365A KR830001176B1 (ko) 1979-04-28 1979-04-28 오동작 검출 방식

Country Status (1)

Country Link
KR (1) KR830001176B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128628A3 (ko) * 2008-04-15 2009-12-03 유혜경 절단위치의 조절이 가능한 절단장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128628A3 (ko) * 2008-04-15 2009-12-03 유혜경 절단위치의 조절이 가능한 절단장치

Also Published As

Publication number Publication date
KR830000951A (ko) 1983-04-28

Similar Documents

Publication Publication Date Title
US4410991A (en) Supervisory control apparatus
US4251761A (en) Numerical control error compensating system
US4272711A (en) Malfunction detecting system
US4847878A (en) Method and apparatus for determining mirror position in a fourier-transform infrared spectrometer
US4207504A (en) Spindle control system
US4415861A (en) Programmable pulse generator
US4334266A (en) Numerical control system with following error monitor
KR830001176B1 (ko) 오동작 검출 방식
US4019035A (en) Method and apparatus for controlling the initiation of multiple start threading cuts
US3852719A (en) Pitch error compensation system
EP0224935A2 (en) Amplitude detection circuit
KR940012361A (ko) 디스크 구동장치의 데이타 검출레벨 조정회로 및 방법
KR890015202A (ko) 트랙 서치회로 및 트랙 서치방법
JPS6155356B2 (ko)
GB1593298A (en) Data storage apparatus
KR950015953A (ko) 기동회로를 구비한 모터 속도제어회로 및 그것을 이용한 기억매체 구동장치
US4866662A (en) Memory connected state detecting circuit
JPH0442606B2 (ko)
SU1631441A1 (ru) Устройство дл определени направлени вращени
JP2751272B2 (ja) モータの異常回転検出装置
JP3341499B2 (ja) テープメディア再生装置
KR820001744B1 (ko) 주축 제어 방식
SU1242945A1 (ru) Микропрограммное устройство управлени
SU1113797A2 (ru) Устройство дл сортировки чисел
SU1456996A1 (ru) Устройство дл контрол блоков пам ти