KR820001148Y1 - 시-모오스(c-mos)용 전압 체배회로 - Google Patents

시-모오스(c-mos)용 전압 체배회로 Download PDF

Info

Publication number
KR820001148Y1
KR820001148Y1 KR2019810003074U KR810003074U KR820001148Y1 KR 820001148 Y1 KR820001148 Y1 KR 820001148Y1 KR 2019810003074 U KR2019810003074 U KR 2019810003074U KR 810003074 U KR810003074 U KR 810003074U KR 820001148 Y1 KR820001148 Y1 KR 820001148Y1
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
circuit
cap
transistor
Prior art date
Application number
KR2019810003074U
Other languages
English (en)
Inventor
노기흥
Original Assignee
삼성전자공업주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자공업주식회사, 강진구 filed Critical 삼성전자공업주식회사
Priority to KR2019810003074U priority Critical patent/KR820001148Y1/ko
Application granted granted Critical
Publication of KR820001148Y1 publication Critical patent/KR820001148Y1/ko

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04CELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C9/00Electrically-actuated devices for setting the time-indicating means
    • G04C9/08Electrically-actuated devices for setting the time-indicating means by electric drive

Abstract

내용 없음.

Description

시-모오스(C-MOS)용 전압 체배회로
제1도는 본 고안의 기본회로도.
제2도는 본 고안의 전압 2체배 동작회로도.
제3도는 본 고안의 전압 3체배 동작회로도.
제4도의 (a)는 2체배 동작시 전압상태 회로도.
(b)는 3체배 동작시 전압상태 회로도.
제5도는 레벨쉬프터(Level Shifter)에 인가되는 입출력 파형도.
본 고안은 디지털 손목시계의 액정표시장치(LCD)에 필요한 전압을 얻기위한 전압회로에 관한 것이다.
통상적으로 디지털 손목시계의 액정표시장치에 필요한 전압은 3V내지 4.5V이나 실제로 시-모오스 집적회로에 가해지는 전압은 1,5V이므로 액정표시장치를 구동시키기 위해 따로 3V나 4.5V의 전압을 외부전지로 부터 가해 주어야하는 불편한 점이 많았다.
본 고안은 이러한 문제점을 해소하기 위한 것으로 3V나 4.5V의 전지를 따로 외부에서 가해줄 필요없이 시-모오스에 가해지는 전압 1.5V를 전압체배회로를 이용하여 필요한 전압 3V나 4.5V를 직접 만들어 액정표시 장치에 인가하고자 하는 것이다.
즉, 시모오스 직접회로의 수정발진자에서 얻어진 펄스(32768Hz)를 분할하여 시계동작에 필요한 펄스(1024Hz)로 만들어 P-채널 MOS 트랜지스터와 N-채널 MOS트랜지스터를 ON-OFF시켜 이와 연결된 콘덴서에 충전된 전하를 제어함으로서 인가전압 1.5V에서 직접 3V나 4.5V를 얻어 액정표시 장치를 구동시킬 수 있는 것으로 이를 첨부도면에 따라 구체적으로 설명하면 다음과 같다.
제1도와 같은 본 고안의 기본회로는 통상의 수정발진자(도시되지 않음)에서 나온 32768Hz의 펄스를 1024Hz의 펄스로 분주하여 레벨 쉬프터(1)에 인가하며, 레벨쉬프터(1)의 출력를 트랜지스터(Qp1),(Qn2),(Qn4),(Qp5),(QP6)의 게이트와 연결되며, 트랜지스터(Qp1)의 드레인 단자는 전원(VDD)에 트랜지스터(Qp1)의 소스단자는 트랜지스터(Qn2)의 드레인단자에 각각 연결되어 외부접속 단자(IKO)를 인출하고, 트랜지스터(Qn2)의 소스단자는 전원(Vss)에 연결되고, 한편는 트랜지스터(Qn3)(Qn7)의 게이트에 연결하고, 트랜지스터(Qn3)의 드레인 단자는 트랜지스터(Qn4)의 드레인 단자에 연결하여 외부 접속단자(CAP2)를 형성하고, 트랜지스터(Qn4)의 소스단자를 트랜지스터(Qp5)의 소스단자에 연결하여 외부 접속단자(CAP3)를 형성하며, 트랜지스터(Qn6)의 드레인 단자에서 외부 접속단자(VEO)를 형성하고, 트랜지스터(Qn6)의 소스단자와 트랜지스터(Qn7)의 드레인 단자을 연결하여 외부 접속단자(CAP1)를 형성하여서 집적시킨것으로, VDO단자는 1.5V수은 전지의 +극이 연결되며, VSO단자는 -극이 연결된다.
이제 이와 같은 기본회로를 이용하여 전압 2체배 회로를 구성하려면, 제2도와 같이 외부 접속단자(IKO),(CAP1)사이에 콘덴서(C1)를 연결하고 외부 접속단자(VEO),(VDO)사이에 콘덴서(C2)를 연결하여 구성되며, 전압 3체배 회로를 구성하려면 제3도와 같이 외부 접속단자(IKO)와(CAP2)사이에 콘덴사(C3)를, 외부단자(CAP1)(CAP3)사이에 콘덴서(C4)를, 외부단자(VEO)(VDO)사이에 콘덴서(C2)를 각각 연결하여서 구성한 것으로 이의 동작상태를 설명하면 다음과 같다.
우선, 전압 2체배 회로인 제2도에서 레벨 쉬프터(1)의 입력과 출력관계를 제5도에 나타냈으며, 이때 ⓐ는 1024Hz의 구형파 펄스로서 high 때가 VDD, Low는 Vss 인 입력파형이며, ⓓ는 레벨쉬프터(1)의 출력()파형이며, ⓒ는 출력()의 파형이고, 이때 high 상태는 VDD, Low 상태는 VEE이며, VDD-VSS전압차는 1.5V이고, VDD-VEE전압차는 1.5V보다 작은 전압이다.
작동과정은 레벨 쉬프터(1)의 출력()가 VEE(Low), 출력()가 VDD(high)인때, 트랜지스터(Qp1)은 Qn,Qn2는 OFF, Qn7는 ON이 되므로 제4도의 (a) ⓐ와 같이 콘덴서(C1)의 양단에 VDD-VSS의 전압 1.5V가 충전되며, (a)의 ⓓ와 같이 콘덴서(C2)의 양단에도 VDD-VEO의 전압 1.5V가 걸린다.
다음, 레벨 쉬프터(1)의 출력 ()가 VDD(high), 출력()가 VEE(Low) 인때는, 트랜지스터(Qp1)의 상태는는 OFF, Qn2는 ON, Qn6는 ON, Qn7은 OFF가 되므로 제4도의 (a) ⓒ와 같이 연결상태가 된다.
이때(IKO)는 VSS가 되므로 콘덴서(C1)에 걸리는 전압(V1)은 -1.5V가 되고, 콘덴서(C2)에 걸리는 전압(V2)은 V1+V2=1.5V, (수은 전지 인가전압)가 걸려야 하므로 V2=(1.5+1.5)=3V로 충전하게 되고, 곧 콘덴서(C1)의 전하가 콘덴서(C2)로 이동함에 따라 V2의 전압은 3V이하로 내려가게 된다.
이후 다시 레벨쉬프터(1)의 출력()이 Low(VEE) 상태가 되면 콘덴서(C1)는 콘덴서(C2)에게 빼앗긴 전하를 전지로 부터 재충전 받게되고 다시 출력()이 high(VDD)가 되면 콘덴서(C2)로 전하를 주게되며, 이 같은 과정을 빠르게 반복하면 콘덴서(C2)에 걸리는 전압은 항상 거의 3V상태를 유지하게 되므로 원하는 액정표시 장치를 또 다른 외부 전원 없이도 구동시킬 수가 있다. 이때 이 회로의 안정도는 콘덴서(C1)와 콘덴서(C2)의 용량크기와 콘덴서(C2)에 걸리는 부하의 크기에 의해 결정된다.
또한 전압 3체배회로인 제3도에서는 레벨 쉬프터(1)의 출력()이 Low(VEE)이면 트랜지스터(Qp1)의 상태는 ON, Qn2는 OFF, Qn3는 ON, Qn4는 OFF, Qn5. ON, Qn6는 OFF, Qn7는 ON이 되므로 콘덴서(C2)(C3)(C4)에 걸리는 전압은 각각 1.5V로 충전이된다.
다음 출력()이 high(VDD)이면 트랜지스터(Qp1)의 상태는 OFF, Qn2는 ON, Qn3는 OFF, Qn4는 ON, Qp5는 OFF, Qn6는 OFF가 되므로 제4도 (b) ⓓ와 같은 연결상태가 된다.
이때 콘덴서(C3)(C4)에는 각각 -1.5V가 걸리고, 콘덴서(C2)에는 V2=1.5+1.5+1.5=4.5(V)가 걸리게되며, 즉시 콘덴서(C3)(C4)에 충전된 전하가 콘덴서(C2)로 이동하게 되므로 축전지(C2)에 걸리는 전압(V2)은 4.5V이하가 되기 시작한다.
그러나 이 과정을 매우 빠르게 반복하면 콘덴서(C2) 양단에는 항상 V2=4.5V정도가 되어 3체배 회로로 동작이 된다.
이상과 같은 본 고안은 종래의 3V수은 전지를 따로 사용치 않고 1.5V의 수은전지만으로 액정표시장치를 구동시킬 수 있는 것이다.

Claims (1)

  1. 레벨 쉬프터(1)의 출력에 P형 및 N형 시모스 트랜지스터(Qp1,Qn2, Qn3, Qn4, Qp5, Qn6, Qn7)의 게이트를 연결하고, 외부 접속단자(IKO, CAP1, CAP2, VEO, VDD, VSO, VSO)를 인출하여 기본회로를 구성한 다음 외부접속단자(IKO), (CAP1)사이에 콘덴서(C1)를, (VEO),(VDO) 사이에 콘덴서(C2)를 연결하여 전압 3체배 회로를 구성하고 외부 접속단자 (IKO), (CAP2) 사이에 콘덴서(C3)를 , (VEO),(VDO) 사이에 콘덴서(C2)를, (CAP1)(CAP3) 사이에 콘덴서(C4)를 각각 연결하여 전압 3체배 회로를 구성한 디지털 손목 시계용 시 모오스를 이용한 전압 체배회로.
KR2019810003074U 1981-04-29 1981-04-29 시-모오스(c-mos)용 전압 체배회로 KR820001148Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019810003074U KR820001148Y1 (ko) 1981-04-29 1981-04-29 시-모오스(c-mos)용 전압 체배회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019810003074U KR820001148Y1 (ko) 1981-04-29 1981-04-29 시-모오스(c-mos)용 전압 체배회로

Publications (1)

Publication Number Publication Date
KR820001148Y1 true KR820001148Y1 (ko) 1982-05-28

Family

ID=19221601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019810003074U KR820001148Y1 (ko) 1981-04-29 1981-04-29 시-모오스(c-mos)용 전압 체배회로

Country Status (1)

Country Link
KR (1) KR820001148Y1 (ko)

Similar Documents

Publication Publication Date Title
CA1060543A (en) Boosting circuit
US3975671A (en) Capacitive voltage converter employing CMOS switches
EP0585925B1 (en) Voltage converting circuit
US4029973A (en) Voltage booster circuit using level shifter composed of two complementary MIS circuits
KR940005691B1 (ko) 기판전압 발생 장치의 차아지 펌프회로
US5339236A (en) Charge pump circuit for intermediate voltage between power supply voltage and its double voltage
KR930008876B1 (ko) 반도체소자의 고전압 발생회로
US8665255B2 (en) Power supply circuit and display device including the same
KR900008187B1 (ko) 전압 체배기 회로
KR940010446A (ko) 효율적 네가티브 충전펌프
JPH05244766A (ja) チャージポンプ回路
US5493543A (en) Capacitive charge pump driver circuit for piezoelectric alarm
US20050007186A1 (en) Boost clock generation circuit and semiconductor device
US3889211A (en) MOS field effect transistor crystal oscillator
JP3148070B2 (ja) 電圧変換回路
EP0055073B1 (en) Improvements in or relating to electronic clock generators
US4063114A (en) Dynamic divider circuit
KR820001148Y1 (ko) 시-모오스(c-mos)용 전압 체배회로
TWI591459B (zh) Analog electronic clock
JPS5835613A (ja) 電子回路
JP3354708B2 (ja) 半導体昇圧回路
KR900001025B1 (ko) 액정표시 구동회로
JPS6070965A (ja) 電圧昇圧回路
US5784326A (en) Voltage raising device
JPH0627915B2 (ja) 液晶表示装置