KR810001439B1

KR810001439B1 - Semiconductor device

Info

Publication number: KR810001439B1
Application number: KR7701476A
Authority: KR
Inventors: 미울러스 워우터스; 헨드리크 암센 윌렘
Original assignee: 알. 에이. 비즐; 엔. 브이. 필립스. 글로아이람펜파브리캔
Priority date: 1977-06-25
Filing date: 1977-06-25
Publication date: 1981-10-21

Abstract

The device is for coupling the driver transistor to the transistor with a higher bias current setting. An island(4b) of one conductivity type is provided on the semiconductor body. This island is electrically isolated from the rest of the body and is connected to a fixed potential. With the aid of zones(8b, 6b) of the other conductivity type a lateral transistor(4b,6b,8b) is formed. The transistor has the island and one of the zones in common with a vertical transistor(4b, 6b, 7b). The common zone is connected to the driver transistor. within this zone a further (emitter) zone(7b) of the 1st conductivity type is formed, which is connected to the transistor with a higher bias current setting.

Description

Semiconductor device

제1도는 본 발명장치를 위한 반도체 본체의 일부의 정면도.1 is a front view of a portion of a semiconductor body for the device of the present invention.

제2도는 그 단면도.2 is a cross-sectional view thereof.

제3도는 관련회로도.3 is a related circuit diagram.

제4도는 제3도의 확대도.4 is an enlarged view of FIG.

본 발명은 높은 바이어스전류로 동작하는 트랜지스터에 결합된 구동트랜지스터를 갖고 또 I²L기술에 따라서 동작하는 트랜지스터를 구비한 영역을 포함한 반도체 본체를 가진 장치에 관한 것이다.The present invention relates to an apparatus having a semiconductor body comprising a region having a driving transistor coupled to a transistor operating at a high bias current and having a transistor operating according to the I ² L technique.

문헌에는 I²L(인테그레이리드 인젝션 로직)에 관한 총합적인 기사가 기술되어 있다. 이 기술의 요지는 집적회로의 트랜지스터의 전류 공급이 집적회로의 반도체 본체상에 설치된 전류 인젝터에 의해 행해진다는 것이다. 반도체 본체의 또다른 영역을 가진 전류 인젝터는, 정류접합에 의해 서로 분리된 최소한 3개의 연속영역의 다층구조를 형성한다. 전류 인젝터에 의해 중간층에 주입되는 전류는 콜렉팅(collecting)층에 모여진다. 이 콜렉팅층은 또 직접회로의 하나 이상의 트랜지스터의 일부를 형성한다.The literature describes a comprehensive article on I ² L (Integrated Injection Logic). The gist of this technology is that the current supply of the transistor of the integrated circuit is performed by a current injector provided on the semiconductor body of the integrated circuit. A current injector with another region of the semiconductor body forms a multilayer structure of at least three continuous regions separated from each other by rectifying junctions. The current injected into the intermediate layer by the current injector is collected in the collecting layer. This collecting layer also forms part of one or more transistors of the integrated circuit.

I²L이란 명칭은 본 발명이 논리회로에 있어서의 사용에 한정되도록 고려되었지만, 실제로는 그렇지 않고, 아나로그회로에 있어서의 사용도 고려될 수 있다. 이후, I²L은 네델란트왕국 특허출원 제7107040호(특허원 제소47-49966호-특허공개 제소48-3189호)에 공개되어 있는 변형예를 의미하는 것으로 이해될 수 있다. 이 네델란드왕국 특허출원에서는, 관련된 트랜지스터는 수직 역동작 트랜지스터의 형상으로 되어 있다.Although the name I ² L was contemplated that the present invention is limited to use in logic circuits, in practice this is not the case, and use in analog circuits may also be considered. After that, I ² L may be understood to mean a modification disclosed in the patent application No. 7107040 (Patent Application No. 47-49966-Patent Publication No. 48-3189). In this Dutch patent application, the associated transistor is in the shape of a vertical reverse action transistor.

본 발명은 특히 매우 작은 바이어스전류 및 저전력으로 일반적으로 설정되고, I²L기술에 따라서 동작하는 트랜지스터와, 또한 큰 전력을 공급할 수 있어서 높은 바이어스전류로 설정되는 다른 트랜지스터의 사이에 결합을 제공하는 문제에 관한 것이다.The present invention is particularly problematic in providing coupling between transistors that are generally set for very small bias currents and low power, and operate according to the I ² L technique, and also for other transistors that are capable of supplying large power and set to high bias currents. It is about.

본 발명 반도체장치는 상기 구동 트랜지스터를 높은 바이어스전류 설정의 상기 트랜지스터에 결합하기 위해서, 상기 반도체본체에 1도 전형의 단을 설치하고, 이 단을 반도체본체의 나머지 부분을 전기적으로 분리하여 일정전위로 접속하고, 다른 도전형의 영역에 의해 라테랄 트랜지스터를 형성하고, 이 트랜지스터는 상기 단 및 수직트랜지스터와 공통의 상기 영역 하나를 갖고, 이 공통영역을 상기 구동 트랜지스터에 접속하고, 이 영역내에 1 도전형의 다른(에미터) 영역을 형성하고, 이 영역을 높은 바이어스 전류 설정의 상기 트랜지스터에 접속하고, 상기 수직트랜지스터에 대해 공통이 아닌 상기 수직트랜지스터의 영역을 상기 에미터영역으로부터의 전류가 I²L트랜지스터가 동작하는 (인젝터)전류보다 크게 되도록 전원점에 접속된 것을 특징으로 하는 것이다.In the semiconductor device of the present invention, in order to couple the driving transistor to the transistor having a high bias current setting, the semiconductor body is provided with a 1 degree typical stage, and the stage is electrically separated from the rest of the semiconductor body at a constant potential. And a lateral transistor formed by another conductivity type region, which has one region common to the stage and vertical transistors, and connects this common region to the drive transistor, and has one conductivity in this region. forming the other (the emitter) regions of the mold and connecting the region in the transistor of the high bias current settings, the current from the area of the emitter region of the vertical transistor, not common for the vertical transistor I ² It is connected to the power point so that the L transistor is larger than the operating (injector) current. It is to be.

본 발명 수단에 의하면, 작은 스페이스가 요구되지 않고, 또 I²L트랜지스터를 얻기 위한, 제조기술과 완전히 공용될 수 있는 콤팩트(소형)구조가 얻어진다.According to the means of the present invention, a compact (small) structure is obtained, which requires no small space and can be used in common with the manufacturing technique for obtaining an I ² L transistor.

이하, 본 발명을 도면에 기초하여 상세하게 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated in detail based on drawing.

제1도는 반도체 본체의 평면도이고, 도면의 좌측에 표시한 부분은 I²L기술에 따라서 실현한 트랜지스터를 구비하고 있고, 도면의 우측에 표시한 부분은 증가 바이어스 전류로 설정된 트랜지스터를 구비하고 있다. 이 두 개의 부분 사이에는, 결합부를 표시하고 있다. 이 결합부는 좌측부의 트랜지스터의 출력단자를 우측부의 트랜지스터의 단에 형성된 트랜지스터 구조로 하여 표시되어 있지만, 어떤 경우에는, 예를 들면 우측부의 트랜지스터가 에미터폴로워로서 접속된 경우에는, 두 개의 단을 한 개의 단으로 조합할 수가 있다.FIG. 1 is a plan view of a semiconductor main body, the part shown on the left side of the figure includes transistors realized according to the I ² L technique, and the part shown on the right side of the figure includes transistors set to an increasing bias current. Between these two parts, the coupling part is shown. This coupling part is represented by the transistor structure formed at the output terminal of the transistor on the left side, but in some cases, for example, when the transistor on the right side is connected as an emitter follower, It can be combined in one column.

제2도로부터 알 수 있는 바와 같이, 반도체본체는 깊은 P⁺확산부 2에 의해 단이 형성된 P형 실리콘을 이용하고 있다. 반도체 본체내에는, n⁺도전형의 매립영역 3을 형성하고, 그 후에, n 도전형의 에피텍셜층 4를 성장시킨다. P⁺불순물 첨가 영역에 의하여 에피텍셜층 4는 세 개의 부분, 즉 영역 4a, 4b, 4c로 분할된다. 사진식각 기술에 의하여, 또한 P 또는 n 불순물 첨가영역 6, 7, 8을 각각 상기 세 개의 영역내에 형성한다. 이것들의 형상을 제1도 및 제2도에 도시하였다. 이것에 의하여, 트랜지스터 구조는 공지의 방법으로 얻어진다. 이 트랜지스터 구조를 도체트랙에 의해 보통으로 접촉할 수가 있다. 이것들의 도체를 제1도 및 제2도에 파선으로 개략적으로 도시하였다. 필요하면, 영역 4a 및 4b내의 트랜지스터 구조를 깊은 n⁺불순물 첨가영역 5에 의해 둘러쌓아서, 분리영역 2가 전하를 바람직하지 않게 모으지 않게 한다.As can be seen from FIG. 2, the semiconductor body uses P-type silicon in which a stage is formed by a deep P ⁺ diffusion portion 2. As shown in FIG. In the semiconductor body, an n ⁺ conductive buried region 3 is formed, and then an n conductive epitaxial layer 4 is grown. The epitaxial layer 4 is divided into three parts, that is, regions 4a, 4b, and 4c, by the P ⁺ impurity addition region. By photolithography, P or n impurity addition regions 6, 7, 8 are also formed in the three regions, respectively. These shapes are shown in FIG. 1 and FIG. As a result, the transistor structure is obtained by a known method. This transistor structure can normally be contacted by a conductor track. These conductors are schematically shown in broken lines in FIGS. 1 and 2. If necessary, the transistor structure in the regions 4a and 4b is surrounded by the deep n ⁺ impurity addition region 5 so that the isolation region 2 does not undesirably collect charges.

영역 4a의 단내의 트랜지스터 구조의 하나를, 이 영역 4a와 영역 6b와 영역 7a에 의해 형성한다. 이 트랜지스터는 역수직 트랜지스터의 형태로 있다. 즉, 반도체 본체의 정상부로부터 보면, 다음의 영역이 서로 하측에 배치되어 있고, 우선 최초엔 콜렉터영역 7a로, 다음이 베이스영역 6a로, 다음이 에미터영역 4a로 있다. 제3도의 등가회로도에서 부호 a에 의해 표시된 이 트랜지스터 4a, 6a, 7a는 소위 전류 인젝터로부터 전류를 받아들인다. P영역 8은 인젝터로서 기능한다. 이 영역은 영역 6a에 대해 횡방향으로 배치되어 있는(다른 트랜지스터 구조는 관련영역 4a내에 배치되어 있다) 영역 4a를 일정 전위점, 예를 들면 어스에 접속하고, 영역 8a를 예를 들면 1.5V의 전원전압 Va를 가진 점에 접속한다. 그 결과, 영역 8로부터의 전하가 영역 4a에 주입된다. 이 전하는 영역 6a(및 인젝터 8 주변의 다른 P영역)에 도달하게 된다. 이 때문에, 영역 6a는 영역 4a에 대해 순방향으로 바이어스된다. 그 결과, 영역〔에미터, 6a(베이스) 및 7a(콜렉터)〕간에 소망의 트랜지스터 작용이 얻어진다.One of the transistor structures in the stage of the region 4a is formed by the region 4a, the region 6b, and the region 7a. This transistor is in the form of an inverted vertical transistor. In other words, when viewed from the top of the semiconductor body, the following areas are arranged below each other, firstly in the collector region 7a, then in the base region 6a, and then in the emitter region 4a. These transistors 4a, 6a, 7a, denoted by reference a in the equivalent circuit diagram of FIG. 3, receive current from a so-called current injector. P area 8 functions as an injector. This region is arranged laterally with respect to the region 6a (the other transistor structure is arranged in the associated region 4a), and the region 4a is connected to a constant potential point, for example, earth, and the region 8a is, for example, 1.5V. Connect to the point with power supply voltage Va. As a result, charge from region 8 is injected into region 4a. This charge reaches area 6a (and other P area around injector 8). For this reason, region 6a is biased forward with respect to region 4a. As a result, a desired transistor action is obtained between the regions [emitter, 6a (base) and 7a (collector)].

이 I²L트랜지스터의 바이어스전류는 매우 작다. 이것은 일반적으로 I²P기술의 주요한 이점으로 된다. 그것은 이것이 또 전력소비를 최소로 하기 때문이다. 그러나, 이 경우 결점은, 이와 같은 트랜지스터에 의해 외부 부하에 공급되어 얻어지는 전력도 매우 작게 된다는 것이다. 그러므로, 높은 바이어스 전류로 동작하는 트랜지스터가 동일한 반도체 본체 중에 조립될 수 있는 것이 바람직하다.The bias current of this I ² L transistor is very small. This is generally a major benefit of the I ² P technology. That's because it also minimizes power consumption. However, a drawback in this case is that the power obtained by being supplied to an external load by such a transistor is also very small. Therefore, it is desirable that transistors operating at high bias currents can be assembled in the same semiconductor body.

이와 같은 트랜지스터는 제1도 및 제2도의 영역 4C내에 실현되고, 제3도에서 부호 C로 표시된다. 영역 7C는 에미터로서 동작하고, 영역 6C는 베이스로서 동작하며, 영역 4C(그 면적은 영역 7C의 면적보다도 충분히 크다)는 트랜지스터의 콜렉터로서 동작하므로, 3개의 영역 4C, 6C, 7C는 다시 수직트랜지스터를 구성하지만, 트랜지스터 a와 같은 역동작 대신에 정상동작을 하게 된다. 이와 같은 트랜지스터에 의해 달성되는 콜렉터-베이스 전류 이득 계수는, 역동작의 경우에서보다도 수배가 크다.Such a transistor is realized in the region 4C of FIGS. 1 and 2, and is indicated by the symbol C in FIG. Region 7C acts as an emitter, region 6C acts as a base, and region 4C (which is sufficiently larger than the area of region 7C) acts as a collector of transistors, so the three regions 4C, 6C, and 7C are again vertical. The transistor is configured, but the normal operation is performed instead of the reverse operation of the transistor a. The collector-base current gain coefficient achieved by such a transistor is many times larger than in the case of reverse operation.

구동트랜지스터로서 동작하는 트랜지스터 a의 출력단자를 트랜지스터 c의 입력단자에 결합하기 위해서는, 구조형체의 결합소자를 영역 4b내에 설치한다. 이 결합소자는 전류인젝터 8b를 구비하고 있다. 이 인젝터 8b는, 인젝터 8b에 대해 횡방향으로 배치되어 있는 영역 6b에, 영역 4b를 통해 전류를 주입한다. 이 영역 6b는 정상동작 수직트랜지스터의 베이스 영역을 형성한다. 영역 4b는 콜렉터로서 동작하고, 영역 7b는 에미터로서 동작한다. 그러므로, 이 트랜지스터 b는 정상동작에 있어서 고유의 고전류 이득 계수를 가지고, I²L 트랜지스터의 저전류 설정을, 트랜지스터 c에 대해 요구되는 고전류 설정에 정합시킨다. 영역 4b를 인젝터 8a에서의 전압 Va보다도 약간 높은 전압 Vb₂(예를 들면 4V)에 접속하는 것이 적합하다. 이 전압은 제3도의 등가회로로부터 알 수 있는 바와 같이 p-n-p-n 구조를 가진 구조 8b, 4a, 6b, 7b가 불안정하게 되지 않도록 낮은 내부저항의 전원으로부터 공급되지 않으면 안 된다. 영역 8b에 있어서 전압 Vb₁은 어느 저항을 통해(영역 8a에서의 전압 Va와 동일하도록) 보통으로 공급된다. 그렇지 않으면, 전원전압 및 온도가 변동하는 경우에, 과잉한 바이어스전류변화가 생기기 때문이다. 인젝터 8a 및 8b의 주입전류를, 동일하게 크게 되도록 설정하는 것이 적합하다.In order to couple the output terminal of the transistor a, which acts as the driving transistor, to the input terminal of the transistor c, a coupling element of the structure-shaped body is provided in the region 4b. This coupling element has a current injector 8b. This injector 8b injects electric current through the area | region 4b to the area | region 6b arrange | positioned laterally with respect to the injector 8b. This region 6b forms the base region of the normal operation vertical transistor. Region 4b acts as a collector and region 7b acts as an emitter. Therefore, this transistor b has a high current gain coefficient inherent in normal operation, and matches the low current setting of the I ² L transistor with the high current setting required for the transistor c. It is suitable to connect the region 4b to a voltage Vb ₂ (for example, 4V) slightly higher than the voltage Va at the injector 8a. This voltage must be supplied from a low internal resistance power supply so that the structures 8b, 4a, 6b, and 7b having the pnpn structure do not become unstable, as can be seen from the equivalent circuit of FIG. In the region 8b, the voltage Vb ₁ is normally supplied through some resistor (to be equal to the voltage Va in the region 8a). Otherwise, an excessive bias current change occurs when the power supply voltage and the temperature fluctuate. It is suitable to set the injection currents of the injectors 8a and 8b to be equally large.

제4도는 이 전류원을 도시하고 있다. 전술한 전류인젝터보다도 이 전류인젝터의 사용에 대해 한층 더 주의를 해야 한다. 이 경우, 예를 들면 12V가 공급되는 전원전압점 V를, 저항 R을 통해 도체 10에 접속한다. 이 도체는 분리저항 R₁을 통해 여러 종류의 전류인젝터(여기서는 pnp트랜지스터의 부호로 표시함)로 통하게 되고, 이 인젝터들은 영역 4a, 4a, 6a에 관련해서 전술한 바와 같은 특성을 갖고 있다. 저항 R에 있어서의 탭에 의하면 전압 Vb₁및 Vb₂가 얻어진다. 전압 Vb₁을 다시 동일한 형태로 영역 8b에 공급하고, 전압 Vb₂를 에미터플로워 12를 통해 영역 4b에 공급한다. 제4도로부터 알 수 있는 바와 같이, 영역 4b에 이와 같이 접속된 전압원의 내부저항을 비교적 작게 하고, 또 전류인젝터 8a 및 8b와 직렬로 직렬저항을 바람직하지 않은 과잉전류를 확보하도록 충분히 보유시키는 것이 간단하게 행해진다.4 shows this current source. More attention should be paid to the use of this current injector than the current injector described above. In this case, for example, the power supply voltage point V supplied with 12 V is connected to the conductor 10 via the resistor R. The conductors are passed through various resistance injectors R ₁ through various types of current injectors (indicated by the signs of the pnp transistors), which have the characteristics described above in relation to the areas 4a, 4a and 6a. According to the tap in the resistor R, voltages Vb ₁ and Vb ₂ are obtained. The voltage Vb ₁ is again supplied to the region 8b in the same form, and the voltage Vb ₂ is supplied to the region 4b through the emitter follower 12. As can be seen from FIG. 4, the internal resistance of the voltage source connected in this way to the region 4b is made relatively small, and sufficient retention of the series resistance in series with the current injectors 8a and 8b ensures an undesirable excess current. It is done simply.

Claims

12. A semiconductor device having a semiconductor body having a drive transistor coupled to a transistor operating at a high bias current and comprising a region in which a transistor operated by I ² L technology is formed, wherein the drive transistor is connected to a transistor having a high bias current setting. In order to couple, the semiconductor body is provided with one conductive stage 4b, which is electrically separated from the rest of the semiconductor body and connected at a constant potential, and the other conductive regions 8b and 6b are connected to each other. Together, the transverse transistors 4b, 6b, and 8b are formed, and one of the other conductive regions 6b is connected to the drive transistor, and at the same time, another region of one conductivity type (emitter) ( 7b) to connect this region to a transistor having a high bias current setting, and the transverse direction which is not common to the vertical transistors 4b, 6b, 7b. By connecting the region (8b) of the transistor to the power supply point, a semiconductor device, characterized in that the emitter current from the area (7b) to be larger than the operating current (injector current) of the I ² L transistors.