KR20240109859A - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20240109859A
KR20240109859A KR1020230001936A KR20230001936A KR20240109859A KR 20240109859 A KR20240109859 A KR 20240109859A KR 1020230001936 A KR1020230001936 A KR 1020230001936A KR 20230001936 A KR20230001936 A KR 20230001936A KR 20240109859 A KR20240109859 A KR 20240109859A
Authority
KR
South Korea
Prior art keywords
oxide layer
substrate
field oxide
region
forming
Prior art date
Application number
KR1020230001936A
Other languages
English (en)
Inventor
이규옥
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020230001936A priority Critical patent/KR20240109859A/ko
Priority to US18/137,331 priority patent/US20240234499A1/en
Publication of KR20240109859A publication Critical patent/KR20240109859A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 소자 및 그 제조 방법이 개시된다. 상기 반도체 소자는, 기판 상에 형성된 필드 산화물층과, 상기 필드 산화물층의 일측에서 상기 기판 상에 형성된 게이트 절연층과, 상기 게이트 절연층 및 상기 필드 산화물층의 일부 상에 형성된 게이트 전극과, 상기 게이트 전극의 일측에서 상기 기판의 표면 부위에 형성된 소스 영역과, 상기 필드 산화물층의 타측에서 상기 기판의 표면 부위에 형성된 드레인 영역을 포함하며, 상기 필드 산화물층이 형성된 상기 기판의 표면 부위는 상방으로 볼록하게 형성된다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명의 실시예들은 반도체 소자 및 그 제조 방법에 관한 것이다. 보다 상세하게는, LDMOS(Lateral Double Diffused Metal Oxide Semiconductor) 소자와 같은 고전압 반도체 소자 및 그 제조 방법에 관한 것이다.
일반적으로, LDMOS 소자와 같은 반도체 소자는 전력 스위칭 회로와 같은 응용 회로에 사용될 수 있다. 상기 LDMOS 소자는 기판 상에 형성된 게이트 전극과, 상기 게이트 전극의 양측의 기판 표면 부위들에 각각 형성된 소스 영역과 드레인 영역, 및 상기 게이트 전극과 드레인 영역 사이에서 상기 기판 상에 형성되는 필드 산화물층을 포함할 수 있으며, 상기 필드 산화물층은 상기 LDMOS 소자의 항복 전압을 증가시키기 위해 사용될 수 있다.
또한, 상기 LDMOS 소자는 상기 기판의 표면 부위에 형성되는 드리프트 영역을 포함할 수 있으며, 상기 필드 산화물층과 상기 드레인 영역은 상기 드리프트 영역 상에 형성될 수 있다. 예를 들면, 상기 필드 산화물층은 LOCOS(Local Oxidation of Silicon) 공정을 통해 형성될 수 있다. 이 경우, 상기 드리프트 영역을 통한 전자들의 이동 거리가 증가하기 때문에 상기 LDMOS 소자의 온 저항이 증가될 수 있다.
다른 예로서, 상기 기판 상에 화학 기상 증착 공정을 통해 실리콘 산화물층을 형성하고, 식각 공정을 통해 상기 실리콘 산화물층을 패터닝함으로써 필드 산화물 패턴을 형성할 수 있다. 상기 필드 산화물 패턴을 사용하는 경우, 상기 전자들의 이동 거리가 감소될 수 있으나, 상기 화학 기상 증착 공정과 상기 식각 공정을 수행하는 동안 발생된 결함들에 의해 상기 LDMOS 소자의 문턱 전압이 증가되고 전류가 감소될 수 있다.
본 발명의 실시예들은 상기와 같은 문제점들을 해결하기 위한 것으로 상기 종래 기술과 비교하여 보다 개선된 전기적인 특성을 갖는 반도체 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 소자는, 기판 상에 형성된 필드 산화물층과, 상기 필드 산화물층의 일측에서 상기 기판 상에 형성된 게이트 절연층과, 상기 게이트 절연층 및 상기 필드 산화물층의 일부 상에 형성된 게이트 전극과, 상기 게이트 전극의 일측에서 상기 기판의 표면 부위에 형성된 소스 영역과, 상기 필드 산화물층의 타측에서 상기 기판의 표면 부위에 형성된 드레인 영역을 포함할 수 있으며, 상기 필드 산화물층이 형성된 상기 기판의 표면 부위가 상방으로 볼록하게 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 필드 산화물층은 하방으로 점차 증가되는 폭을 가질 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 반도체 소자는, 상기 기판의 표면 부위에 형성된 드리프트 영역과, 상기 드리프트 영역의 일측에서 상기 기판의 표면 부위에 형성된 바디 영역을 더 포함할 수 있다. 이 경우, 상기 소스 영역은 상기 바디 영역의 표면 부위에 형성되고, 상기 드레인 영역은 상기 드리프트 영역의 표면 부위에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 반도체 소자는, 상기 소스 영역의 일측에서 상기 바디 영역의 표면 부위에 형성된 바디 콘택 영역을 더 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 반도체 소자의 제조 방법은, 기판 상에 필드 산화물층을 형성하는 단계와, 상기 필드 산화물층의 일측에서 상기 기판 상에 게이트 절연층을 형성하는 단계와, 상기 게이트 절연층 및 상기 필드 산화물층의 일부 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 일측에서 상기 기판의 표면 부위에 소스 영역을 형성하는 단계와, 상기 필드 산화물층의 타측에서 상기 기판의 표면 부위에 드레인 영역을 형성하는 단계를 포함할 수 있으며, 특히, 상기 필드 산화물층이 형성된 상기 기판의 표면 부위가 상방으로 볼록하게 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 필드 산화물층을 형성하는 단계는, 상기 기판 상에 실리콘층을 형성하는 단계와, 상기 실리콘층 상에 상기 실리콘층의 일부를 노출시키는 하드 마스크 패턴을 형성하는 단계와, 버즈 빅 형태의 측면 부위를 갖는 예비 필드 산화물층을 형성하기 위하여 상기 실리콘층의 일부가 산화되도록 1차 열산화 공정을 수행하는 단계와, 상기 하드 마스크 패턴을 제거하는 단계와, 상기 예비 필드 산화물층의 하부 측면 상에 링 형태의 실리콘 패턴이 잔류되도록 상기 실리콘층을 식각하는 단계와, 상기 필드 산화물층을 형성하기 위해 상기 링 형태의 실리콘 패턴이 산화되도록 2차 열산화 공정을 수행하는 단계를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 필드 산화물층을 형성하는 단계는, 상기 기판 상에 패드 산화물층을 형성하는 단계를 더 포함할 수 있으며, 이 경우 상기 실리콘층은 상기 패드 산화물층 상에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 필드 산화물층을 형성하는 단계는, 상기 2차 열산화 공정을 수행한 후 상기 패드 산화물층을 제거하는 단계를 더 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 1차 열산화 공정은 상기 예비 필드 산화물층이 상기 패드 산화물층에 도달될 때까지 수행될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 반도체 소자의 제조 방법은, 상기 필드 산화물층을 형성하기 전에 상기 기판의 표면 부위에 드리프트 영역과 상기 드리프트 영역의 일측에 바디 영역을 형성하는 단계를 더 포함할 수 있다. 이 경우, 상기 소스 영역은 상기 바디 영역의 표면 부위에 형성되고, 상기 드레인 영역은 상기 드리프트 영역의 표면 부위에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 반도체 소자의 제조 방법은, 상기 소스 영역의 일측에서 상기 바디 영역의 표면 부위에 바디 컨택 영역을 형성하는 단계를 더 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 측면에 따른 반도체 소자의 제조 방법은, 기판 상에 실리콘층을 형성하는 단계와, 상기 실리콘층 상에 상기 실리콘층의 일부를 노출시키는 하드 마스크 패턴을 형성하는 단계와, 버즈 빅 형태의 측면 부위를 갖는 예비 필드 산화물층을 형성하기 위해 상기 실리콘층의 일부가 산화되도록 1차 열산화 공정을 수행하는 단계와, 상기 하드 마스크 패턴을 제거하는 단계와, 상기 예비 필드 산화물층의 하부 측면 상에 링 형태의 실리콘 패턴이 잔류되도록 1차 에치 백 공정을 수행하는 단계와, 상기 기판 상에 필드 산화물층을 형성하기 위해 상기 링 형태의 실리콘 패턴이 산화되도록 2차 열산화 공정을 수행하는 단계와, 상기 기판이 부분적으로 노출될 때까지 2차 에치 백 공정을 수행하는 단계와, 상기 필드 산화물층의 일측에서 상기 기판 상에 게이트 절연층을 형성하는 단계와, 상기 게이트 절연층 및 상기 필드 산화물층의 일부 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 일측에서 상기 기판의 표면 부위에 소스 영역을 형성하는 단계와, 상기 필드 산화물층의 타측에서 상기 기판의 표면 부위에 드레인 영역을 형성하는 단계를 포함할 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 반도체 소자의 제조 방법은, 상기 기판 상에 패드 산화물층을 형성하는 단계를 더 포함할 수 있으며, 상기 실리콘층은 상기 패드 산화물층 상에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 패드 산화물층은 상기 2차 에치 백 공정에 의해 제거될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 1차 열산화 공정은 상기 예비 필드 산화물층이 상기 패드 산화물층에 도달될 때까지 수행될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 반도체 소자의 제조 방법은, 상기 실리콘층을 형성하기 전에 상기 기판의 표면 부위에 드리프트 영역과 상기 드리프트 영역의 일측에 바디 영역을 형성하는 단계를 더 포함할 수 있다. 이 경우, 상기 소스 영역은 상기 바디 영역의 표면 부위에 형성되고, 상기 드레인 영역은 상기 드리프트 영역의 표면 부위에 형성될 수 있다.
본 발명의 일부 실시예들에 따르면, 상기 반도체 소자의 제조 방법은, 상기 소스 영역의 일측에서 상기 바디 영역의 표면 부위에 바디 컨택 영역을 형성하는 단계를 더 포함할 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 상기 필드 산화물층이 형성된 상기 기판의 표면 부위가 상방으로 볼록하게 형성될 수 있으며, 이에 의해 상기 소스 영역으로부터 상기 드레인 영역으로 이동하는 전자들의 이동 거리와 상기 반도체 소자의 온 저항이 감소될 수 있다. 또한, 상기 필드 산화물층과 상기 기판 사이의 계면이 상기 전자들의 이동 경로로부터 상방으로 이격될 수 있으므로, 핫 캐리어 인젝션(Hot Carrier Injection; HCI) 효과가 감소될 수 있고, 상기 필드 산화물 패턴을 사용하는 종래 기술과 비교하여 상기 반도체 소자의 문턱 전압이 안정적으로 유지될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 단면도이다.
도 2 내지 도 8은 도 1에 도시된 반도체 소자의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자(100)는 LDMOS 소자로서 사용될 수 있으며, 기판(102) 상에 형성된 필드 산화물층(130)과, 상기 필드 산화물층(130)의 일측에서 상기 기판(102) 상에 형성된 게이트 절연층(140)과, 상기 게이트 절연층(140) 및 상기 필드 산화물층(130)의 일부 상에 형성된 게이트 전극(142)과, 상기 게이트 전극(142)의 일측에서 상기 기판(102)의 표면 부위에 형성된 소스 영역(150)과, 상기 필드 산화물층(130)의 타측에서 상기 기판(102)의 표면 부위에 형성된 드레인 영역(152)을 포함할 수 있다.
상기 기판(102)의 표면 부위에는 드리프트 영역(108)과 상기 드리프트 영역(108)의 일측에 바디 영역(106)이 형성될 수 있다. 상기 기판(102)은 제1 도전형을 가질 수 있으며, 상기 드리프트 영역(108)은 제2 도전형을 가질 수 있다. 예를 들면, 상기 기판(102)으로는 P형 기판이 사용될 수 있으며, 상기 드리프트 영역(108)은 N형 불순물 확산 영역일 수 있다. 상기 바디 영역(106)은 제2 도전형을 가질 수 있다. 예를 들면, 상기 바디 영역(106)은 P형 불순물 확산 영역일 수 있다.
또한, 도시된 바와 같이 상기 기판(102)은 P형 에피택시얼 층(104)을 포함할 수 있으며, 이 경우, 상기 드리프트 영역(108)과 바디 영역(106)은 상기 P형 에피택시얼 층(104) 내에 형성될 수 있다. 예를 들면, 상기 드리프트 영역(108)은 상기 P형 에피택시얼 층(104)에 N형 불순물들을 주입함으로써 형성될 수 있고, 상기 소스 영역(106)은 상기 P형 에피택시얼 층(104)에 P형 불순물들을 주입함으로써 형성될 수 있다. 아울러, 도시된 바와 같이, 상기 바디 영역(106)은 상기 드리프트 영역(108)으로부터 소정 간격 이격될 수 있다.
상기 게이트 전극(142)의 일측에서 상기 바디 영역(106)의 표면 부위에는 소스 영역(150)이 형성될 수 있으며, 상기 필드 산화물층(130)의 타측에서 상기 드리프트 영역(108)의 표면 부위에는 드레인 영역(152)이 형성될 수 있다. 상기 소스 영역(150)과 드레인 영역(152)은 제2 도전형을 가질 수 있다. 예를 들면, 상기 소스 영역(150)과 드레인 영역(152)으로는 고농도 N형 불순물 확산 영역들이 사용될 수 있다.
상기 소스 영역(150)의 일측에서 상기 바디 영역(106)의 표면 부위에는 바디 콘택 영역(154)이 형성될 수 있다. 상기 바디 콘택 영역(154)은 제1 도전형을 가질 수 있다. 예를 들면, 상기 바디 콘택 영역(154)으로는 고농도 P형 불순물 확산 영역이 사용될 수 있다.
본 발명의 일 실시예에 따르면, 도 1에 도시된 바와 같이 상기 필드 산화물층(130)이 형성된 상기 기판(102)의 표면 부위(102A; 도 5 참조)는 상방으로 볼록하게 형성될 수 있다. 즉, 상기 게이트 절연층(140)이 형성된 상기 기판(102)의 표면 부위가 상기 필드 산화물층(130)이 형성된 상기 기판(102)의 표면 부위(102A)보다 낮게 형성될 수 있다. 따라서, 상기 소스 영역(150)으로부터 상기 드레인 영역(152)으로 이동하는 전자들의 이동 거리가 감소될 수 있고, 이에 따라 상기 반도체 소자(100)의 온 저항이 감소될 수 있다.
또한, 상기 필드 산화물층(130)과 상기 기판(102) 사이의 계면이 상기 전자들의 이동 경로로부터 상방으로 이격될 수 있으므로, 상기 전자들이 상기 필드 산화물층(130)에 트랩되는 핫 캐리어 인젝션(Hot Carrier Injection; HCI) 효과가 감소될 수 있다. 결과적으로, 상기 필드 산화물 패턴을 사용하는 종래 기술과 비교하여 상기 반도체 소자(100)의 문턱 전압이 안정적으로 유지될 수 있다.
아울러, 상기 필드 산화물층(130)은 도 1에 도시된 바와 같이 외측으로 경사진 측면을 가질 수 있다. 즉, 상기 필드 산화물층(130)은 하방으로 점차 증가되는 폭을 가질 수 있으며, 이에 따라 상기 게이트 절연층(140)과 상기 필드 산화물층(130) 사이에 전계가 집중되는 것을 방지할 수 있다.
도 2 내지 도 8은 도 1에 도시된 반도체 소자의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 2를 참조하면, 기판(102)의 표면 부위들에 바디 영역(106)과 드리프트 영역(108)이 형성될 수 있다. 상기 기판(102)과 상기 바디 영역(106)은 제1 도전형을 가질 수 있으며, 상기 드리프트 영역(108)은 제2 도전형을 가질 수 있다. 예를 들면, 상기 기판(102)으로는 P형 기판이 사용될 수 있으며, 도시된 바와 같이 P형 에피택시얼 층(104)을 포함할 수 있다. 이 경우, 상기 바디 영역(106)과 상기 드리프트 영역(108)은 상기 P형 에피택시얼 층(104)에 형성될 수 있다. 예를 들면, 상기 바디 영역(106)은 이온 주입 공정에 의해 형성된 P형 불순물 확산 영역일 수 있으며, 상기 드리프트 영역(108)은 이온 주입 공정에 의해 형성된 N형 불순물 확산 영역일 수 있다. 이때, 상기 드리프트 영역(108)은 상기 소스 영역(106)으로부터 소정 간격 이격될 수 있다.
상기 기판(102) 상에 패드 산화물층(110)이 형성될 수 있다. 예를 들면, 상기 패드 산화물층(110)은 상기 기판(102)과의 계면에서 결함들을 감소시키기 위해 열산화 공정을 통해 형성될 수 있다. 이어서, 상기 패드 산화물층(110) 상에 실리콘층(112)이 형성될 수 있다. 예를 들면, 상기 패드 산화물층(110) 상에 화학 기상 증착 공정을 통해 폴리실리콘층 또는 비정질 실리콘층이 형성될 수 있다.
상기 실리콘층(112) 상에 상기 실리콘층(112)의 일부를 노출시키는 개구(116)를 갖는 하드 마스크 패턴(114)이 형성될 수 있다. 상기 하드 마스크 패턴(114)은 실리콘 질화물로 이루어질 수 있으며, 상기 개구(116)는 상기 드리프트 영역(108)의 상부에 형성될 수 있다. 예를 들면, 상기 실리콘층(112) 상에 실리콘 질화물층을 형성한 후, 상기 실리콘 질화물층을 패터닝함으로써 상기 하드 마스크 패턴(114)을 형성할 수 있다.
도 3을 참조하면, 상기 하드 마스크 패턴(114)에 의해 노출된 상기 실리콘층(112)의 일부를 산화시키기 위하여 1차 열산화 공정이 수행될 수 있다. 상기 1차 열산화 공정에 의해 상기 패드 산화물층(110) 상에는 버즈 빅 형태의 측면 부위(122)를 갖는 예비 필드 산화물층(120)이 형성될 수 있다. 이때, 상기 1차 열산화 공정은 상기 예비 필드 산화물층(120)이 상기 패드 산화물층(110)에 도달될 때까지 수행될 수 있다.
도 4를 참조하면, 상기 예비 필드 산화물층(120)을 형성한 후 상기 하드 마스크 패턴(114)이 제거될 수 있다. 예를 들면, 상기 하드 마스크 패턴(114)은 습식 식각 공정을 통해 제거될 수 있다.
이어서, 상기 예비 필드 산화물층(120)의 하부 측면 상에 링 형태의 실리콘 패턴(124)이 잔류되도록 상기 실리콘층(112)이 식각될 수 있다. 예를 들면, 1차 에치 백 공정이 수행될 수 있으며, 이에 의해 상기 버즈 빅 형태의 측면 부위(122) 아래에 상기 링 형태의 실리콘 패턴(124)이 잔류될 수 있다.
도 5를 참조하면, 상기 기판 상에 필드 산화물층(130)을 형성하기 위하여 2차 열산화 공정이 수행될 수 있다. 상기 2차 열산화 공정에 의해 상기 링 형태의 실리콘 패턴(124)이 산화될 수 있으며, 아울러 상기 패드 산화물층(110)의 두께가 증가될 수 있다. 결과적으로, 상기 예비 산화물층(120)과, 상기 예비 필드 산화물층(120) 아래의 상기 패드 산화물층(110)의 일부와, 상기 링 형태의 실리콘 패턴(124)으로부터 형성된 산화물 부위를 포함하는 필드 산화물층(130)이 상기 기판(102) 상에 형성될 수 있다.
특히, 도 5에 도시된 바와 같이 상기 2차 열산화 공정에 의해 상기 패드 산화물층(110)의 두께가 증가될 수 있으며, 이에 따라 상기 필드 산화물층(130)이 형성된 상기 기판(102)의 표면 부위(점선으로 표시된 부분; 102A)가 상대적으로 상방으로 볼록하게 돌출될 수 있다. 아울러, 상기 링 형태의 실리콘 패턴(124)이 산화됨에 따라 상기 필드 산화물층(130)은 하방으로 점차 증가하는 폭과 외측으로 경사진 측면을 가질 수 있다.
도 6을 참조하면, 상기 필드 산화물층(130)을 형성한 후 상기 기판(102)이 부분적으로 노출될 때까지 2차 에치 백 공정이 수행될 수 있으며, 이에 의해 상기 패드 산화물층(110)이 제거될 수 있다. 이때, 상기 필드 산화물층(130)의 표면 부위가 함께 제거될 수 있으며, 이에 의해 상기 필드 산화물층(130)의 두께가 상기 패드 산화물층(110)의 두께만큼 감소될 수 있다.
도 7을 참조하면, 상기 필드 산화물층(130)의 일측에서 상기 기판(102) 상에 게이트 절연층(140)이 형성될 수 있다. 예를 들면, 상기 패드 산화물층(110)을 제거한 후 열산화 공정이 수행될 수 있으며, 이에 의해 상기 기판(102) 상에 실리콘 산화물층이 형성될 수 있다.
이어서, 상기 게이트 절연층(140) 및 상기 필드 산화물층(130)의 일부 상에 게이트 전극(142)이 형성될 수 있다. 예를 들면, 상기 게이트 전극(142)은 상기 바디 영역(106)의 일부와, 상기 드리프트 영역(108)의 일부, 및 상기 바디 영역(106)과 상기 드리프트 영역(108) 사이의 상기 P형 에피택시얼 층(104)의 일부에 대응하도록 형성될 수 있다. 구체적으로, 상기 실리콘 산화물층(130) 상에 불순물 도핑된 폴리실리콘층을 형성한 후, 상기 불순물 도핑된 폴리실리콘층을 패터닝함으로써 상기 게이트 전극(142)이 형성될 수 있다. 이 경우, 상기 게이트 전극(142)과 상기 기판(102) 사이에 형성된 상기 실리콘 산화물층의 일부가 상기 게이트 절연층(140)으로서 기능할 수 있다.
도 8을 참조하면, 상기 게이트 전극(142)의 일측에서 상기 기판(102)의 표면 부위에 소스 영역(150)을 형성하고, 상기 필드 산화물층(130)의 타측에서 상기 기판(102)의 표면 부위에 드레인 영역(152)을 형성할 수 있다. 예를 들면, 상기 소스 영역(150)과 상기 드레인 영역(152)은 고농도 N형 불순물 확산 영역일 수 있으며, 이온 주입 공정에 의해 동시에 형성될 수 있다. 구체적으로, 상기 소스 영역(150)은 상기 게이트 전극(142)에 인접하는 상기 바디 영역(106)의 표면 부위에 형성될 수 있으며, 상기 드레인 영역(152)은 상기 필드 산화물층(130)에 인접하는 상기 드리프트 영역(108)의 표면 부위에 형성될 수 있다.
아울러, 상기 소스 영역(150)의 일측에서 상기 바디 영역(106)의 표면 부위에 바디 컨택 영역(154)이 형성될 수 있으며, 상기 게이트 전극(142)의 측면 상에 게이트 스페이서가 형성될 수 있다. 예를 들면, 상기 바디 컨택 영역(154)은 고농도 P형 불순물 확산 영역일 수 있으며, 이온 주입 공정에 의해 형성될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 상기 필드 산화물층(130)이 형성된 상기 기판(102)의 표면 부위가 상방으로 볼록하게 형성될 수 있으며, 이에 의해 상기 소스 영역(150)으로부터 상기 드레인 영역(152)으로 이동하는 전자들의 이동 거리와 상기 반도체 소자(100)의 온 저항이 감소될 수 있다. 또한, 상기 필드 산화물층(130)과 상기 기판(102) 사이의 계면이 상기 전자들의 이동 경로로부터 상방으로 이격될 수 있으므로, 핫 캐리어 인젝션(Hot Carrier Injection; HCI) 효과가 감소될 수 있고, 상기 필드 산화물 패턴을 사용하는 종래 기술과 비교하여 상기 반도체 소자(100)의 문턱 전압이 안정적으로 유지될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 반도체 소자 102 : 기판
104 : 에피택시얼 층 106 : 바디 영역
108 : 드리프트 영역 110 : 패드 산화물층
112 : 실리콘층 114 : 하드 마스크 패턴
120 : 예비 필드 산화물층 122 : 버즈 빅 형태의 측면 부위
124 : 링 형태의 실리콘 패턴 130 : 필드 산화물층
140 : 게이트 절연층 142 : 게이트 전극
150 : 소스 영역 152 : 드레인 영역
154 : 바디 컨택 영역

Claims (17)

  1. 기판 상에 형성된 필드 산화물층;
    상기 필드 산화물층의 일측에서 상기 기판 상에 형성된 게이트 절연층;
    상기 게이트 절연층 및 상기 필드 산화물층의 일부 상에 형성된 게이트 전극;
    상기 게이트 전극의 일측에서 상기 기판의 표면 부위에 형성된 소스 영역; 및
    상기 필드 산화물층의 타측에서 상기 기판의 표면 부위에 형성된 드레인 영역을 포함하되,
    상기 필드 산화물층이 형성된 상기 기판의 표면 부위가 상방으로 볼록하게 형성되는 것을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서, 상기 필드 산화물층은 하방으로 점차 증가되는 폭을 갖는 것을 특징으로 하는 반도체 소자.
  3. 제1항에 있어서, 상기 기판의 표면 부위에 형성된 드리프트 영역과,
    상기 드리프트 영역의 일측에서 상기 기판의 표면 부위에 형성된 바디 영역을 더 포함하고,
    상기 소스 영역은 상기 바디 영역의 표면 부위에 형성되고, 상기 드레인 영역은 상기 드리프트 영역의 표면 부위에 형성되는 것을 특징으로 하는 반도체 소자.
  4. 제3항에 있어서, 상기 소스 영역의 일측에서 상기 바디 영역의 표면 부위에 형성된 바디 콘택 영역을 더 포함하는 것을 특징으로 하는 반도체 소자.
  5. 기판 상에 필드 산화물층을 형성하는 단계;
    상기 필드 산화물층의 일측에서 상기 기판 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 및 상기 필드 산화물층의 일부 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 일측에서 상기 기판의 표면 부위에 소스 영역을 형성하는 단계; 및
    상기 필드 산화물층의 타측에서 상기 기판의 표면 부위에 드레인 영역을 형성하는 단계를 포함하되,
    상기 필드 산화물층이 형성된 상기 기판의 표면 부위가 상방으로 볼록하게 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제5항에 있어서, 상기 필드 산화물층을 형성하는 단계는,
    상기 기판 상에 실리콘층을 형성하는 단계와,
    상기 실리콘층 상에 상기 실리콘층의 일부를 노출시키는 하드 마스크 패턴을 형성하는 단계와,
    버즈 빅 형태의 측면 부위를 갖는 예비 필드 산화물층을 형성하기 위하여 상기 실리콘층의 일부가 산화되도록 1차 열산화 공정을 수행하는 단계와,
    상기 하드 마스크 패턴을 제거하는 단계와,
    상기 예비 필드 산화물층의 하부 측면 상에 링 형태의 실리콘 패턴이 잔류되도록 상기 실리콘층을 식각하는 단계와,
    상기 필드 산화물층을 형성하기 위해 상기 링 형태의 실리콘 패턴이 산화되도록 2차 열산화 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제6항에 있어서, 상기 필드 산화물층을 형성하는 단계는,
    상기 기판 상에 패드 산화물층을 형성하는 단계를 더 포함하며,
    상기 실리콘층은 상기 패드 산화물층 상에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제7항에 있어서, 상기 필드 산화물층을 형성하는 단계는,
    상기 2차 열산화 공정을 수행한 후 상기 패드 산화물층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제7항에 있어서, 상기 1차 열산화 공정은 상기 예비 필드 산화물층이 상기 패드 산화물층에 도달될 때까지 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제5항에 있어서, 상기 필드 산화물층을 형성하기 전에 상기 기판의 표면 부위에 드리프트 영역과 상기 드리프트 영역의 일측에 바디 영역을 형성하는 단계를 더 포함하며,
    상기 소스 영역은 상기 바디 영역의 표면 부위에 형성되고, 상기 드레인 영역은 상기 드리프트 영역의 표면 부위에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  11. 제5항에 있어서, 상기 소스 영역의 일측에서 상기 바디 영역의 표면 부위에 바디 컨택 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  12. 기판 상에 실리콘층을 형성하는 단계;
    상기 실리콘층 상에 상기 실리콘층의 일부를 노출시키는 하드 마스크 패턴을 형성하는 단계;
    버즈 빅 형태의 측면 부위를 갖는 예비 필드 산화물층을 형성하기 위해 상기 실리콘층의 일부가 산화되도록 1차 열산화 공정을 수행하는 단계;
    상기 하드 마스크 패턴을 제거하는 단계;
    상기 예비 필드 산화물층의 하부 측면 상에 링 형태의 실리콘 패턴이 잔류되도록 1차 에치 백 공정을 수행하는 단계;
    상기 기판 상에 필드 산화물층을 형성하기 위해 상기 링 형태의 실리콘 패턴이 산화되도록 2차 열산화 공정을 수행하는 단계;
    상기 기판이 부분적으로 노출될 때까지 2차 에치 백 공정을 수행하는 단계;
    상기 필드 산화물층의 일측에서 상기 기판 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 및 상기 필드 산화물층의 일부 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 일측에서 상기 기판의 표면 부위에 소스 영역을 형성하는 단계; 및
    상기 필드 산화물층의 타측에서 상기 기판의 표면 부위에 드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  13. 제12항에 있어서, 상기 기판 상에 패드 산화물층을 형성하는 단계를 더 포함하며,
    상기 실리콘층은 상기 패드 산화물층 상에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  14. 제13항에 있어서, 상기 패드 산화물층은 상기 2차 에치 백 공정에 의해 제거되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  15. 제12항에 있어서, 상기 1차 열산화 공정은 상기 예비 필드 산화물층이 상기 패드 산화물층에 도달될 때까지 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  16. 제12항에 있어서, 상기 실리콘층을 형성하기 전에 상기 기판의 표면 부위에 드리프트 영역과 상기 드리프트 영역의 일측에 바디 영역을 형성하는 단계를 더 포함하며,
    상기 소스 영역은 상기 바디 영역의 표면 부위에 형성되고, 상기 드레인 영역은 상기 드리프트 영역의 표면 부위에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  17. 제16항에 있어서, 상기 소스 영역의 일측에서 상기 바디 영역의 표면 부위에 바디 컨택 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020230001936A 2023-01-05 2023-01-05 반도체 소자 및 그 제조 방법 KR20240109859A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020230001936A KR20240109859A (ko) 2023-01-05 2023-01-05 반도체 소자 및 그 제조 방법
US18/137,331 US20240234499A1 (en) 2023-01-05 2023-04-20 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230001936A KR20240109859A (ko) 2023-01-05 2023-01-05 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20240109859A true KR20240109859A (ko) 2024-07-12

Family

ID=91760844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230001936A KR20240109859A (ko) 2023-01-05 2023-01-05 반도체 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20240234499A1 (ko)
KR (1) KR20240109859A (ko)

Also Published As

Publication number Publication date
US20240234499A1 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
US9496370B2 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
KR100859701B1 (ko) 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
KR20100067834A (ko) 반도체 소자 및 그 제조 방법
CN111048420B (zh) 横向双扩散晶体管的制造方法
KR20190087786A (ko) 반도체 소자 및 그 제조 방법
TW201943081A (zh) 半導體裝置及其製造方法
TWI608546B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
KR102424771B1 (ko) 반도체 소자 및 그 제조 방법
CN108885999B (zh) 半导体装置及其制造方法
US7948031B2 (en) Semiconductor device and method of fabricating semiconductor device
US20220165880A1 (en) High voltage device and manufacturing method thereof
CN111987164B (zh) Ldmos器件及其制造方法
CN110838513B (zh) 高压元件及其制造方法
KR20240109859A (ko) 반도체 소자 및 그 제조 방법
US10868115B2 (en) High voltage device and manufacturing method thereof
US20200052072A1 (en) High voltage device and manufacturing method thereof
JP2004146465A (ja) 炭化珪素半導体装置及びその製造方法
KR20110078531A (ko) 고전압 반도체 소자 및 고전압 반도체 소자의 제조 방법
CN110838512B (zh) 高压元件及其制造方法
US12062570B2 (en) High voltage device and manufacturing method thereof
US10943978B2 (en) High voltage device and manufacturing method thereof
KR20200131426A (ko) 반도체 소자 및 그 제조 방법
EP4184589A1 (en) Semiconductor device and preparation method therefor
CN114759092A (zh) 高压元件、高压控制元件及其制造方法
KR20110078928A (ko) 반도체 소자 및 그 제조 방법