KR20240093193A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20240093193A
KR20240093193A KR1020220176200A KR20220176200A KR20240093193A KR 20240093193 A KR20240093193 A KR 20240093193A KR 1020220176200 A KR1020220176200 A KR 1020220176200A KR 20220176200 A KR20220176200 A KR 20220176200A KR 20240093193 A KR20240093193 A KR 20240093193A
Authority
KR
South Korea
Prior art keywords
light emitting
driving transistor
area
layer
connection pattern
Prior art date
Application number
KR1020220176200A
Other languages
English (en)
Inventor
허설
오준호
송민규
Original Assignee
엘지디스플레이 주식회사
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US18/529,167 priority Critical patent/US20240206244A1/en
Priority to GBGB2318682.8A priority patent/GB202318682D0/en
Priority to CN202311702955.7A priority patent/CN118215333A/zh
Priority to DE102023135104.4A priority patent/DE102023135104A1/de
Publication of KR20240093193A publication Critical patent/KR20240093193A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Abstract

본 발명의 일 실시예에 따른 발광 표시 장치는 제1 방향으로 인접하게 배치된 발광 영역과 회로 영역을 포함하는 부화소, 부화소의 회로 영역에 구비되며 액티브층 및 게이트 전극을 포함하는 구동 트랜지스터, 부화소의 발광 영역에 구비되고 애노드 전극, 발광층 및 캐소드 전극을 포함하는 발광 소자, 부화소의 구동 트랜지스터에 화소 전원을 공급하는 화소 전원 라인, 및 화소 전원 라인과 부화소의 구동 트랜지스터를 연결하는 화소 전원 연결 패턴을 포함한다. 화소 전원 연결 패턴은 제1 레이저 커팅 영역을 포함하며, 구동 트랜지스터의 액티브층과 동일한 층에 동일한 물질로 이루어진다.

Description

발광 표시 장치{LIGHT EMITTING DISPLAY APPARATUS}
본 발명은 발광 표시 장치에 관한 것이다.
발광 표시 장치는 고속의 응답 속도를 가지며, 소비 전력이 낮고, 액정 표시 장치와 달리 별도의 광원이 필요하지 않는 자체 발광이므로 시야각에 문제가 없어 차세대 평판 표시 장치로 주목받고 있다.
발광 표시 장치는 2개의 전극 사이에 개재된 발광층을 포함하는 발광 소자의 발광을 통해서 영상을 표시한다.
그러나, 발광 표시 장치는 발광 소자층에서 발광된 광 중 일부의 광이 발광 소자층과 전극 사이의 계면 및/또는 기판과 공기층 사이의 계면에서의 전반사 등으로 인하여 외부로 방출되지 못함에 따라 광추출 효율이 감소하게 된다. 이에 따라, 발광 표시 장치는 낮은 광추출 효율로 인하여 휘도가 저하되고, 소비 전력이 증가하는 문제점이 있다.
본 발명은 발광 소자에서 발광된 광의 광추출 효율이 향상될 수 있는 발광 표시 장치를 제공하는 것을 기술적 과제로 한다.
또한, 본 발명은 개구율을 향상시킬 수 있는 발광 표시 장치를 제공하는 것을 다른 기술적 과제로 한다.
또한, 본 발명은 레이저 커팅 공정에서 발광 소자가 손상되는 것을 방지할 수 있는 발광 표시 장치를 제공하는 것을 또 다른 기술적 과제로 한다.
본 발명의 일 실시예에 따른 발광 표시 장치는 제1 방향으로 인접하게 배치된 발광 영역과 회로 영역을 포함하는 부화소, 부화소의 회로 영역에 구비되며 액티브층 및 게이트 전극을 포함하는 구동 트랜지스터, 부화소의 발광 영역에 구비되고 애노드 전극, 발광층 및 캐소드 전극을 포함하는 발광 소자, 부화소의 구동 트랜지스터에 화소 전원을 공급하는 화소 전원 라인, 및 화소 전원 라인과 부화소의 구동 트랜지스터를 연결하는 화소 전원 연결 패턴을 포함한다. 화소 전원 연결 패턴은 제1 레이저 커팅 영역을 포함하며, 구동 트랜지스터의 액티브층과 동일한 층에 동일한 물질로 이루어진다.
본 발명은 발광 소자층에서 발광된 광의 광추출 효율을 향상시킴으로써, 저전력으로도 높은 발광 효율을 가질 수 있다. 이에 따라, 본 발명은 소비전력을 저감시킬 수 있다.
또한, 본 발명은 화소 전원 연결 패턴, 데이터 연결 패턴 및 레퍼런스 연결 패턴 중 적어도 하나를 낮은 레이저 파워에도 커팅되는 물질로 형성함으로써, 레이저 파워 저감이 가능하다.
또한, 본 발명은 화소 전원 연결 패턴, 데이터 연결 패턴 및 레퍼런스 연결 패턴 중 적어도 하나를 구동 트랜지스터의 액티브층과 동일한 층에 동일한 물질로 형성함으로써, 화소 전원 연결 패턴, 데이터 연결 패턴 및 레퍼런스 연결 패턴 중 적어도 하나와 발광 소자 사이에 충분한 이격 거리를 확보할 수 있다. 이에 따라, 본 발명은 레이저 파워로 인하여 발광 소자가 손상되는 것을 방지할 수 있다.
또한, 본 발명은 또한, 본 발명은 화소 전원 연결 패턴, 데이터 연결 패턴 및 레퍼런스 연결 패턴 중 적어도 하나와 발광 소자 사이에 수평 이격 거리를 감소시킬 수 있으며, 이에 따라, 회로 영역의 면적을 감소시키고 발광 영역의 면적은 증가시킬 수 있다.
또한, 본 발명은 구동 컨택부와 웰딩 컨택부를 하나의 화소에 구비된 부화소들이 배열된 방향과 나란한 방향으로 인접하게 배치할 수 있다. 이에 따라, 본 발명은 회로 영역의 면적을 감소시키고, 결과적으로 발광 영역의 면적을 증가시킬 수 있다.
또한, 본 발명은 구동 컨택홀 및 웰딩 컨택홀 형성시 구동 컨택부와 웰딩 컨택부 사이에 형성되는 경사면이 높은 경사도를 가지도록 형성함으로써, 구동 컨택홀의 경사면을 형성하기 위한 하프 톤 마스크와 웰딩 컨택홀의 경사면을 형성하기 위한 하프 톤 마스크 간에 최소 간격이 확보할 수 있다. 이를 통해, 본 발명은 구동 컨택홀과 웰딩 컨택홀 사이에서 경사면이 원하는 형태로 형성될 수 있으며, 구동 컨택홀과 웰딩 컨택홀 각각에 형성되는 애노드 전극이 안정적으로 형성될 수 있다.
또한, 본 발명은 구동 컨택부 및 웰딩 컨택부가 형성된 영역의 가로 길이를 증가시킬 필요가 없으므로, 고해상도의 발광 표시 장치에서도 구동 컨택부 및 웰딩 컨택부를 가로 방향으로 인접하게 배치할 수 있다.
또한, 본 발명은 애노드 전극이 웰딩 컨택홀에서 오버코트층의 경사면을 덮도록 형성함으로써, 애노드 전극 형성시 식각액이 오버코트층의 경사면과 패시베이션층 사이로 침투하는 것을 방지할 수 있다. 이에 따라, 본 발명은 패시베이션층에 심이 존재하더라도 패시베이션층의 심을 통해 식각액이 제1 연결 전극으로 침투되지 않도록 하며, 결과적으로, 제1 연결 전극이 손상되는 것을 방지할 수 있다.
위에서 언급된 해결하고자 하는 과제, 과제 해결 수단, 효과의 내용은 청구범위의 필수적인 특징을 특정하는 것은 아니므로, 청구범위의 권리 범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 발명의 일 실시예에 따른 발광 표시 장치를 개략적으로 보여주는 평면도이다.
도 2는 표시 영역에 구비된 화소를 개략적으로 보여주는 평면도이다.
도 3은 도 2의 발광 영역에 도시된 I-I'의 단면도이다.
도 4는 도 3에 도시된 광 추출부의 일부분을 나타내는 평면도이다.
도 5는 부화소의 일 예를 보여주는 회로도이다.
도 6은 도 2의 회로 영역에 구비된 구동 트랜지스터, 화소 전원 연결 패턴, 데이터 연결 패턴, 레퍼런스 연결 패턴 및 컨택부들을 보여주는 평면도이다.
도 7은 도 6의 구동 트랜지스터 및 화소 전원 연결 패턴에 도시된 II-II'의 단면도이다.
도 8은 도 6의 화소 전원 연결 패턴을 레이저로 커팅한 일 예를 보여주는 단면도이다.
도 9는 도 6에 도시된 구동 컨택부 및 웰딩 컨택부에 구비된 홀들의 개구 영역을 설명하기 위한 평면도이다.
도 10은 도 6의 구동 컨택부 및 웰딩 컨택부에 도시된 III-III'의 단면도이다.
도 11은 도 6의 구동 컨택부 및 데이터 연결 패턴에 도시된 IV-IV'의 단면도이다.
도 12는 도 6의 데이터 전원 연결 패턴을 레이저로 커팅한 일 예를 보여주는 단면도이다.
도 13은 도 6의 웰딩 컨택부 및 레퍼런스 연결 패턴에 도시된 V-V'의 단면도이다.
도 14는 도 6의 웰딩 컨택부에 레이저를 조사한 일 예를 보여주는 단면도이다.
도 15는 도 6의 레퍼런스 연결 패턴을 레이저로 커팅한 일 예를 보여주는 단면도이다.
도 16a는 화소별 광 추출부의 회전 구조를 나타내는 도면이다.
도 16b는 도 16a에 도시된 1행j열의 화소에 구성된 광 추출부를 확대하여 나타내는 도면이다.
도 16c는 도 16a에 도시된 i행j열의 화소에 구성된 광 추출부를 확대하여 나타내는 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
본 명세서의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
'적어도 하나'의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, ''제1 항목, 제2 항목 및 제3 항목 중에서 적어도 하나''의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 명세서의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다. 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 발광 표시 장치를 개략적으로 보여주는 평면도이다.
도 1를 참조하면, 본 발명의 일 실시예에 따른 발광 표시 장치는 제1 기판(100), 복수의 화소들(P) 및 제2 기판(300)을 포함한다.
제1 기판(100)은 박막 트랜지스터 어레이 기판으로서, 유리 또는 플라스틱 재질로 이루어질 수 있다. 제1 기판(100)은 표시 영역(DA) 및 비표시 영역(NDA)으로 구분될 수 있다.
표시 영역(DA)은 복수의 화소들(P)이 구비되어 영상을 표시하는 영역으로, 제1 기판(100)의 가장자리 영역을 제외한 나머지 영역에 해당할 수 있다.
복수의 화소들(UP)은 표시 영역(DA)에 구비되며, 실제 빛이 발광되는 단위 영역으로 정의될 수 있다. 복수의 화소들(P) 각각은 복수의 부화소들(SP)을 포함할 수 있다. 일 예로, 복수의 화소들(P) 각각은 적색 광을 방출하는 적색 부화소, 녹색 광을 방출하는 녹색 부화소 및 청색 광을 방출하는 청색 부화소를 포함할 수 있으나, 반드시 이에 한정되지는 않는다. 다른 예로, 복수의 화소들(P) 각각은 백색광을 방출하는 백색 부화소를 포함할 수도 있다. 복수의 화소들(P) 각각에 포함된 복수의 부화소 각각의 크기는 서로 동일하거나 상이할 수 있다.
비표시 영역(NDA)은 영상을 표시하지 않는 영역으로, 표시 영역(DA)을 제외한 영역에 해당할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸는 제1 기판(100)의 가장자리 영역으로, 상대적으로 매우 좁은 폭을 가질 수 있으며, 베젤 영역(Bezel)으로 정의될 수도 있다. 비표시 영역(NDA)에는 표시 영역(DA)에 구비된 복수의 화소들(P)의 구동을 위한 배선과 회로 등을 포함하는 주변 회로부(120)가 구비될 수 있다.
주변 회로부(120)는 복수의 화소(P)에 연결된 게이트 구동 회로를 포함할 수 있다. 게이트 구동 회로는 박막 트랜지스터의 제조 공정에 따라 제1 기판(100)의 일측 비표시 영역(NDA) 또는 양측 비표시 영역(NDA)에 집적되어 복수의 화소(P)에 연결될 수 있다. 이러한 게이트 구동 회로는 GIP(gate driver in panel) 방식, GIA(gate driver in active area) 또는 TAB(tape automated bonding) 방식으로 형성될 수 있다.
제2 기판(300)은 제1 기판(100) 상에 구비된 화소 어레이를 보호할 수 있다. 제2 기판(300)은 대향 기판, 봉지 기판 또는 컬러필터 어레이 기판으로 정의될 수 있으며, 접착 부재(또는 투명 접착제)를 통해 제1 기판(100)과 합착될 수 있다. 제2 기판(300)은 투명 유리 재질 또는 투명 플라스틱 재질로 이루어질 수 있지만, 이에 한정되지 않는다. 제2 기판(300)은 필요에 따라 생략될 수도 있다.
도 2는 표시 영역에 구비된 화소를 개략적으로 보여주는 평면도이고, 도 3은 도 2의 발광 영역에 도시된 I-I'의 단면도이며, 도 4는 도 3에 도시된 광 추출부의 일부분을 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 발광 표시 장치는 표시 영역(DA)에 복수의 화소들(P)을 구비하며, 복수의 화소들(P) 각각은 복수의 부화소들(SP)을 포함할 수 있다. 일 실시예에 있어서, 복수의 화소들(P) 각각은 4개의 부화소들(SP1 내지 SP4)을 포함할 수 있다. 일 예로, 복수의 화소들(P) 각각은 적색의 제1 부화소(SP1), 녹색의 제2 부화소(SP2), 청색의 제3 부화소(SP3) 및 백색의 제4 부화소(SP4)를 포함할 수 있으나, 반드시 이에 한정되지는 않는다.
제1 내지 제4 부화소들(SP1 내지 SP4) 각각은 발광 영역(EA)과 회로 영역(CA)을 포함할 수 있다. 발광 영역(EA)은 부화소 영역의 일측(또는 상측)에 배치되고, 회로 영역(CA)은 부화소 영역의 타측(또는 하측)에 배치될 수 있다. 예를 들어, 회로 영역(CA)은 제2 방향(예, Y축 방향)을 기준으로, 발광 영역(EA)의 하측에 배치될 수 있다. 제1 내지 제4 부화소들(SP1 내지 SP4) 각각의 발광 영역(EA)은 서로 같은 크기를 가질 수 있으나, 반드시 이에 한정되지는 않는다. 제1 내지 제4 부화소들(SP1 내지 SP4) 각각의 발광 영역(EA)은 다른 크기(또는 면적)을 가질 수도 있다.
회로 영역(CA)은 부화소 영역 내에서 발광 영역(EA)과 공간적으로 분리될 수 있으나, 이에 한정되지 않는다. 예를 들어, 회로 영역(CA)의 적어도 일부는 부화소 영역 내에서 발광 영역(EA)과 중첩되거나 발광 영역(EA) 아래에 배치될 수 있다. 발광 영역(EA)은 개구 영역, 광 방출 영역, 투과 영역, 또는 투과부일 수 있다. 회로 영역(CA)은 비발광 영역(NEA) 또는 비개구 영역일 수 있다.
일 실시예에 따른 제1 내지 제4 부화소들(SP1 내지 SP4) 각각은 발광 영역(EA)과 회로 영역(CA) 중 적어도 하나의 주변에 배치된 투명부를 더 포함할 수 있다. 이 경우, 발광 표시 장치는 투명부의 광 투과로 인하여 투명 발광 표시 장치를 실현할 수 있다.
제1 내지 제4 부화소들(SP1 내지 SP4) 각각은 도 3에 도시된 바와 같이 발광 영역(EA)에 광 추출부(140) 및 발광 소자(150)가 구비될 수 있다.
도 3을 참조하면, 화소 회로층(110)이 구비된 제1 기판(100) 상에는 오버코트층(130)이 구비될 수 있다. 오버코트층(130)은 화소 회로층(110)을 덮도록 제1 기판(100) 상에 마련될 수 있다. 오버코트층(130)은 비표시 영역(NDA) 중 패드 영역을 제외한 나머지 영역 및 표시 영역(DA) 전체에 형성될 수 있다. 예를 들어, 오버코트층(130)은 표시 영역(DA)으로부터 패드 영역을 제외한 나머지 비표시 영역 쪽으로 연장되거나 확장된 연장부(또는 확장부)를 포함할 수 있다. 따라서, 오버코트층(130)은 표시 영역(DA)보다 상대적으로 넓은 크기를 가질 수 있다.
오버코트층(130)은 상대적으로 두꺼운 두께를 가지도록 형성되어 화소 회로층(110) 위에 평탄면을 제공할 수 있다. 예를 들어, 오버코트층(130)은 유기 절연층으로, 일 예로, 포토 아크릴(photo acryl), 벤조사이클로부텐(benzocyclobutene), 폴리 이미드(polyimide), 및 불소 수지 등과 같은 유기 물질로 이루어질 수 있다.
광 추출부(140)는 부화소(SP)의 발광 영역(EA)과 중첩되도록 오버코트층(130)의 상면에 형성될 수 있다. 광 추출부(140)는 굴곡(또는 요철) 형상을 가지도록 오버코트층(130)에 형성됨으로써 발광 소자(150)에서 발광된 광의 진행 경로를 변경하여 광추출 효율을 증가시킬 수 있다. 예를 들어, 광 추출부(140)는 비평탄부, 요철 패턴부, 마이크로 렌즈부, 또는 광 산란 패턴부일 수 있다.
광 추출부(140)는 복수의 오목부(141), 및 복수의 오목부(141) 각각의 주변에 배치된 볼록부(143)를 포함할 수 있다. 복수의 오목부(141)는 오버코트층(130)의 상면으로부터 오목하게 형성되거나 구성될 수 있다. 볼록부(143)는 복수의 오목부(141) 사이에 배치될 수 있다. 볼록부(143)는 복수의 오목부(141) 각각을 둘러싸도록 형성될 수 있다.
볼록부(143)의 상부는 광 추출 효율을 증가시키기 위하여, 뾰족한 첨단 구조를 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 볼록부(143)의 상부는 볼록한 곡면 형태를 가질 수 있다. 예를 들어, 볼록부(143)의 상부는 볼록한 단면 형상의 돔(dome) 또는 벨(bell) 구조를 포함할 수 있으나, 이에 한정되는 것은 아니다.
볼록부(143)는 바닥부와 상부(또는 정상부) 사이의 곡면 형상을 갖는 경사부를 포함할 수 있다. 볼록부(143)의 경사부는 오목부(141)를 형성하거나 구성할 수 있다. 예를 들어, 볼록부(143)의 경사부는 경사면 또는 곡면부일 수 있다. 일 실시예에 따른 볼록부(143)의 경사부는 가우시안 곡선의 단면 구조를 가질 수 있다. 이 경우, 볼록부(143)의 경사부는 바닥부에서 상부까지 점점 증가하다가 점점 감소하는 접선 기울기를 가질 수 있다.
도 4를 참조하면, 본 발명의 실시예에 따른 복수의 오목부(141) 각각은 제1 방향(예, X축 방향)을 따라 일정한 간격을 가지도록 나란하게 배치되고, 제2 방향(예, Y축 방향)을 따라 서로 엇갈리게 배치될 수 있다. 이에 의해, 광 추출부(140)는 단위 면적당 보다 많은 개수의 오목부(141)을 포함할 수 있고, 이로 인하여 발광 소자(150)에서 발광된 광의 외부 추출 효율이 증가될 수 있다.
일 실시예에 따르면, 제1 방향(예, X축 방향)을 따라 배치된 복수의 오목부(141) 각각의 중심부(C)는 제1 방향(예, X축 방향)과 나란한 제1 직선 라인(SL1)에 위치하거나 정렬될 수 있다. 그리고, 제2 방향(예, Y축 방향)을 따라 배치된 복수의 오목부(141) 각각의 중심부(C)는 제2 방향(예, Y축 방향)과 나란한 제2 직선 라인(SL2)에 위치하거나 정렬될 수 있다.
다른 실시예에 따르면, 복수의 오목부(141)는 격자 형태로 배치될 수 있다. 제1 방향(예, X축 방향)과 나란한 짝수번째 수평 라인에 배치된 복수의 오목부(141) 각각은 제2 방향(예, Y축 방향)을 따라 인접한 홀수번째 수평 라인에 배치된 복수의 오목부(141) 사이에 배치될 수 있다. 이에 의해, 복수의 오목부(141)는 제1 방향(예, X축 방향)을 따라 지그재그 형상을 갖는 지그재그 선(ZL)에 위치하거나 정렬될 수 있다.
일 실시예에 따르면, 인접한 3개의 오목부들(141) 각각의 중심부(C)는 삼각 형태(TS)를 이룰 수 있다. 또한, 하나의 오목부(141)의 주변에 배치되거나 하나의 오목부(141)를 둘러싸는 6개의 오목부(141) 각각의 중심부(C)는 평면적으로 6각 형태(HS)를 이룰 수 있다. 예를 들어, 복수의 오목부(141) 각각은 벌집 구조, 허니콤 구조, 또는 서클 구조로 배치되거나 배열될 수 있다.
본 발명의 일 실시예에 따르면, 복수의 오목부들(141)이 벌집 구조로 배치될 때, 제1 방향(예, X축 방향)과 제2 방향(예, Y축 방향) 사이의 대각선 방향(DD1, DD2)을 따라 배치된 오목부들(141)의 중심부(C)를 지나는 대각선 중심 라인(DCL1, DCL2)은 제1 직선 라인(SL1) 및 제2 직선 라인(SL2) 각각으로부터 기울어질 수 있다. 예를 들어, 대각선 중심 라인(DCL1, DCL2)과 제1 직선 라인(SL1) 사이의 제1 각도(θ1)는 30도이며, 대각선 중심 라인(DCL1, DCL2)과 제2 직선 라인(SL2) 사이의 제2 각도(θ2)는 60도일 수 있다.
본 발명의 일 실시예에 따르면, 하나의 화소(P)를 구성하는 복수의 부화소들(SP) 각각에 배치된 오목부들(141) 간의 피치(또는 간격)(L1)는 서로 동일하거나 상이할 수 있다. 오목부들(141) 간의 피치(L1)는 인접한 2개의 오목부(141) 각각의 중심부(C) 간의 거리(또는 간격)일 수 있다.
일 실시예에 있어서, 적색 부화소, 녹색 부화소, 청색 부화소 및 백색 부화소 각각에 배치된 오목부들(141) 간의 피치(L1)는 서로 동일하거나 상이할 수 있다. 예를 들어, 녹색 부화소에 배치된 오목부들(141) 간의 피치(L1)는 청색 부화소에 배치된 오목부들(141) 간의 피치와 상이할 수 있다.
다른 실시예에 있어서, 적색 부화소, 녹색 부화소, 청색 부화소, 및 백색 부화소 각각에 배치된 오목부들(141)의 개수 및/또는 밀도는 서로 동일하거나 상이할 수 있다. 예를 들어, 백색 부화소 및 녹색 부화소 각각에 배치된 오목부들(141)의 개수 및/또는 밀도는 적색 부화소 및 청색 부화소에 배치된 오목부들(141)의 개수 및/또는 밀도와 상이할 수 있다.
볼록부(143)는 복수의 오목부(141) 각각을 개별적으로 둘러싸도록 구성될 수 있다. 이에 의해, 광 추출부(140)는 볼록부(143)에 의해 둘러싸이는 복수의 오목부(141)를 포함할 수 있다. 하나의 오목부(141)를 둘러싸는 볼록부(143)는 평면적으로 육각 형태(또는 벌집 형태)를 가질 수 있으나, 본 발명의 실시예는 이에 한정되지 않는다.
다시 도 3을 참조하면, 발광 소자(150)는 발광 영역(EA)과 중첩되는 광 추출부(140) 상에 배치될 수 있다. 발광 소자(150)는 하부 발광(bottom emission) 방식에 따라 제1 기판(100) 쪽으로 광을 방출하도록 구성될 수 있으나, 본 발명의 실시예는 이에 한정되지 않는다. 일 실시예에 따른 발광 소자(150)는 애노드 전극(AE), 발광층(EL), 및 캐소드 전극(CE)을 포함할 수 있다.
애노드 전극(AE)은 오버코트층(130) 상에 형성되어 구동 박막 트랜지스터의 소스 전극(또는 드레인 전극)과 전기적으로 연결될 수 있다. 애노드 전극(AE)은 발광 영역(EA)에서 회로 영역(CA)으로 연장될 수 있다. 애노드 전극(AE)의 일단은 회로 영역(CA)에서 구동 컨택홀을 통해 구동 박막 트랜지스터의 소스 전극(또는 드레인 전극)과 전기적으로 연결될 수 있다.
애노드 전극(AE)은 광 추출부(140)와 직접적으로 접촉되기 때문에 광 추출부(140)의 형상을 따르는 형상을 가질 수 있다. 애노드 전극(AE)은 상대적으로 얇은 두께를 가지도록 오버코트층(130) 위에 형성(또는 증착)되기 때문에 볼록부(143)와 복수의 오목부(141)를 포함하는 광 추출부(140)의 표면 형상(morphology)을 그대로 따르는 표면 형상을 가질 수 있다. 예를 들어, 애노드 전극(AE)은 투명 도전 물질의 증착 공정에 의해 광 추출부(140)의 표면 형상(또는 모폴로지)을 그대로 따르는 등각(conformal) 형태로 형성됨으로써 광 추출부(140)와 동일한 형태의 단면 구조를 가질 수 있다.
발광층(EL)은 애노드 전극(AE) 상에 형성되어 애노드 전극(AE)과 직접적으로 접촉될 수 있다. 발광층(EL)은 애노드 전극(AE) 대비 상대적으로 두꺼운 두께를 가지도록 애노드 전극(AE) 위에 형성(또는 증착)됨으로써 복수의 오목부(141)와 볼록부(143) 각각의 표면 형상 또는 제1 전극(E1)의 표면 형상과 다른 표면 형상을 가질 수 있다. 예를 들어, 발광층(EL)은 증착 공정에 의해 애노드 전극(AE)의 표면 형상(또는 모폴로지)을 그대로 따르지 않는 비등각(non-conformal) 형태로 형성됨으로써 애노드 전극(AE)과 다른 단면 구조를 가질 수 있다.
일 실시예에 따른 발광층(EL)은 볼록부(143) 또는 오목부(141)의 바닥면으로 갈수록 점점 두꺼운 두께를 가질 수 있다. 예를 들어, 발광층(EL)은 볼록부(143)의 정상부 위에 제1 두께로 형성될 수 있고, 오목부(141)의 바닥면 위에 제1 두께보다 두꺼운 제2 두께를 형성될 수 있으며, 볼록부(143)의 경사면(또는 곡면부) 위에 제1 두께보다 얇은 제3 두께를 가지도록 형성될 수 있다. 여기서, 제1 내지 제3 두께 각각은 애노드 전극(AE)과 캐소드 전극(CE) 사이의 최단 거리에 대응될 수 있다.
일 실시예에 따른 발광층(EL)은 화이트 광을 방출하기 위한 2 이상의 유기 발광층을 포함할 수 있다. 일 예로서, 발광층(EL)은 제1 광과 제2 광의 혼합에 의해 화이트 광을 방출하기 위한 제1 유기 발광층과 제2 유기 발광층을 포함할 수 있다. 예를 들어, 제1 발광층은 제1 광을 방출하기 위하여, 청색 유기 발광층, 녹색 유기 발광층, 적색 유기 발광층, 황색 유기 발광층, 및 황록색 유기 발광층 중 어느 하나를 포함할 수 있다. 예를 들어, 제2 유기 발광층은 청색 유기 발광층, 녹색 유기 발광층, 적색 유기 발광층, 황색 유기 발광층, 및 황록색 유기 발광층 중 제1 광과의 혼합에 의해 화이트 광을 실현하기 위한 제2 광을 방출하는 유기 발광층을 포함할 수 있다. 다른 실시예에 따른 발광층(EL)은 청색 유기 발광층, 녹색 유기 발광층, 및 적색 유기 발광층 중 어느 하나를 포함할 수 있다. 부가적으로, 발광층(EL)은 제1 유기 발광층과 제2 유기 발광층 사이에 개재된 전하 생성층을 포함할 수 있다.
캐소드 전극(CE)은 발광층(EL) 상에 형성되어 발광층(EL)과 직접적으로 접촉될 수 있다. 캐소드 전극(CE)은 발광층(EL) 대비 상대적으로 얇은 두께를 가지도록 발광층(EL) 위에 형성(또는 증착)될 수 있다. 캐소드 전극(CE)은 상대적으로 얇은 두께를 가지도록 발광층(EL) 위에 형성(또는 증착)됨으로써 발광층(EL)의 표면 형상을 그대로 따르는 표면 형상을 가질 수 있다. 예를 들어, 캐소드 전극(CE)은 증착 공정에 의해 발광층(EL)의 표면 형상(또는 모폴로지)을 그대로 따르는 등각(conformal) 형태로 형성됨으로써 발광층(EL)과 동일한 단면 구조를 가질 수 있으며, 광 추출부(140)와 다른 단면 구조를 가질 수 있다.
일 실시예에 따른 캐소드 전극(CE)은 발광층(EL)에서 방출되어 입사되는 광을 제1 기판(100) 쪽으로 반사시키기 위해 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 캐소드 전극(CE)은 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어진 단일층 구조 또는 다층 구조를 포함할 수 있다. 캐소드 전극(CE)은 반사성이 높은 불투명 도전물질을 포함할 수 있다.
이와 같은, 발광 소자(150)는 화소 회로에 의해 공급되는 전류에 의해 발광하여 광을 방출할 수 있다. 광 추출부(140)의 오목부(141) 또는 볼록부(143)는 발광층(EL)에서 발광된 광의 경로를 광 출사면(또는 광 추출면)(100a)으로 변경함으로써 발광층(EL)에서 발광된 광의 외부 추출 효율을 증가시킨다. 예를 들어, 볼록부(143)는 발광 소자(150)에서 발광된 광이 광 출사면(100a)으로 진행하지 못하고, 발광 소자(150)의 애노드 전극(AE)과 캐소드 전극(CE) 사이에서 전반사를 반복하여 발광 소자(150) 내에 갇히는 광에 의한 광추출 효율의 저하를 방지하거나 최소화할 수 있다. 이에 의해, 본 발명의 일 실시예에 따른 발광 표시 장치는 발광 소자(150)에서 발광된 광의 광추출 효율이 향상될 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 뱅크(170)를 더 포함할 수 있다. 뱅크(170)는 오버코트층(130) 상에 구비될 수 있다. 뱅크(170)는 벤조사이클로부텐(benzocyclobutene; BCB)계 수지, 아크릴계(acryl) 수지 또는 폴리이미드(polyimide) 수지 등의 유기물로 형성할 수 있다.
뱅크(170)는 오버코트층(130) 상에서 회로 영역(CA) 상으로 연장된 애노드 전극(AE)의 가장자리를 덮도록 구비될 수 있다. 뱅크(170)에 의해 정의되는 발광 영역(EA)은 평면적으로 광 추출부(140)의 영역보다 좁은 크기를 가질 수 있다.
발광 소자(150)의 발광층(EL)은 애노드 전극(AE), 뱅크(170), 및 애노드 전극(AE)과 뱅크(170) 사이의 단차부 위에 형성될 수 있다. 이 경우, 발광층(EL)이 애노드 전극(AE)과 뱅크층(170) 사이의 단차부에 상대적으로 얇은 두께로 형성될 때, 캐소드 전극(CE)이 애노드 전극(AE)과 전기적인 접촉(또는 쇼트)될 수 있다. 이러한 문제점을 방지하기 위하여, 발광 영역(EA)에 인접한 뱅크(170)의 끝단(또는 최외곽 뱅크 라인)은 광 추출부(140)의 가장자리 부분을 덮을 수 있도록 배치될 수 있다. 따라서, 애노드 전극(AE)과 뱅크(170) 사이의 단차부에 배치된 뱅크(170)의 끝단으로 인하여, 제1 전극(E1)과 제2 전극(E2) 간의 전기적인 접촉(또는 쇼트)이 방지될 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 컬러 필터(180)를 더 포함할 수 있다.
컬러 필터(180)는 적어도 하나의 발광 영역(EA)과 중첩되도록 제1 기판(100)과 오버코트층(130) 사이에 배치될 수 있다. 일 실시예에 따른 컬러 필터(180)는 발광 영역(EA)과 중첩되도록 오버코트층(130) 아래에 배치될 수 있다.
컬러 필터(180)는 발광 영역(EA)보다 넓은 크기를 가질 수 있다. 예를 들어, 컬러 필터(180)는 발광 영역(EA)보다 크고, 광 추출부(140)보다 작은 크기를 가질 수 있으나, 이에 한정되지 않는다. 컬러 필터(180)는 광 추출부(140)보다 큰 크기를 가질 수 있다. 예를 들어, 컬러 필터(180)가 광 추출부(140) 보다 넓은 크기를 가질 때, 내부 광이 인접한 부화소(SP) 쪽으로 진행하는 빛샘이 감소되거나 최소화될 수 있다.
일 실시예에 따른 컬러 필터(180)는 발광 소자(150)로부터 제1 기판(100) 쪽으로 방출(또는 추출)되는 광 중 부화소(SP)에 설정된 색상의 파장만을 투과시키는 컬러필터를 포함할 수 있다. 예를 들어, 컬러 필터(180)는 적색, 녹색, 또는 청색의 파장을 투과시킬 수 있다. 하나의 화소(P)가 인접한 제1 내지 제4 부화소(SP)로 구성될 때, 제1 부화소에 마련된 컬러 필터층은 적색 컬러필터, 제2 부화소에 마련된 컬러 필터층은 녹색 컬러필터, 및 제3 부화소에 마련된 컬러 필터층은 청색 컬러필터를 각각 포함할 수 있다. 제4 부화소는 컬러 필터층을 포함하지 않거나 단차 보상을 위한 투명 물질을 포함할 수 있으며, 이에 의해 백색 광을 방출할 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 봉지부(200)를 더 포함할 수 있다.
봉지부(200)는 발광 소자(150)을 덮도록 제1 기판(100) 상에 구비될 수 있다. 봉지부(200)는 캐소드 전극(AE)을 덮도록 제1 기판(100) 상에 구비될 수 있다. 봉지부(200)는 외부 충격으로부터 박막 트랜지스터 및 발광층(EL) 등을 보호하고, 산소 또는/및 수분 나아가 이물들(particles)이 캐소드 전극(CE) 및 발광층(EL)으로 침투하는 것을 방지하는 역할을 할 수 있다.
일 실시예에 따른 봉지부(200)는 적어도 하나의 무기 봉지층과 적어도 하나의 유기 봉지층을 포함할 수 있다. 유기 봉지층은 이물질 커버층(particle cover layer)으로 표현될 수 있다.
다른 실시예에 따른 봉지부(200)는 표시 영역을 전체적으로 둘러싸는 충진재로 변경될 수 있으며, 이 경우, 대향 기판(300)은 충진재를 매개로 하여 제1 기판(100)과 합착될 수 있다. 충진재는 산소 또는/및 수분 등을 흡수하는 게터 물질을 포함할 수 있다.
대향 기판(300)은 봉지부(200)에 결합될 수 있다. 대향 기판(300)은 플라스틱 재질, 유리 재질, 또는 금속 재질로 이루어질 수 있다. 예를 들어, 봉지부(200)가 복수의 무기 봉지층을 포함할 때, 대향 기판(300)은 생략될 수 있다.
선택적으로, 봉지부(200)가 충진재로 변경될 때, 대향 기판(300)은 충진재와 결합될 수 있으며, 이 경우, 대향 기판(300)은 플라스틱 재질, 유리 재질, 또는 금속 재질로 이루어질 수 있다.
다시 도 2를 참조하면, 제1 내지 제4 부화소들(SP1 내지 SP4)은 제1 방향(예, X축 방향)을 따라 서로 인접하게 배치될 수 있다. 그리고, 제1 부화소(SP1)와 제2 부화소(SP2) 사이, 및 제3 부화소(SP3)와 제4 부화소(SP4) 사이 각각에는 제2 방향(예, Y축 방향)을 따라 연장되는 2개의 데이터 라인(DL)이 서로 나란하게 배치될 수 있다. 제1 부화소(SP1) 또는 제4 부화소(SP4)의 일측에는 제2 방향(예, Y축 방향)을 따라 연장되는 화소 전원 라인(VDDL)이 배치될 수 있다. 제2 부화소(SP2)와 제3 부화소(SP3) 사이에는 제2 방향(예, Y축 방향)을 따라 연장되는 레퍼런스 라인(RL)이 배치될 수 있다. 레퍼런스 라인(RL)은 화소(P)의 센싱 구동 모드시, 회로 영역(CA)에 배치되는 구동 박막 트랜지스터의 특성 변화 및/또는 발광 소자의 특성 변화를 외부에서 센싱하기 위한 센싱 라인으로 사용될 수도 있다. 제1 내지 제4 부화소들(SP1 내지 SP4) 각각의 회로 영역(CA) 아래에는 제1 방향(X)을 따라 연장되는 게이트 라인(GL)이 배치될 수 있다.
제1 내지 제4 부화소들(SP1 내지 SP4) 각각은 회로 영역(CA)에 화소 회로를 포함할 수 있다. 화소 회로는 게이트 라인(GL), 데이터 라인(DL), 레퍼런스 라인(RL) 및 화소 전원 라인(VDDL)에 연결될 수 있다. 이러한 화소 회로는 화소 전원 라인(VDDL)으로부터 공급되는 화소 전원을 기반으로, 게이트 라인(GL)으로부터의 스캔 펄스에 응답하여 데이터 라인(DL)으로부터의 데이터 신호에 따라 발광 소자(150)에 흐르는 전류를 제어할 수 있다. 화소 회로는 적어도 하나 이상의 트랜지스터와 커패시터를 포함할 수 있다. 이하에서는 도 5를 참조하여 부화소의 화소 회로에 대하여 구체적으로 설명하도록 한다.
도 5는 부화소의 일 예를 보여주는 회로도이다.
도 5를 참조하면, 제1 내지 제4 부화소들(SP1 내지 SP4) 각각은 제1 스위칭 트랜지스터(TR1), 제2 스위칭 트랜지스터(TR2), 구동 트랜지스터(DTR), 커패시터(Cst)를 포함하는 화소 회로, 및 발광소자(OLED)가 구비될 수 있다.
제1 스위칭 트랜지스터(TR1)는 데이터 라인(DL)으로부터 공급되는 데이터 전압(Vdata)을 구동 트랜지스터(DTR)에 공급하는 역할을 한다. 구체적으로, 제1 스위칭 트랜지스터(TR1)는 데이터 라인(DL)으로부터 공급되는 데이터 전압(Vdata)을 커패시터(Cst)에 충전할 수 있다. 이를 위하여, 제1 스위칭 트랜지스터(TR1)는 게이트 라인(GL)에 게이트 전극이 연결되고, 데이터 라인(DL)에 제1 전극이 연결될 수 있다. 또한, 제1 스위칭 트랜지스터(TR1)는 커패시터(Cst)의 일단, 구동 트랜지스터(DTR)의 게이트 전극에 제2 전극이 연결될 수 있다.
제1 스위칭 트랜지스터(TR1)는 게이트 라인(GL)을 통해 인가된 스캔 신호(Scan)에 대응하여 턴-온될 수 있다. 제1 스위칭 트랜지스터(TR1)가 턴-온되면, 데이터 라인(DL)을 통해 인가된 데이터 전압(Vdata)이 커패시터(Cst)의 일단에 전달될 수 있다.
제2 스위칭 트랜지스터(TR2)는 레퍼런스 라인(RL)로부터 공급되는 기준 전압(Vref)을 구동 트랜지스터(DTR)에 공급하는 역할을 한다. 구체적으로, 제2 스위칭 트랜지스터(TR)는 게이트 라인(GL)에 게이트 전극이 연결되고, 레퍼런스 라인(RL)에 제1 전극이 연결될 수 있다. 또한, 제2 스위칭 트랜지스터(TR2)는 구동 트랜지스터(DTR)의 소스 전극, 커패시터(Cst)의 타단에 제2 전극이 연결될 수 있다.
제2 스위칭 트랜지스터(TR2)는 게이트 라인(GL)을 통해 인가된 스캔 신호(Scan)에 대응하여 턴-온될 수 있다. 제2 스위칭 트랜지스터(TR2)가 턴-온되면, 레퍼런스 라인(RL)를 통해 인가된 기준 전압(Vref)이 커패시터(Cst)의 타단에 전달될 수 있다. 또한, 구동 트랜지스터(DTR)의 소스 전극에도 기준 전압(Vref)이 인가될 수 있다.
커패시터(Cst)는 구동 트랜지스터(DTR)에 공급되는 데이터 전압(Vdata)을 한 프레임 동안 유지시키는 역할을 한다. 구체적으로, 커패시터(Cst)는 구동 트랜지스터(DTR)의 게이트 전극에 제1 전극이 연결되고, 구동 트랜지스터(DTR)의 소스 전극에 제2 전극이 연결될 수 있다. 커패시터(Cst)는 제1 스위칭 트랜지스터(TR1)를 통해 전달된 데이터 전압(Vdata)에 대응되는 전압을 저장하고, 저장된 전압으로 구동 트랜지스터(DTR)를 턴-온시킬 수 있다.
구동 트랜지스터(DTR)는 화소 전원 라인(VDDL)에서 공급되는 제1 전원(EVDD)으로부터 데이터 전류를 생성하여 부화소(SP1, SP2, SP3, SP4)의 애노드 전극에 공급하는 역할을 한다. 구체적으로, 구동 트랜지스터(DTR)는 커패시터(Cst)의 일단에 게이트 전극이 연결되고, 화소 전원 라인(VDDL)에 드레인 전극이 연결될 수 있다. 또한, 구동 트랜지스터(DTR)는 발광 소자(OLED)의 애노드 전극에 소스 전극이 연결될 수 있다.
구동 트랜지스터(DTR)는 커패시터(Cst)에 충전된 데이터 전압에 따라 턴-온될 수 있다. 구동 트랜지스터(DTR)가 턴-온되면, 화소 전원 라인(VDDL)을 통해 인가된 제1 전원(EVDD)를 발광 소자(OLED)의 애노드 전극에 전달할 수 있다.
발광 소자(OLDE)는 구동 트랜지스터(DTR)의 소스 전극에 애노드 전극이 연결되고, 공통 전원(EVSS)에 캐소드 전극이 연결될 수 있다. 발광 소자(OLED)는 구동 트랜지스터(DTR)에 의해 발생된 구동 전류에 대응하여 빛을 발광할 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 회로 소자들 중 일부에 불량이 발생하면, 화소 전원 라인(VDDL), 데이터 라인(DL) 및 레퍼런스 라인(RL) 중 적어도 일부와 구동 트랜지스터(DTR) 간의 연결을 끊어주는 복수의 레이저 커팅 영역들을 포함할 수 있다.
구체적으로, 화소 회로는 화소 전원 라인(VDDL) 및 구동 트랜지스터(DTR)의 드레인 전극과 연결된 화소 전원 연결 패턴에 제1 레이저 커팅 영역(LCA1)이 구비될 수 있다. 회로 소자들 중 일부에 불량이 발생하면, 제1 레이저 커팅 영역(LCA1)에 배치된 화소 전원 연결 패턴을 레이저로 커팅함으로써, 화소 전원 라인(VDDL)과 불량이 발생한 회로 소자를 전기적으로 분리시킬 수 있다.
화소 회로는 데이터 라인(DL) 및 제1 스위칭 트랜지스터(TR1)의 제1 전극과 연결된 데이터 연결 패턴에 제2 레이저 커팅 영역(LCA2)이 구비될 수 있다. 회로 소자들 중 일부에 불량이 발생하면, 제2 레이저 커팅 영역(LCA2)에 배치된 데이터 연결 패턴을 레이저로 커팅함으로써, 데이터 라인(DL)과 불량이 발생한 회로 소자를 전기적으로 분리시킬 수 있다.
화소 회로는 레퍼런스 라인(RL)과 제2 스위칭 트랜지스터(TR2)의 제1 전극과 연결된 레퍼런스 연결 패턴에 제3 레이저 커팅 영역(LCA3)이 구비될 수 있다. 회로 소자들 중 일부에 불량이 발생하면, 제3 레이저 커팅 영역(LCA3)에 배치된 데이터 연결 패턴을 레이저로 커팅함으로써, 레퍼런스 라인(RL)과 불량이 발생한 회로 소자를 전기적으로 분리시킬 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 제1 레이저 커팅 영역(LCA1)이 구비된 화소 전원 연결 패턴, 제2 레이저 커팅 영역(LCA2)이 구비된 데이터 연결 패턴 및 제3 레이저 커팅 영역(LCA3)이 구비된 레퍼런스 연결 패턴을 레이저 파워가 낮아도 커팅이 가능한 물질로 형성할 수 있다. 일 예로, 화소 전원 연결 패턴, 데이터 연결 패턴 및 레퍼런스 연결 패턴 중 적어도 하나는 구동 트랜지스터(DTR)의 액티브층과 동일한 층에 동일한 물질로 이루어질 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 표시 장치는 회로 영역(CA)에 적어도 하나 이상의 트랜지스터와 커패시터 이외에 발광 소자(150)와 구동 트랜지스터를 전기적으로 연결하기 위한 컨택부들이 더 배치될 수 있다. 발광 표시 장치는 구동 트랜지스터와 컨택부들의 위치에 따라 회로 영역(CA)의 면적이 커질 수 있으며, 이로 인하여, 발광 영역(EA)의 면적이 감소될 수 있다. 본 발명의 일 실시예에 따른 발광 표시 장치는 회로 영역(CA)의 면적을 최소화시킬 수 있도록 컨택부들을 배치할 수 있다.
이하에서는 도 6 내지 도 15를 참조하여, 회로 영역(CA)에 구비된 구동 트랜지스터, 화소 전원 연결 패턴, 데이터 연결 패턴, 레퍼런스 연결 패턴 및 복수의 컨택부들에 대하여 구체적으로 설명하도록 한다.
도 6은 도 2의 회로 영역에 구비된 구동 트랜지스터, 화소 전원 연결 패턴, 데이터 연결 패턴, 레퍼런스 연결 패턴 및 컨택부들을 보여주는 평면도이며, 도 7은 도 6의 구동 트랜지스터 및 화소 전원 연결 패턴에 도시된 II-II'의 단면도이고, 도 8은 도 6의 화소 전원 연결 패턴을 레이저로 커팅한 일 예를 보여주는 단면도이다. 도 9는 도 6에 도시된 구동 컨택부 및 웰딩 컨택부에 구비된 홀들의 개구 영역을 설명하기 위한 평면도이고, 도 10은 도 6의 구동 컨택부 및 웰딩 컨택부에 도시된 III-III'의 단면도이다. 도 11은 도 6의 구동 컨택부 및 데이터 연결 패턴에 도시된 IV-IV'의 단면도이며, 도 12는 도 6의 데이터 전원 연결 패턴을 레이저로 커팅한 일 예를 보여주는 단면도이다. 도 13은 도 6의 웰딩 컨택부 및 레퍼런스 연결 패턴에 도시된 V-V'의 단면도이고, 도 14는 도 6의 웰딩 컨택부에 레이저를 조사한 일 예를 보여주는 단면도이며, 도 15는 도 6의 레퍼런스 연결 패턴을 레이저로 커팅한 일 예를 보여주는 단면도이다.
도 7, 도 8, 도 10 내지 도 15에는 설명의 편의를 위하여 제1 기판(110), 화소 회로층(110), 오버코트층(130) 및 애노드 전극(AE1, AE2)만이 도시되어 있으나, 이에 한정되지 않으며, 회로 영역(CA)에 발광층(EL), 캐소드 전극(CE), 봉지부(200) 및 제2 기판(300) 중 적어도 하나가 적층되는 것을 배제시키지 않는다.
도 6 및 도 7을 참조하면, 제1 내지 제4 부화소들(SP1 내지 SP4) 각각은 회로 영역(CA)에 배치된 구동 트랜지스터(DTR) 및 발광 영역(EA)과 구동 트랜지스터(DTR) 사이에 배치된 화소 전원 연결 패턴(VDDCP)을 포함할 수 있다. 구동 트랜지스터(DTR)는 화소 회로층(110)에 구비되며, 액티브층(ACT) 및 게이트 전극(GE)을 포함할 수 있다.
제1 기판(100) 상에는 차광층(LS)이 구비될 수 있다. 차광층(LS)은 외부 광에 의하여 구동 트랜지스터(DTR)의 문턱 전압 변화를 최소화 내지 방지할 수 있다. 차광층(LS)은 전도성을 가지는 물질로 이루어질 수 있으며, 예컨대, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 이러한 경우, 차광층(LS)과 액티브층(ACT) 사이에는 버퍼층(112)이 구비될 수 있다. 버퍼층(112)은 무기 절연층으로, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
버퍼층(112) 상에는 액티브층(ACT)이 구비될 수 있다. 액티브층(ACT)은 제1 액티브층(ACT1) 및 제2 액티브층(ACT2)을 포함할 수 있다. 제1 액티브층(ACT1)은 반도체층으로, 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나를 기반으로 하는 반도체 물질로 구성될 수 있다. 일 예로, 제1 액티브층(ACT1)은 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO)로 구성될 수 있다.
제2 액티브층(ACT2)은 제1 액티브층(ACT1) 상에 구비될 수 있다. 제2 액티브층(ACT2)은 도전층으로, 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등과 같은 금속 또는 이들의 합금 중 어느 하나일 수 있다. 일 예로, 제2 액티브층(ACT2)은 몰리브덴 티타늄(MoTi)으로 구성될 수 있다.
제2 액티브층(ACT2)은 제1 액티브층(ACT1) 상에서 구동 트랜지스터(DTR)의 채널 영역(CH)을 제외한 영역에 구비될 수 있다. 즉, 액티브층(ACT)은 구동 트랜지스터(DTR)의 채널 영역(CH)에서 제1 액티브층(ACT1)만 구비될 수 있다. 한편, 액티브층(ACT)은 구동 트랜지스터(DTR)의 소스 영역(S) 및 드레인 영역(D)에서 제1 액티브층(ACT1) 및 제2 액티브층(ACT2)이 적층된 구조로 구비될 수 있다. 이때, 구동 트랜지스터(DTR)의 소스 영역(S)에 구비된 제2 액티브층(ACT2)은 구동 트랜지스터(DTR)의 소스 전극에 대응되며, 구동 트랜지스터(DTR)의 드레인 영역(D)에 구비된 제2 액티브층(ACT2)은 구동 트랜지스터(DTR)의 드레인 전극에 대응될 수 있다.
게이트 절연층(114)은 액티브층(ACT) 상에 구비될 수 있다. 게이트 절연층(114)은 액티브층(ACT) 상에만 패턴 형성되거나 액티브층(ACT)을 포함하는 제1 기판(100) 또는 버퍼층(112)의 전면 전체에 형성될 수도 있다. 게이트 절연층(114)은 무기 절연층으로, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 전극(GE)은 구동 트랜지스터(DTR)의 채널 영역(CH)과 중첩되도록 게이트 절연층(114) 상에 구비될 수 있다. 게이트 전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
패시베이션층(118)은 구동 트랜지스터(DTR)를 포함하는 화소 회로를 덮도록 구비될 수 있다. 패시베이션층(118)은 무기 절연층으로, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 이루어질 수 있다.
오버코트층(130)은 구동 트랜지스터(DTR)이 형성된 화소 회로층(110) 상에 구비되어, 구동 트랜지스터(DTR)로 인한 단차를 평탄화시킬 수 있다.
한편, 화소 전원 연결 패턴(VDDCP)은 발광 영역(EA)과 회로 영역(CA)에 배치된 구동 트랜지스터(DTR) 사이에 구비될 수 있다. 화소 전원 연결 패턴(VDDCP)는 화소 전원 라인(VDDL)과 전기적으로 연결되어 화소 전원 라인(VDDL)으로부터 공급되는 화소 전원을 구동 트랜지스터(DTR)로 전달할 수 있다. 이러한 화소 전원 연결 패턴(VDDCP)는 제1 화소 전원 연결 패턴(VDDCP1) 및 제2 화소 전원 연결 패턴(VDDCP2)을 포함할 수 있다.
제1 화소 전원 연결 패턴(VDDCP1)은 제2 방향(예, Y축 방향)을 따라 연장되는 화소 전원 라인(VDDL)과 전기적으로 연결되고, 발광 영역(EA)과 구동 트랜지스터(DTR) 사이에서 제1 방향(예, X축 방향)으로 연장될 수 있다.
일 실시예에 있어서, 제1 화소 전원 연결 패턴(VDDCP1)은 구동 트랜지스터(DTR)의 게이트 전극(GE)과 동일한 층에 동일한 물질로 이루어질 수 있다. 이러한 경우, 제1 화소 전원 연결 패턴(VDDCP1)은 차광층(LS)과 동일한 층에 형성된 화소 전원 라인(VDDL)과 버퍼층(112)을 관통하는 컨택홀(미도시)을 통해 전기적으로 연결될 수 있다.
제2 화소 전원 연결 패턴(VDDCP2)은 제1 화소 전원 연결 패턴(VDDCP1)과 구동 트랜지스터(DTR) 사이에 배치되어 제1 화소 전원 연결 패턴(VDDCP1)과 구동 트랜지스터(DTR)을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 따른 제2 화소 전원 연결 패턴(VDDCP2)은 구동 트랜지스터(DTR)의 액티브층(ACT)과 동일한 층에 동일한 물질로 형성되는 것을 특징으로 한다. 구체적으로, 제2 화소 전원 연결 패턴(VDDCP2)은 제1 층(VDDCP2-1) 및 제2 층(VDDCP2-2)을 포함하는 이중층 구조를 가질 수 있다. 제2 화소 전원 연결 패턴(VDDCP2)의 제1 층(VDDCP2-1)은 구동 트랜지스터(DTR)의 제1 액티브층(ACT1)과 동일한 층에 동일한 물질로 이루어질 수 있다. 제2 화소 전원 연결 패턴(VDDCP2)의 제1 층(VDDCP2-1)은 반도체 물질, 예컨대, 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO)로 구성될 수 있다. 또한, 제2 화소 전원 연결 패턴(VDDCP2)의 제2 층(VDDCP2-2)은 구동 트랜지스터(DTR)의 제2 액티브층(ACT2)과 동일한 층에 동일한 물질로 이루어질 수 있다. 제2 화소 전원 연결 패턴(VDDCP2)의 제2 층(VDDCP2-2)은 도전 물질, 예컨대, 몰리브덴 티타늄(MoTi)으로 구성될 수 있다.
일 실시예에 있어서, 제2 화소 전원 연결 패턴(VDDCP2)은 도 7에 도시된 바와 같이 구동 트랜지스터(DTR)의 제1 액티브층(ACT1) 및 제2 액티브층(ACT2)으로부터 제2 방향(예, Y축 방향)으로 연장될 수 있다. 그리고, 제2 화소 전원 연결 패턴(VDDCP2)은 일단에서 게이트 절연층(114)을 관통하는 제3 컨택홀(CH3)을 통해 제1 화소 전원 연결 패턴(VDDCP1)과 전기적으로 연결될 수 있다.
이러한 화소 전원 연결 패턴(VDDCP)은 제1 레이저 커팅 영역(LCA1)을 포함할 수 있다. 구체적으로, 제2 화소 전원 연결 패턴(VDDCP2)은 제1 화소 전원 연결 패턴(VDDCP1)과 구동 트랜지스터(DTR)의 드레인 영역(D)에 배치된 액티브층(ACT) 사이에 배치된 제1 레이저 커팅 영역(LCA1)을 포함할 수 있다. 본 발명의 일 실시예에 따른 발광 표시 장치는 회로 소자들 중 일부에 불량이 발생한 경우, 제1 레이저 커팅 영역(LCA1)의 제2 화소 전원 연결 패턴(VDDCP2)을 도 8에 도시된 바와 같이 레이저로 커팅함으로써, 불량이 발생한 회로 소자와 발광 소자(OLED)를 전기적으로 분리시킬 수 있다. 제1 레이저 커팅 영역(LCA1)에 구비된 제2 화소 전원 연결 패턴(VDDCP2)이 레이저로 커팅되면, 도 8에 도시된 바와 같이 구동 트랜지스터(DTR)는 화소 전원 라인(VDDL)과 전기적으로 분리될 수 있다. 이에 따라, 화소 전원 라인(VDDL)으로부터 인가되는 제1 전원(EVDD)이 구동 트랜지스터(DTR)에 전달되지 않을 수 있다.
한편, 제1 내지 제4 부화소들(SP1 내지 SP4) 각각은 회로 영역(CA)에 발광 소자(150)와 구동 트랜지스터(DTR)를 전기적으로 연결하기 위한 2개의 컨택부들, 데이터 연결 패턴(DCP) 및 레퍼런스 연결 패턴(RCT)이 더 배치될 수 있다. 컨택부들은 구동 컨택부(DCT) 및 웰딩 컨택부(WCT)를 포함할 수 있다.
구동 컨택부(DCT)는 특정 부화소의 발광 영역(EA)에 배치된 발광 소자(150)와 특정 부화소의 회로 영역(CA)에 배치된 구동 트랜지스터(DTR)를 전기적으로 연결하기 위한 컨택부에 해당한다.
구체적으로, 복수의 화소들(P)은 서로 인접하게 배치된 제1 화소(P1) 및 제2 화소(P2)를 포함할 수 있다. 제2 화소(P2)는 제1 화소(P1)와 제2 방향(예, Y축 방향)으로 인접하게 배치될 있다. 제1 화소(P1) 및 제2 화소(P2) 각각에는 복수의 부화소들, 예컨대, 제1 방향(예, X축 방향)으로 배열된 제1 내지 제4 부화소들(SP1 내지 SP4)을 포함할 수 있다. 제1 내지 제4 부화소들(SP1 내지 SP4) 각각은 발광 영역(EA) 및 회로 영역(CA)을 포함할 수 있다.
구동 컨택부(DCT)는 제1 화소(P1)에 구비된 부화소(SP1-1)의 발광 영역(EA)에 배치된 발광 소자(150)와 제1 화소(P1)에 구비된 부화소(SP1-1)의 회로 영역(CA)에 배치된 구동 트랜지스터(DTR)를 전기적으로 연결할 수 있다. 여기서, 제1 화소(P1)에 구비된 부화소(SP1-1)는 제1 화소(P1)에 구비된 제1 내지 제4 부화소들(SP1 내지 SP4) 중 하나일 수 있다.
구동 컨택부(DCT)는 제1 연결 전극(CP1) 및 구동 컨택홀을 포함하는 적어도 하나의 절연층을 포함할 수 있다.
제1 연결 전극(CP1)은 구동 트랜지스터(DTR)과 전기적으로 연결될 수 있다. 제1 연결 전극(CP1)은 제1 전극 패턴(CP1-1) 및 제2 전극 패턴(CP1-2)을 포함할 수 있다.
일 실시예에 있어서, 제1 연결 전극(CP1)의 제1 전극 패턴(CP1-1) 및 제2 전극 패턴(CP1-2)은 하나의 층으로 구비될 수 있으며, 구동 트랜지스터(DTR)의 게이트 전극(GE)과 동일한 층에 구비될 수 있다. 제1 연결 전극(CP1) 아래에는 제1 연결 전극(CP1)으로 입사되는 외부광을 차단하기 위한 차광층(LS)이 구비될 수 있다.
제1 연결 전극(CP1)의 제1 전극 패턴(CP1-1)은 구동 컨택홀과 중첩되도록 구비될 수 있다. 제1 연결 전극(CP1)의 제1 전극 패턴(CP1-1)은 구동 컨택홀과 중첩된 영역에서 노출될 수 있으며, 구동 컨택홀을 통해 제1 화소(P1)에 구비된 부화소(SP1-1)의 발광 소자(150), 특히, 제1 애노드 전극(AE1)과 전기적으로 연결될 수 있다.
도 9, 도 10 및 도 11을 참조하면, 제1 연결 전극(CP1)의 제1 전극 패턴(CP1-1) 상에는 구동 컨택홀을 포함하는 적어도 하나의 절연층이 구비될 수 있다. 적어도 하나의 절연층은 유기 절연층 및 무기 절연층 중 적어도 하나를 포함할 수 있다. 일 예로, 유기 절연층은 오버코트층(130)일 수 있으며, 무기 절연층은 패시베이션층(118)일 수 있다.
오버코트층(130)은 제1 연결 전극(CP1) 상에 구비되며, 제1 연결 전극(CP1), 특히, 제1 전극 패턴(CP1-1)의 적어도 일부와 중첩되는 제1 구동 컨택홀(DH1)을 포함할 수 있다. 오버코트층(130)의 제1 구동 컨택홀(DH1)은 오버코트층(130)을 관통하는 제1 개구 영역(OA1), 오버코트층(130)에 제1 경사면(S1)을 형성하는 제1 경사 영역(SA1) 및 오버코트층(130)에 제2 경사면(S2)을 형성하는 제2 경사 영역(SA2)을 포함할 수 있다. 오버코트층(130)의 제1 개구 영역(OA1)은 풀 톤(full-tone) 포토 마스크를 이용한 포토 공정을 통해 형성되며, 오버코트층(130)의 제1 경사 영역(SA1) 및 제2 경사 영역(SA2)은 하프 톤(half-tone) 포토 마스크를 이용한 포토 공정을 통해 형성될 수 있다.
오버코트층(130)의 제1 구동 컨택홀(DH1)은 웰딩 컨택부(WCT)을 바라보는 제1 측 및 상기 제1 측과 마주보는 제2 측에 제1 경사면(S1)이 구비되며, 제1 화소(P1)에 구비된 부화소(SP1-1)의 발광 영역(EA)을 바라보는 제3 측 및 상기 제3 측과 마주보는 제4 측에 제2 경사면(S2)이 구비될 수 있다. 본 발명의 일 실시예에 따른 오버코트층(130)은 제1 구동 컨택홀(DH1)에 형성된 제1 경사면(S1)과 제2 경사면(S2)이 서로 다른 경사도를 가질 수 있다.
일 실시예에 있어서, 제1 경사면(S1)의 제1 경사도(θ1)가 제2 경사면(S2)의 제2 경사도(θ2) 보다 크게 형성될 수 있다. 제1 경사면(S1) 및 제2 경사면(S2)은 하프 톤 포토 마스크의 너비에 따라 경사도가 결정될 수 있다. 제1 경사면(S1)은 도 7에 도시된 바와 같이 제3 너비(W3)를 가진 하프 톤 포토 마스크를 이용하여 형성되고, 제2 경사면(S2)은 제3 너비(W3) 보다 큰 제4 너비(W4)를 하프 톤 마스크를 이용하여 형성될 수 있다. 제1 경사면(S1)은 작은 너비를 가진 하프 톤 포토 마스크를 이용함으로써, 가파른 경사도를 가지도록 형성될 수 있다. 반면, 제2 경사면(S2)은 큰 너비를 가진 하프 톤 포토 마스크를 이용함으로써, 완만한 경사도를 가지도록 형성될 수 있다.
패시베이션층(118)은 오버코트층(130)과 제1 연결 전극(CP1) 사이에 구비되며, 오버코트층(130)의 제1 구동 컨택홀(DH1)과 중첩되는 제2 구동 컨택홀(DH2)을 포함할 수 있다. 패시베이션층(118)의 제2 구동 컨택홀(DH2)은 패시베이션층(118)을 관통하여 제1 연결 전극(CP1)의 제1 전극 패턴(CP1-1)을 노출시키는 제3 개구 영역(OA3)을 포함할 수 있다. 패시베이션층(118)의 제3 개구 영역(OA3)은 습식 식각 공정을 통해 형성될 수 있다.
패시베이션층(118)의 제3 개구 영역(OA3)은 오버코트층(130)의 제1 개구 영역(OA1) 내에 배치되고, 제1 개구 영역(OA1) 보다 작은 면적을 가질 수 있다. 일 예로, 오버코트층(130)의 제1 개구 영역(OA1)은 도 7에 도시된 바와 같이 제1 너비(W1)를 가진 사각 형상을 가질 수 있으며, 패시베이션층(118)의 제3 개구 영역(OA3)은 제1 너비(W1) 보다 작은 제2 너비(W2)를 가진 사각 형상을 가질 수 있으나, 반드시 이에 한정되지는 않는다. 오버코트층(130)의 제1 개구 영역(OA1) 및 패시베이션층(118)의 제3 개구 영역(OA3)은 원형, 타원형, 다각형상 등 다양한 형상 중 하나로 형성될 수 있다. 한편, 오버코트층(130)의 제1 구동 컨택홀(DH1)은 패시베이션층(118)의 제2 구동 컨택홀(DH2) 및 패시베이션층(118)의 상면 일부를 노출시킬 수 있다.
제1 연결 전극(CP1)의 제1 전극 패턴(CP1-1)은 오버코트층(130)의 제1 구동 컨택홀(DH1) 및 패시베이션층(118)의 제2 구동 컨택홀(DH2)로 이루어진 구동 컨택홀을 통해 제1 화소(P1)에 구비된 부화소(SP1-1)의 제1 애노드 전극(AE1)과 전기적으로 연결될 수 있다.
제1 화소(P1)에 구비된 부화소(SP1-1)는 제1 애노드 전극(AE1)을 포함하는 발광 소자(150)를 포함할 수 있다. 제1 애노드 전극(AE1)은 제1 화소(P1)에 구비된 부화소(SP1-1)의 발광 영역(EA)에 배치된 제1 발광부(AE1-1) 및 제1 화소(P1)에 구비된 부화소(SP1-1)의 회로 영역(CA)에 배치된 제1 연결부(AE1-2)를 포함할 수 있다.
제1 연결부(AE1-2)는 제1 발광부(AE1-1)로부터 돌출되어 회로 영역(CA) 방향으로 연장되며, 일단이 구동 컨택홀과 중첩되도록 구비될 수 있다. 구체적으로, 제1 연결부(AE1-2)는 오버코트층(130)의 제1 구동 컨택홀(DH1) 및 패시베이션층(118)의 제2 구동 컨택홀(DH2)로 이루어진 구동 컨택홀에 구비되고, 구동 컨택홀에서 제1 연결 전극(CP1)의 제1 전극 패턴(CP1-1)과 접할 수 있다. 이에 따라, 제1 애노드 전극(AE1)은 제1 연결 전극(CP1)과 전기적으로 연결될 수 있다.
한편, 제1 연결 전극(CP1)의 제2 전극 패턴(CP1-2)은 도 5에 도시된 바와 같이 제1 전극 패턴(CP1-1)으로부터 돌출되어 구동 트랜지스터(DTR)와 중첩되는 영역까지 연장될 수 있다. 제1 연결 전극(CP1)의 제2 전극 패턴(CP1-2)은 웰딩 컨택부(WCT)와 제1 화소(P1)의 부화소(SP1-1)에 구비된 발광 영역(EA) 사이에 구비될 수 있다. 즉, 제1 연결 전극(CP1)의 제2 전극 패턴(CP1-2)은 웰딩 컨택부(WCT)와 제1 화소(P1)의 부화소(SP1-1)에 구비된 제1 애노드 전극(AE1)의 제1 발광부(AE1-1) 사이에 구비될 수 있다.
제1 연결 전극(CP1)의 제2 전극 패턴(CP1-2)은 도 6에 도시된 바와 같이 게이트 절연층(114)을 관통하는 제1 컨택홀(CH1)을 통해 소스 영역(S) 또는 드레인 영역(D)에 배치된 제2 액티브층(ACT2)과 전기적으로 연결될 수 있다. 결과적으로, 제1 애노드 전극(AE1)은 제1 연결 전극(CP1)을 통해 구동 트랜지스터(DTR)와 전기적으로 연결될 수 있다. 이에 따라, 제1 애노드 전극(AE1)은 구동 트랜지스터(DTR)로부터 화소 전원을 공급받을 수 있다.
다시 도 5를 참조하면, 웰딩 컨택부(WCT)는 특정 부화소와 인접하게 배치된 인접 부화소의 발광 영역(EA)에 배치된 발광 소자(150)와 특정 부화소의 회로 영역(CA)에 배치된 구동 트랜지스터(DTR)를 전기적으로 연결하기 위한 컨택부에 해당한다.
구체적으로, 웰딩 컨택부(WCT)는 제2 화소(P2)에 구비된 인접 부화소(SP1-2)의 발광 영역(EA)에 배치된 발광 소자(150)와 제1 화소(P1)에 구비된 부화소(SP1-1)의 회로 영역(CA)에 배치된 구동 트랜지스터(DTR)를 전기적으로 연결하기 위한 것일 수 있다. 여기서, 제2 화소(P2)에 구비된 인접 부화소(SP1-2)는 제2 화소(P2)에 구비된 제1 내지 제4 부화소들(SP1 내지 SP4) 중 하나일 수 있으며, 제1 화소(P1)에 구비된 부화소(SP1-1)와 동일한 색의 광을 방출할 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 제2 화소(P2)에 구비된 인접 부화소(SP1-2)의 구동 트랜지스터에 불량이 발생하는 경우, 제1 화소(P1)에 구비된 부화소(SP1-1)의 구동 트랜지스터(DTR)와 인접 부화소(SP1-2)의 발광 소자(150)를 웰딩 컨택부(WCT)를 통해 전기적으로 연결할 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 발광 표시 장치는 인접 부화소(SP1-2)의 발광 소자(150)가 구동 트랜지스터의 불량에도 불구하고 정상 동작할 수 있도록 할 수 있다.
웰딩 컨택부(WCT)는 제2 화소(P2)에 구비된 인접 부화소(SP1-2)의 구동 트랜지스터가 정상이면, 인접 부화소(SP1-2)의 발광 소자(150)와 제1 화소(P1)에 구비된 부화소(SP1-1)의 구동 트랜지스터(DTR)를 전기적으로 분리할 수 있다. 반면, 웰딩 컨택부(WCT)는 제2 화소(P2)에 구비된 인접 부화소(SP1-2)의 구동 트랜지스터에 불량이 발생하면, 레이저 조사를 통해 인접 부화소(SP1-2)의 발광 소자(150)와 제1 화소(P1)에 구비된 부화소(SP1-1)의 구동 트랜지스터(DTR)를 전기적으로 연결할 수 있다.
이러한 웰딩 컨택부(WCT)는 제2 연결 전극(CP2) 및 웰딩 컨택홀을 포함하는 적어도 하나의 절연층을 포함할 수 있다.
도 9, 도 10 및 도 13을 참조하면, 제2 연결 전극(CP2)은 제1 화소(P1)에 구비된 부화소(SP1-1)의 구동 트랜지스터(DTR)와 전기적으로 연결될 수 있다. 제2 연결 전극(CP2)은 제1 연결 전극(CP1)과 다른 층에 구비될 수 있다. 일 실시예에 있어서, 제2 연결 전극(CP2)은 차광층(LS)과 동일한 층에 구비될 수 있다. 제2 연결 전극(CP2)은 차광층(LS)으로부터 연장되어 하나의 층으로 형성될 수 있으나, 반드시 이에 한정되지는 않는다. 제2 연결 전극(CP2)은 차광층(LS)과 이격된 하나의 패턴으로 형성될 수 있다.
제2 연결 전극(CP2)은 웰딩 컨택홀과 중첩되도록 구비될 수 있다. 제2 연결 전극(CP2)은 웰딩 컨택홀과 중첩된 영역에서 절연층, 예컨대, 버퍼층(112)을 사이에 두고 제2 화소(P2)에 구비된 인접 부화소(SP1-2)의 발광 소자(150), 특히, 제2 애노드 전극(AE2)과 이격될 수 있다. 제2 연결 전극(CP2)은 인접 부화소(SP1-2)의 제2 애노드 전극(AE2)과 전기적으로 분리될 수 있다.
제2 연결 전극(CP2) 상에는 웰딩 컨택홀을 포함하는 적어도 하나의 절연층이 구비될 수 있다. 적어도 하나의 절연층은 유기 절연층 및 무기 절연층 중 적어도 하나를 포함할 수 있다. 일 예로, 유기 절연층은 오버코트층(130)일 수 있으며, 무기 절연층은 패시베이션층(118)일 수 있다.
오버코트층(130)은 제2 연결 전극(CP2) 상에 구비되며, 제2 연결 전극(CP2)의 적어도 일부와 중첩되는 제1 웰딩 컨택홀(WH1)을 포함할 수 있다. 오버코트층(130)의 제1 웰딩 컨택홀(WH1)은 오버코트층(130)을 관통하는 제2 개구 영역(OA2), 오버코트층(130)에 제3 경사면(S3)을 형성하는 제3 경사 영역(SA3) 및 오버코트층(130)에 제4 경사면(S4)을 형성하는 제4 경사 영역(SA4)을 포함할 수 있다. 오버코트층(130)의 제2 개구 영역(OA2)은 풀 톤(full-tone) 포토 마스크를 이용한 포토 공정을 통해 형성되며, 오버코트층(130)의 제3 경사 영역(SA3) 및 제4 경사 영역(SA4)은 하프 톤(half-tone) 포토 마스크를 이용한 포토 공정을 통해 형성될 수 있다.
오버코트층(130)의 제1 웰딩 컨택홀(WH1)은 구동 컨택부(DCT)을 바라보는 제1 측 및 상기 제1 측과 마주보는 제2 측에 제3 경사면(S3)이 구비되며, 제1 화소(P1)에 구비된 부화소(SP1-1)의 발광 영역(EA)을 바라보는 제3 측 및 상기 제3 측과 마주보는 제4 측에 제4 경사면(S4)이 구비될 수 있다. 본 발명의 일 실시예에 따른 오버코트층(130)은 제1 웰딩 컨택홀(WH1)에 형성된 제3 경사면(S3)과 제4 경사면(S4)이 서로 다른 경사도를 가질 수 있다.
일 실시예에 있어서, 제3 경사면(S3)의 제3 경사도(θ3)가 제4 경사면(S4)의 제4 경사도(θ4) 보다 크게 형성될 수 있다. 제3 경사면(S3) 및 제4 경사면(S4)은 하프 톤 포토 마스크의 너비에 따라 경사도가 결정될 수 있다. 제3 경사면(S3)은 도 7에 도시된 바와 같이 제3 너비(W3)를 가진 하프 톤 포토 마스크를 이용하여 형성되고, 제4 경사면(S4)은 제3 너비(W3) 보다 큰 제4 너비(W4)를 하프 톤 마스크를 이용하여 형성될 수 있다. 제3 경사면(S3)은 작은 너비를 가진 하프 톤 포토 마스크를 이용함으로써, 가파른 경사도를 가지도록 형성될 수 있다. 반면, 제4 경사면(S4)은 큰 너비를 가진 하프 톤 포토 마스크를 이용함으로써, 완만한 경사도를 가지도록 형성될 수 있다.
패시베이션층(118)은 오버코트층(130)과 제2 연결 전극(CP2) 사이에 구비되며, 오버코트층(130)의 제1 웰딩 컨택홀(WH1)과 중첩되는 제2 웰딩 컨택홀(WH2)을 포함할 수 있다. 패시베이션층(118)의 제2 웰딩 컨택홀(WH2)은 패시베이션층(118)을 관통하는 제4 개구 영역(OA4)을 포함할 수 있다. 패시베이션층(118)의 제4 개구 영역(OA4)은 습식 식각 공정을 통해 형성될 수 있다.
패시베이션층(118)의 제4 개구 영역(OA4)은 오버코트층(130)의 제2 개구 영역(OA2) 내에 배치되고, 제2 개구 영역(OA2) 보다 작은 면적을 가질 수 있다. 일 예로, 오버코트층(130)의 제2 개구 영역(OA2)은 도 7에 도시된 바와 같이 제1 너비(W1)를 가진 사각 형상을 가질 수 있으며, 패시베이션층(118)의 제4 개구 영역(OA4)은 제1 너비(W1) 보다 작은 제2 너비(W2)를 가진 사각 형상을 가질 수 있으나, 반드시 이에 한정되지는 않는다. 오버코트층(130)의 제2 개구 영역(OA2) 및 패시베이션층(118)의 제4 개구 영역(OA4)은 원형, 타원형, 다각형상 등 다양한 형상 중 하나로 형성될 수 있다. 한편, 오버코트층(130)의 제1 웰딩 컨택홀(WH1)은 패시베이션층(118)의 제2 웰딩 컨택홀(WH2) 및 패시베이션층(118)의 상면 일부를 노출시킬 수 있다.
오버코트층(130)의 제1 웰딩 컨택홀(WH1) 및 패시베이션층(118)의 제2 웰딩 컨택홀(WH2)로 이루어진 웰딩 컨택홀은 제2 화소(P2)에 구비된 인접 부화소(SP1-2)의 구동 트랜지스터에 불량이 발생하면, 인접 부화소(SP1-2)의 제2 애노드 전극(AE2)과 제2 연결 전극(CP2)을 전기적으로 연결하기 위하여 레이저를 조사하는 웰딩 지점과 대응될 수 있다.
제2 화소(P2)에 구비된 인접 부화소(SP1-2)의 구동 트랜지스터가 정상이면, 제2 연결 전극(CP2)은 도 8 및 도 10에 도시된 바와 같이 오버코트층(130)의 제1 웰딩 컨택홀(WH1) 및 패시베이션층(118)의 제2 웰딩 컨택홀(WH2)로 이루어진 웰딩 컨택홀에서 버퍼층(112)을 사이에 두고 인접 부화소(SP1-2)의 제2 애노드 전극(AE2)과 전기적으로 분리될 수 있다.
반면, 제2 화소(P2)에 구비된 인접 부화소(SP1-2)의 구동 트랜지스터에 불량이 발생하면, 제2 연결 전극(CP2)은 도 11에 도시된 바와 같이 웰딩 컨택홀에 레이저를 조사함으로써, 전기적으로 분리되어 있던 인접 부화소(SP1-2)의 제2 애노드 전극(AE2)과 전기적으로 연결될 수 있다.
구체적으로, 제2 화소(P2)에 구비된 부화소(SP1-2)는 제2 애노드 전극(AE2)을 포함하는 발광 소자(150)를 포함할 수 있다. 제2 애노드 전극(AE2)은 제2 화소(P2)에 구비된 부화소(SP1-2)의 발광 영역(EA)에 배치된 제2 발광부(AE2-1) 및 제1 화소(P1)에 구비된 부화소(SP1-1)의 회로 영역(CA)에 배치된 제2 연결부(AE1-2)를 포함할 수 있다.
제2 연결부(AE2-2)는 제2 발광부(AE2-1)로부터 돌출되어 제1 화소(P1)에 구비된 부화소(SP1-1)의 회로 영역(CA) 방향으로 연장될 수 있다. 제2 연결부(AE2-2)는 일단이 웰딩 컨택홀과 중첩되도록 구비될 수 있다. 제2 애노드 전극(AE2)의 제2 연결부(AE2-2)는 오버코트층(130)의 제1 웰딩 컨택홀(WH1) 및 패시베이션층(118)의 제2 웰딩 컨택홀(WH2)로 이루어진 웰딩 컨택홀에 구비되고, 웰딩 컨택홀에서 버퍼층(112)을 사이에 두고 제2 연결 전극(CP)과 전기적으로 분리될 수 있다.
웰딩 컨택홀, 특히, 패시베이션층(118)의 제2 웰딩 컨택홀(WH2)에 대응되는 웰딩 지점에 레이저를 조사하면, 제2 애노드 전극(AE2)의 제2 연결부(AE2-2)는 도 11에 도시된 바와 같이 웰딩 컨택홀에서 제2 연결 전극(CP2)과 접할 수 있다. 이에 따라, 제2 애노드 전극(AE2)은 제2 연결 전극(CP2)과 전기적으로 연결될 수 있다.
한편, 제2 연결 전극(CP2)은 제1 연결 전극(CP1)을 통해 구동 트랜지스터(DTR)에 전기적으로 연결될 수 있다. 일 실시예에 있어서, 제1 연결 전극(CP1)은 제3 전극 패턴(CP1-3)을 더 포함할 수 있다. 제1 연결 전극(CP1)의 제1 전극 패턴(CP1-1), 제2 전극 패턴(CP1-2) 및 제3 전극 패턴(CP1-3)은 하나의 층으로 구비될 수 있다.
제1 연결 전극(CP1)의 제3 전극 패턴(CP1-3)은 도 5에 도시된 바와 같이 제1 전극 패턴(CP1-1)으로부터 돌출되어 웰딩 컨택부(WCT)의 아래 영역까지 연장될 수 있다. 제1 연결 전극(CP1)의 제3 전극 패턴(CP1-3)은 웰딩 컨택부(WCT)와 제2 화소(P2)의 인접 부화소(SP1-2)에 구비된 발광 영역(EA) 사이에 구비될 수 있다. 즉, 제1 연결 전극(CP1)의 제3 전극 패턴(CP1-3)은 웰딩 컨택부(WCT)와 제2 화소(P2)의 인접 부화소(SP1-2)에 구비된 제2 애노드 전극(AE2)의 제2 발광부(AE2-1) 사이에 구비될 수 있다.
제1 연결 전극(CP1)의 제3 전극 패턴(CP1-3)은 도 10에 도시된 바와 같이 버퍼층(112)을 관통하는 제2 컨택홀(CH2)을 통해 제2 연결 전극(CP2)과 전기적으로 연결될 수 있다. 한편, 제1 연결 전극(CP1)의 제2 전극 패턴(CP1-2)은 도 6에 도시된 바와 같이 게이트 절연층(114)을 관통하는 제1 컨택홀(CH1)을 통해 소스 영역(S) 또는 드레인 영역(D)에 배치된 제2 액티브층(ACT2)과 전기적으로 연결될 수 있다. 결과적으로, 제2 애노드 전극(AE2)은 제1 연결 전극(CP1) 및 제2 연결 전극(CP2)을 통해 구동 트랜지스터(DTR)와 전기적으로 연결될 수 있다. 이에 따라, 제2 애노드 전극(AE2)은 제1 화소(P1)의 부화소(SP1-1)에 구비된 구동 트랜지스터(DTR)로부터 화소 전원을 공급받을 수 있다.
한편, 데이터 연결 패턴(DCP)은 데이터 라인(DL)과 전기적으로 연결되어 데이터 라인(DL)로부터 공급되는 데이터 전압(Vdata)을 구동 트랜지스터(DTR)에 전달할 수 있다. 이러한 데이터 연결 패턴(DCP)은 도 11에 도시된 바와 같이 일단에서 제4 컨택홀(CH4)을 통해 구동 트랜지스터(DTR)의 게이트 전극(GE)과 전기적으로 연결되고, 타단에서 제5 컨택홀(CH5)을 통해 데이터 라인(DL)과 전기적으로 연결될 수 있다. 일 실시예에 있어서, 데이터 연결 패턴(DCP)은 제5 컨택홀(CH5)에 구비된 별도의 연결 패턴(CP)을 이용하여 데이터 라인(DL)과 전기적으로 연결될 수 있다. 이때, 연결 패턴(CP)은 데이터 연결 패턴(DCP) 상에 배치되며, 일 예로, 구동 트랜지스터(DTR)의 게이트 전극(GE)과 동일한 층에 형성될 수 있다.
본 발명의 일 실시예에 따른 데이터 연결 패턴(DCP)은 구동 트랜지스터(DTR)의 액티브층(ACT)과 동일한 층에 동일한 물질로 형성되는 것을 특징으로 한다. 구체적으로, 데이터 연결 패턴(DCP)은 제1 층(DCP1) 및 제2 층(DCP2)을 포함하는 이중층 구조를 가질 수 있다. 데이터 연결 패턴(DCP)의 제1 층(DCP1)은 구동 트랜지스터(DTR)의 제1 액티브층(ACT1)과 동일한 층에 동일한 물질로 이루어질 수 있다. 데이터 연결 패턴(DCP)의 제1 층(DCP1)은 반도체 물질, 예컨대, 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO)로 구성될 수 있다. 또한, 데이터 연결 패턴(DCP)의 제2 층(DCP2)은 구동 트랜지스터(DTR)의 제2 액티브층(ACT2)과 동일한 층에 동일한 물질로 이루어질 수 있다. 데이터 연결 패턴(DCP)의 제2 층(DCP2)은 도전 물질, 예컨대, 몰리브덴 티타늄(MoTi)으로 구성될 수 있다.
데이터 연결 패턴(DCP)은 적어도 일부가 게이트 라인(GL)과 중첩될 수 있다. 데이터 연결 패턴(DCP)은 게이트 라인(GL)과 중첩된 영역에서 게이트 라인(GL)과 함께 제1 스위칭 트랜지스터(TR1)을 형성할 수 있다. 구체적으로, 제1 스위칭 트랜지스터(TR1)는 게이트 전극 및 액티브층을 포함할 수 있다. 제1 스위칭 트랜지스터(TR1)의 게이트 전극은 게이트 라인(GL)의 일부로 형성되고, 제1 스위칭 트랜지스터(TR1)의 액티브층은 게이트 라인(GL)과 중첩된 영역에 구비된 데이터 연결 패턴(DCP)의 일부로 형성될 수 있다. 데이터 연결 패턴(DCP)은 게이트 라인(GL)과 중첩된 영역에서 제1 층(DCP1)만 구비되어 채널 영역을 형성할 수 있다. 한편, 데이터 연결 패턴(DCP)의 채널 영역 양측에는 제1 층(DCP1) 및 제2 층(DCP2)가 구비되어 소스 영역 및 드레인 영역을 형성할 수 있다.
제1 스위칭 트랜지스터(TR1)는 게이트 라인(GL)을 통해 인가된 스캔 신호에 대응하여 턴-온되면, 데이터 라인(DL)으로부터 공급되는 데이터 전압(Vdata)를 데이터 연결 패턴(DCP)를 통해 구동 트랜지스터(DTR)의 게이트 전극(GE)에 전달할 수 있다.
이러한 데이터 연결 패턴(DCP)은 제2 레이저 커팅 영역(LCA2)을 포함할 수 있다. 구체적으로, 데이터 연결 패턴(DCP)은 제1 스위칭 트랜지스터(TR1)과 데이터 라인(DL) 사이에 배치된 제2 레이저 커팅 영역(LCA2)을 포함할 수 있다. 본 발명의 일 실시예에 따른 발광 표시 장치는 회로 소자들 중 일부에 불량이 발생한 경우, 제2 레이저 커팅 영역(LCA2)의 데이터 연결 패턴(DCP)을 도 12에 도시된 바와 같이 레이저로 커팅함으로써, 불량이 발생한 회로 소자와 발광 소자(OLED)를 전기적으로 분리시킬 수 있다. 제2 레이저 커팅 영역(LCA2)에 구비된 데이터 연결 패턴(DCP)이 레이저로 커팅되면, 도 12에 도시된 바와 같이 구동 트랜지스터(DTR)는 데이터 라인(DL)과 전기적으로 분리될 수 있다. 이에 따라, 데이터 라인(DL)으로부터 공급되는 데이터 전압(Vdata)이 구동 트랜지스터(DTR)에 전달되지 않을 수 있다.
레퍼런스 연결 패턴(RCP)은 레퍼런스 라인(RL)과 전기적으로 연결되어 레퍼런스 라인(RL)으로부터 공급되는 기준 전압(Vref)을 구동 트랜지스터(DTR)에 전달할 수 있다. 이러한 레퍼런스 연결 패턴(RCP)은 도 13에 도시된 바와 같이 일단에서 제2 컨택홀(CH2)을 통해 제1 연결 전극(CP1)의 제3 전극 패턴(CP1-3)과 전기적으로 연결될 수 있다. 레퍼런스 연결 패턴(RCP)은 일단이 제2 컨택홀(CH2)에서 노출될 수 있으며, 제1 연결 전극(CP1)의 제3 전극 패턴(CP1-3)이 제2 컨택홀(CH2)을 덮으면서 노출된 레퍼런스 연결 패턴(RCP)의 일단과 접할 수 있다. 이에 따라, 레퍼런스 연결 패턴(RCP)은 제1 연결 전극(CP1)의 제3 전극 패턴(CP1-3)과 전기적으로 연결될 수 있다. 한편, 제1 연결 전극(CP1)의 제2 전극 패턴(CP1-2)은 도 6에 도시된 바와 같이 게이트 절연층(114)을 관통하는 제1 컨택홀(CH1)을 통해 소스 영역(S)에 배치된 제2 액티브층(ACT2)과 전기적으로 연결될 수 있다. 결과적으로, 레퍼런스 연결 패턴(RCP)은 제1 연결 전극(CP1)을 통해 구동 트랜지스터(DTR)의 소스 영역(S)에 배치된 액티브층(ACT)과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 따른 레퍼런스 연결 패턴(RCP)은 구동 트랜지스터(DTR)의 액티브층(ACT)과 동일한 층에 동일한 물질로 형성되는 것을 특징으로 한다. 구체적으로, 레퍼런스 연결 패턴(RCP)은 제1 층(RCP1) 및 제2 층(RCP2)을 포함하는 이중층 구조를 가질 수 있다. 레퍼런스 연결 패턴(RCP)의 제1 층(RCP1)은 구동 트랜지스터(DTR)의 제1 액티브층(ACT1)과 동일한 층에 동일한 물질로 이루어질 수 있다. 레퍼런스 연결 패턴(RCP)의 제1 층(RCP1)은 반도체 물질, 예컨대, 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO)로 구성될 수 있다. 또한, 레퍼런스 연결 패턴(RCP)의 제2 층(RCP2)은 구동 트랜지스터(DTR)의 제2 액티브층(ACT2)과 동일한 층에 동일한 물질로 이루어질 수 있다. 레퍼런스 연결 패턴(RCP)의 제2 층(RCP2)은 도전 물질, 예컨대, 몰리브덴 티타늄(MoTi)으로 구성될 수 있다.
레퍼런스 연결 패턴(RCP)은 적어도 일부가 게이트 라인(GL)과 중첩될 수 있다. 레퍼런스 연결 패턴(RCP)은 게이트 라인(GL)과 중첩된 영역에서 게이트 라인(GL)과 함께 제2 스위칭 트랜지스터(TR2)을 형성할 수 있다. 구체적으로, 제2 스위칭 트랜지스터(TR2)는 게이트 전극 및 액티브층을 포함할 수 있다. 제2 스위칭 트랜지스터(TR2)의 게이트 전극은 게이트 라인(GL)의 일부로 형성되고, 제2 스위칭 트랜지스터(TR2)의 액티브층은 게이트 라인(GL)과 중첩된 영역에 구비된 레퍼런스 연결 패턴(RCP)의 일부로 형성될 수 있다. 레퍼런스 연결 패턴(RCP)은 게이트 라인(GL)과 중첩된 영역에서 제1 층(RCP1)만 구비되어 채널 영역을 형성할 수 있다. 한편, 레퍼런스 연결 패턴(RCP)의 채널 영역 양측에는 제1 층(RCP1) 및 제2 층(RCP2)가 구비되어 소스 영역 및 드레인 영역을 형성할 수 있다.
제2 스위칭 트랜지스터(TR2)는 게이트 라인(GL)을 통해 인가된 스캔 신호에 대응하여 턴-온되면, 레퍼런스 라인(RL)으로부터 공급되는 기준 전압(Vref)를 레퍼런스 연결 패턴(RCP)를 통해 구동 트랜지스터(DTR)의 소스 영역(S)에 배치된 액티브층(ACT)에 전달할 수 있다.
이러한 레퍼런스 연결 패턴(RCP)은 제3 레이저 커팅 영역(LCA3)을 포함할 수 있다. 구체적으로, 레퍼런스 연결 패턴(RCP)은 제2 스위칭 트랜지스터(TR2)과 레퍼런스 라인(RL) 사이에 배치된 제3 레이저 커팅 영역(LCA3)을 포함할 수 있다. 본 발명의 일 실시예에 따른 발광 표시 장치는 회로 소자들 중 일부에 불량이 발생한 경우, 제3 레이저 커팅 영역(LCA3)의 레퍼런스 연결 패턴(RCP)을 도 15에 도시된 바와 같이 레이저로 커팅함으로써, 불량이 발생한 회로 소자와 발광 소자(OLED)를 전기적으로 분리시킬 수 있다. 제3 레이저 커팅 영역(LCA3)에 구비된 레퍼런스 연결 패턴(RCP)이 레이저로 커팅되면, 도 13에 도시된 바와 같이 구동 트랜지스터(DTR)는 레퍼런스 라인(RL)과 전기적으로 분리될 수 있다. 이에 따라, 레퍼런스 라인(RL)으로부터 공급되는 기준 전압(Vref)이 구동 트랜지스터(DTR)에 전달되지 않을 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 제2 화소 전원 연결 패턴(VDDCP2), 데이터 연결 패턴(DCP) 및 레퍼런스 연결 패턴(RCP) 중 적어도 하나를 낮은 레이저 파워에도 커팅되는 물질로 형성할 수 있다. 일 실시예로, 제2 화소 전원 연결 패턴(VDDCP2), 데이터 연결 패턴(DCP) 및 레퍼런스 연결 패턴(RCP) 중 적어도 하나는 몰리브덴 티타늄(MoTi)을 포함할 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 발광 표시 장치는 낮은 레이저 파워에도 제2 화소 전원 연결 패턴(VDDCP2), 데이터 연결 패턴(DCP) 및 레퍼런스 연결 패턴(RCP) 중 적어도 하나를 커팅할 수 있다. 본 발명의 일 실시예에 따른 발광 표시 장치는 레이저 파워 저감이 가능하다.
또한, 본 발명의 일 실시예에 따른 발광 표시 장치는 제2 화소 전원 연결 패턴(VDDCP2), 데이터 연결 패턴(DCP) 및 레퍼런스 연결 패턴(RCP) 중 적어도 하나를 커팅하기 위한 레이저 파워가 낮으므로, 상부에 형성된 발광 소자(150)가 레이저 파워로 인하여 손상되는 것을 방지할 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 표시 장치는 제2 화소 전원 연결 패턴(VDDCP2), 데이터 연결 패턴(DCP) 및 레퍼런스 연결 패턴(RCP) 중 적어도 하나를 구동 트랜지스터(DTR)의 액티브층(ACT)과 동일한 층에 동일한 물질로 형성할 수 있다. 본 발명의 일 실시예에 따른 발광 표시 장치는 제2 화소 전원 연결 패턴(VDDCP2), 데이터 연결 패턴(DCP) 및 레퍼런스 연결 패턴(RCP) 중 적어도 하나와 발광 소자(150) 간의 수직 이격 거리가 상대적으로 크므로, 레이저 파워가 발광 소자(150)에 영향을 미치지 않을 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 표시 장치는 제2 화소 전원 연결 패턴(VDDCP2), 데이터 연결 패턴(DCP) 및 레퍼런스 연결 패턴(RCP) 중 적어도 하나와 발광 소자(150)가 충분한 거리로 이격되어 있으므로, 레이저 파워가 발광 소자(150)에 도달하지 못하도록 연결 패턴과 발광 소자(150) 사이에 컬러필터와 같은 층을 별도로 구비할 필요가 없다.
또한, 본 발명의 일 실시예에 따른 발광 표시 장치는 제2 화소 전원 연결 패턴(VDDCP2), 데이터 연결 패턴(DCP) 및 레퍼런스 연결 패턴(RCP) 중 적어도 하나와 발광 소자(150) 사이에 수직 이격 거리가 충분하므로, 수평 이격 거리를 감소시킬 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 발광 표시 장치는 회로 영역(CA)의 면적을 감소시키고 발광 영역(EA)의 면적은 증가시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 표시 장치는 제2 화소 전원 연결 패턴(VDDCP2), 데이터 연결 패턴(DCP) 및 레퍼런스 연결 패턴(RCP) 중 적어도 하나를 구동 트랜지스터(DTR)의 액티브층(ACT)과 동일한 층에 형성함으로써, 다른 배선들의 설계 자유도를 확보할 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 광 추출부(140)를 구비함으로써, 발광 소자층에서 발광된 광의 광추출 효율을 향상시킬 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 발광 표시 장치는 저전력으로도 높은 발광 효율을 가질 수 있으므로, 소비전력을 저감시킬 수 있다.
한편, 본 발명의 일 실시예에 따른 발광 표시 장치는 구동 컨택부(DCT)와 웰딩 컨택부(WCT)가 제1 방향(예, X축 방향)으로 인접하게 배치될 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 발광 표시 장치는 하나의 부화소 영역에 구비된 회로 영역(CA) 내에서 구동 컨택부(DCT)와 웰딩 컨택부(WCT)가 제1 방향(예, X축 방향)과 나란한 제1 라인 상에서 인접하게 배치될 수 있다. 구동 컨택부(DCT)와 웰딩 컨택부(WCT) 각각은 적어도 일부가 제1 라인에 중첩될 수 있다. 여기서, 제1 라인은 하나의 화소(P)에 구비된 제1 내지 제4 부화소들(SP1 내지 SP4)이 배열된 제2 라인과 평행한 라인일 수 있다. 즉, 구동 컨택부(DCT)와 웰딩 컨택부(WCT)는 하나의 화소(P)에 구비된 제1 내지 제4 부화소들(SP1 내지 SP4)이 배열된 방향과 동일한 방향으로 배치될 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 구동 컨택부(DCT)와 웰딩 컨택부(WCT)를 제1 방향(예, X축 방향)으로 인접하게 배치함으로써, 회로 영역(CA)의 면적을 감소시킬 수 있다. 회로 영역(CA)의 제1 방향(예, X축 방향)의 길이는 발광 영역(EA)의 제1 방향(예, X축 방향)의 길이에 의하여 결정되므로, 임의로 줄일 수 없다. 또한, 회로 영역(CA)의 제1 방향(예, X축 방향)의 길이를 줄이게 되면, 발광 영역(EA)의 제1 방향(예, X축 방향)의 길이 역시 줄어들어 발광 영역(EA)의 면적이 감소될 수 있다. 이에, 회로 영역(CA)의 제1 방향(예, X축 방향)의 길이를 줄임으로써, 회로 영역(CA)의 면적을 감소시키는 것은 바람직하지 않다.
반면, 회로 영역(CA)의 제2 방향(예, Y축 방향)의 길이는 발광 영역(EA)의 제2 방향(예, Y축 방향)의 길이와 역관계를 가질 수 있다. 회로 영역(CA)의 제2 방향(예, Y축 방향)의 길이를 줄이면, 발광 영역(EA)의 제2 방향(예, Y축 방향)의 길이는 늘어날 수 있다. 본 발명의 일 실시예에 따른 발광 표시 장치는 구동 컨택부(DCT)와 웰딩 컨택부(WCT)를 제1 방향(예, X축 방향)으로 인접하게 배치함으로써, 회로 영역(CA)의 제2 방향(예, Y축 방향)의 길이를 줄일 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 발광 표시 장치는 발광 영역(EA)의 제2 방향(예, Y축 방향)의 길이를 증가시키고, 결과적으로 발광 영역(EA)의 면적을 증가시킬 수 있다.
한편, 본 발명의 일 실시예에 따른 발광 표시 장치는 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)과 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1) 각각에 형성된 경사면들이 서로 다른 경사도를 가질 수 있다.
구체적으로, 오버코트층(130)을 관통하는 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)은 웰딩 컨택부(WCT)을 바라보는 제1 측 및 상기 제1 측과 마주보는 제2 측에 제1 경사면(S1)이 구비되며, 제1 화소(P1)에 구비된 부화소(SP1-1)의 발광 영역(EA)을 바라보는 제3 측 및 상기 제3 측과 마주보는 제4 측에 제2 경사면(S2)이 구비될 수 있다. 본 발명의 일 실시예에 따른 발광 표시 장치는 제1 구동 컨택홀(DH1)에 형성된 제1 경사면(S1)의 제1 경사도(θ1)가 제2 경사면(S2)의 제2 경사도(θ2) 보다 크게 형성될 수 있다.
또한, 오버코트층(130)을 관통하는 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)은 구동 컨택부(DCT)을 바라보는 제1 측 및 상기 제1 측과 마주보는 제2 측에 제3 경사면(S3)이 구비되며, 제1 화소(P1)에 구비된 부화소(SP1-1)의 발광 영역(EA)을 바라보는 제3 측 및 상기 제3 측과 마주보는 제4 측에 제4 경사면(S4)이 구비될 수 있다. 본 발명의 일 실시예에 따른 발광 표시 장치는 제1 웰딩 컨택홀(WH1)에 형성된 제3 경사면(S3)의 제3 경사도(θ3)가 제4 경사면(S4)의 제4 경사도(θ4) 보다 크게 형성될 수 있다.
즉, 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)과 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)은 구동 컨택부(DCT)와 웰딩 컨택부(WCT) 사이에 형성된 경사면이 높은 경사도를 가지도록 형성될 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 발광 표시 장치는 구동 컨택부(DCT)와 웰딩 컨택부(WCT)를 제1 방향(예, X축 방향)으로 배치하면서 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)과 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)의 크기를 증가시킬 수 있다.
오버코트층(130)에 형성된 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)과 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)은 제조 공정 상 필요에 따라 크기를 증가시킬 수 있다. 특히, 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)의 제1 개구 영역(OA1) 및 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)의 제2 개구 영역(OA2) 각각의 크기를 증가시킬 수 있다. 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)의 제1 개구 영역(OA1) 및 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)의 제2 개구 영역(OA2) 각각의 크기가 증가하게 되면, 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)과 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1) 간의 거리가 줄어들 수 있다. 이때, 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)의 경사면을 형성하기 위한 하프 톤 마스크와 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)의 경사면을 형성하기 위한 하프 톤 마스크 간에 최소 간격이 확보되지 않으면, 제1 구동 컨택홀(DH1)과 제1 웰딩 컨택홀(WH1) 사이에서 경사면이 원하는 형태로 형성되지 않을 수 있으며, 이에 따라, 제1 구동 컨택홀(DH1)과 제1 웰딩 컨택홀(WH1) 각각에 형성되는 애노드 전극이 안정적으로 형성되기 어렵다.
애노드 전극을 안정적으로 형성하기 위하여 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)의 경사면을 형성하기 위한 하프 톤 마스크와 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)의 경사면을 형성하기 위한 하프 톤 마스크 간에 최소 간격을 확보하게 되면, 구동 컨택부(DCT) 및 웰딩 컨택부(WCT)가 형성된 영역의 제1 방향(예, X축 방향)의 길이가 증가될 수 있다. 발광 표시 장치는 고해상도일수록 발광 영역(EA) 및 회로 영역(CA)의 제1 방향(예, X축 방향)의 길이가 작아지므로, 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1) 및 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)을 제1 방향(예, X축 방향)으로 배치하지 못하고 제2 방향(예, Y축 방향)으로 배치하게 될 수 있다. 이러한 경우, 회로 영역(CA)의 면적 증가로 발광 영역(EA)의 면적이 감소될 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1) 및 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1) 형성시 구동 컨택부(DCT)와 웰딩 컨택부(WCT) 사이의 경사면이 높은 경사도를 가지도록 형성함으로써, 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)의 제1 경사면(S1)을 형성하기 위한 하프 톤 마스크와 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)의 제3 경사면(S3)을 형성하기 위한 하프 톤 마스크 간에 최소 간격이 확보될 수 있도록 한다. 이를 통해, 제1 구동 컨택홀(DH1)과 제1 웰딩 컨택홀(WH1) 사이에서 경사면이 원하는 형태로 형성될 수 있으며, 이에 따라, 제1 구동 컨택홀(DH1)과 제1 웰딩 컨택홀(WH1) 각각에 형성되는 애노드 전극이 안정적으로 형성될 수 있다. 더 나아가, 구동 컨택부(DCT) 및 웰딩 컨택부(WCT)가 형성된 영역의 제1 방향(예, X축 방향)의 길이를 증가시킬 필요가 없으므로, 고해상도의 발광 표시 장치에서도 구동 컨택부(DCT) 및 웰딩 컨택부(WCT)를 제1 방향(예, X축 방향)으로 인접하게 배치할 수 있다.
한편, 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)과 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)은 광 추출부(140)가 구비된 발광 영역(EA)과의 사이에 형성된 경사면이 낮은 경사도를 가지도록 형성될 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 발광 표시 장치는 회로 영역(CA)에 인접하게 배치되는 광 추출부(140)을 안정적으로 형성할 수 있다. 즉, 본 발명의 일 실시예에 따른 발광 표시 장치는 회로 영역(CA)에 인접하게 배치되는 광 추출부(140)의 형상이 변형되면서 광 추출 효율이 감소되는 것을 방지할 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 제2 애노드 전극(AE2)이 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)에서 제3 경사면(S3)을 덮도록 형성할 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 발광 표시 장치는 제2 애노드 전극(AE2) 형성시 식각액이 오버코트층(130)의 제3 경사면(S3)과 패시베이션층(118) 사이로 침투하는 것을 방지할 수 있다.
구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)과 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1) 사이에 형성된 오버코트층(130)은 도 8에 도시된 바와 같이 아래에 제1 연결 전극(CP1)의 가장자리 영역이 구비될 수 있다. 제2 애노드 전극(AE2)이 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)에서 제3 경사면(S3)을 덮지 않는 경우, 제2 애노드 전극(AE2) 형성시 식각액이 패시베이션층(118)으로 침투가 용이하다. 이때, 패시베이션층(118)에 심(seam)이 존재하면, 패시베이션층(118)의 심을 통해 식각액이 제1 연결 전극(CP1)으로 침투되어 제1 연결 전극(CP1)이 손상될 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1)에서 오버코트층(130)의 제3 경사면(S3)이 높은 경사도를 가지고 제2 애노드 전극(AE2)이 오버코트층(130)의 제3 경사면(S3)을 덮도록 형성함으로써, 식각액이 오버코트층(130)의 제3 경사면(S3)과 패시베이션층(118) 사이로 침투하는 것을 효과적으로 방지할 수 있다. 나아가, 본 발명의 일 실시예에 따른 발광 표시 장치는 패시베이션층(118)에 심이 존재하더라도 패시베이션층(118)의 심을 통해 식각액이 제1 연결 전극(CP1)으로 침투되지 않도록 하며, 결과적으로, 제1 연결 전극(CP1)이 손상되는 것을 방지할 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 표시 장치는 제1 연결 전극(CP1)이 오버코트층(130)의 제3 경사면(S3)과 중첩되지 않도록 형성할 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 발광 표시 장치는 패시베이션층(118)에 심이 발생하는 것을 최소화시킬 수 있다.
구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)과 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1) 사이에 형성된 오버코트층(130) 아래에 구비된 제1 연결 전극(CP1)의 면적을 감소시킴으로써, 오버코트층(130)의 제3 경사면(S3)과 패시베이션층(118)의 경계 영역에서 패시베이션층(118)의 단차를 감소시킬 수 있다. 이에 따라, 패시베이션층(118)은 오버코트층(130)의 제3 경사면(S3)과의 경계 영역에서 심이 발생할 가능성이 낮아질 수 있다. 패시베이션층(118)에 심이 발생하더라도, 제1 연결 전극(CP1)은 패시베이션층(118)의 심과의 거리가 멀어 식각액의 침투가 용이하지 않다.
또한, 본 발명의 일 실시예에 따른 발광 표시 장치는 제1 연결 전극(CP1)이 오버코트층(130)의 제3 경사면(S3)과 충분한 거리를 가지고 있으므로, 구동 컨택부(DCT)의 제1 구동 컨택홀(DH1)과 웰딩 컨택부(WCT)의 제1 웰딩 컨택홀(WH1) 형성시 오차가 발생하더라도 오버코트층(130)의 제3 경사면(S3)과 패시베이션층(118)의 경계 영역과 적정한 이격 거리를 확보할 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 발광 표시 장치는 식각액으로 인한 제1 연결 전극(CP1)의 손상을 최소화시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 발광 표시 장치는 웰딩 컨택부(WCT)를 사이에 두고 제2 연결 전극(CP2)과 제1 연결 전극(CP1)을 전기적으로 연결하는 제2 컨택홀(CH2) 및 제1 연결 전극(CP1)과 구동 트랜지스터(DTR)을 전기적으로 연결하는 제1 컨택홀(CH1)을 배치할 수 있다. 이를 통해, 본 발명의 일 실시예에 따른 발광 표시 장치는 구동 컨택부(DCT)와 웰딩 컨택부(WCT)를 제1 방향(예, X축 방향)으로 배치한 구조에서 회로 영역(CA)의 면적을 최소화시키고 발광 영역(EA)의 면적을 크게 증가시킬 수 있다.
한편, 본 발명의 일 실시예에 따른 발광 표시 장치는 외부 광이 광 추출부(140)에 반사될 때 나타나는 무지개 패턴(rainbow pattern)(또는 무지개 얼룩 패턴)과 방사 형태의 원형 링(ring) 패턴을 최소화시킬 수 있는 광 추출 구조를 가질 수 있다. 이하에서는 도 16a 내지 도 16c를 참조하여 무지개 패턴을 최소화시키는 광 추출 구조에 대하여 설명하도록 한다.
도 16a는 화소별 광 추출부의 회전 구조를 나타내는 도면이고, 도 16b는 도 16a에 도시된 1행j열의 화소에 구성된 광 추출부를 확대하여 나타내는 도면이며, 도 16c는 도 16a에 도시된 i행j열의 화소에 구성된 광 추출부를 확대하여 나타내는 도면이다.
발광 표시 장치는 비구동 또는 오프 상태에서 외부 광이 광 추출부(140)로 입사될 때, 광 추출부(140)의 볼록부(143)에 의하여 반사 광이 발생되고, 이는 박막의 복굴절성 효과에 따라 광 출사면을 통해 외부로 출광될 수 있다. 이러한 반사 광은 발광 소자(150)의 재질 특성과 층별 굴절률 차이로 인한 파장별 굴절 각도의 차이에 따른 빛의 분산 특성으로 인하여 무지개 색상을 가지면서 방사 형태로 퍼지는 무지개 패턴(또는 무지개 얼룩 패턴)과 방사 형태의 원형 링 패턴을 발생시킬 수 있다. 예를 들어, 반사 광은 광의 상쇄 간섭 및/또는 보강 간섭에 따라 방사 형태의 무지개 패턴과 방사 형태의 원형 링 패턴을 발생시켜 블랙 시감 특성을 저하시킬 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치에서, 광 추출부(140)는 복수의 화소(P) 각각에서 반사 광의 상쇄 간섭 및/또는 보강 간섭으로 인하여 방사 형태의 무지개 패턴과 방사 형태의 원형 링 패턴의 발생을 감소시키거나 최소화하기 위하여, 임의의 기준점을 중심으로 미리 설정된 각도로 회전(rotate)(또는 수평 회전)되도록 구성될 수 있다. 예를 들어, 복수의 화소들(P) 중 하나 이상의 화소(P)에 배치된 광 추출부(140)는 하나의 화소(P) 단위로 해당하는 화소 영역 내에서 임의의 기준점을 중심으로 0도보다 크고 60도보다 작은 회전 각도(θ3)로 회전되어 구성될 수 있다. 여기서, 회전 각도(θ3)는 오목부들(141)의 제1 틸트 라인(TL1)과 제1 직선 라인(SL1) 사이의 각도 또는 오목부들(141)의 제2 틸트 라인(TL2)과 제2 직선 라인(SL2) 사이의 각도일 수 있다. 예를 들어, 복수의 화소(P) 각각에 배치된 광 추출부(140)의 회전 각도는 0도보다 크고 60도보다 작은 회전 각도(θ3) 범위 내에서 제1 방향(예, X축 방향), 제2 방향(예, Y축 방향) 및 대각선 방향 중 하나 이상의 방향을 따라 비규칙적 또는 랜덤하게 설정될 수 있다. 예를 들어, 임의의 기준점은 화소(P)의 제1 내지 제4 부화소들(SP1 내지 SP4) 각각의 발광 영역(EA) 내에서 임의의 위치이거나 복수의 오목부들(141) 중 어느 하나의 중심부(C)일 수 있다.
도 16a를 참조하면, 본 발명의 일 실시예에 따른 발광 표시 장치는 복수의 화소 블록들(PB)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소 블록들(PB)로 분할되거나 블록화될 수 있다. 복수의 화소 블록들(PB) 각각은 복수의 화소 그룹들(PG[1,1] 내지 PG[i,j])을 포함할 수 있다. 예를 들어, 복수의 화소 블록들(PB) 각각은 iХj개(또는 i개의 행과 j개의 열)의 화소 그룹들(PG[1,1] 내지 PG[i,j])을 포함할 수 있다.
표시 영역(DA)에 배치된 복수의 화소들(P)는 복수의 화소 그룹들(PG[1,1] 내지 PG[i,j])로 그룹화될 수 있다. 예를 들어, 복수의 화소 그룹들(PG[1,1] 내지 PG[i,j]) 각각은 하나의 화소(P)로 구성될 수 있다.
본 발명의 일 실시예에 따르면, 복수의 화소 그룹들(PG[1,1] 내지 PG[i,j]) 각각의 화소(P)에 배치된 광 추출부(140) 중 하나 이상은 해당하는 화소(P) 내의 임의의 기준점을 중심으로 미리 설정된 각도로 회전되어 구성될 수 있다. 예를 들어, 복수의 화소 그룹들(PG[1,1] 내지 PG[i,j]) 각각에서, 화소(P)에 포함된 복수의 부화소들(SP) 각각에 배치된 광 추출부(140)는 해당하는 부화소 내의 어느 하나의 오목부(141)의 중심부를 중심으로 미리 설정된 각도로 회전되어 구성될 수 있다.
복수의 화소 그룹들(PG[1,1] 내지 PG[i,j]) 각각의 화소(P)에 포함된 복수의 부화소들(SP) 각각에 배치된 광 추출부(140)의 회전 각도는 동일할 수 있다. 예를 들어, 하나의 화소(P)를 구성하는 복수의 부화소들(SP) 각각에 배치된 광 추출부(140)의 회전 각도는 동일할 수 있다. 하나의 화소(P)를 구성하는 복수의 부화소들(SP) 각각에 배치된 광 추출부(140)의 회전 각도는 화소별 회전 각도일 수 있다. 예를 들어, 광 추출부(140)의 화소별 회전 각도는 하나의 화소(P)를 구성하는 복수의 부화소들(SP) 각각에 동일하게 설정된 광 추출부(140)의 회전 각도를 의미할 수 있다.
예를 들어, 화소 그룹들(PG[1,1] 내지 PG[i,j]) 중 인접한 화소 그룹에 배치된 광 추출부(140)의 화소별 회전 각도는 서로 상이할 수 있다. 예를 들어, 화소 그룹들(PG[1,1] 내지 PG[i,j]) 각각에 배치된 광 추출부(140)의 화소별 회전 각도는 서로 1도 또는 3도 이상의 차이를 가질 수 있다. 예를 들어, 화소 그룹들(PG[1,1] 내지 PG[i,j]) 중 서로 인접하지 않은 하나 이상의 화소 그룹에 배치된 광 추출부(140)의 화소별 회전 각도는 0도이거나 동일할 수 있고, 나머지 화소들에 배치된 광 추출부(140)의 화소별 회전 각도는 0도보다 크고 60보다 작은 범위 내에서 비규칙적 또는 랜덤에서 설정될 수 있다. 예를 들어, 인접한 광 추출부(140) 간의 화소별 회전 각도가 3도 이상의 차이를 가질 경우에는, 방사 형태의 무지개 패턴과 함께 발생되는 방사 형태의 원형 링 패턴의 발생이 효과적으로 억제되거나 최소화될 수 있다.
본 발명의 일 실시예에 따르면, 복수의 화소 블록들(PB) 각각에서, iХj개의 화소 그룹(PG[1,1] 내지 PG[i,j]) 각각에 배치된 광 추출부(140)의 화소 블록별 회전 각도는 화소 블록 단위로 상이하거나 랜덤하게 설정될 수 있다. 예를 들어, 복수의 화소 블록들(PB) 중 제1 방향, 제2 방향, 및 대각선 방향 중 어느 한 방향을 따라 직접적으로 바로 인접한 화소 블록들에 배치된 광 추출부(140)의 화소 블록별 회전 각도는 비대칭성, 비규칙성, 또는 랜덤성을 가질 수 있다. 예를 들어, 복수의 화소 블록들(PB) 중 제1 방향, 제2 방향, 및 대각선 방향 중 어느 한 방향을 따라 직접적으로 바로 인접한 화소 블록들에 배치된 광 추출부(140)의 화소 블록별 회전 각도는 전체적으로 서로 상이할 수 있다. 예를 들어, 복수의 화소 블록들(PB) 중 제1 방향, 제2 방향, 및 대각선 방향 중 어느 한 방향을 따라 직접적으로 바로 인접하지 않은 화소 블록들에 배치된 광 추출부(140)의 화소 블록별 회전 각도 중 일부는 0도이거나 동일할 수 있다.
예를 들어 설명하면, 도 16b 및 도 16c에 도시된 바와 같이, 1Хj(또는 1행j열)의 화소 그룹(PG[1,j])에 배치된 광 추출부(140)의 회전 각도(θ3)는 2Хj(또는 2행j열)의 화소 그룹(PG[2,j])에 배치된 광 추출부(140)의 회전 각도(θ3)와 상이할 수 있다. 예를 들어, 1Хj(또는 1행j열)의 화소 그룹(PG[1,j])에 배치된 광 추출부(140)의 회전 각도(θ3)는 2Хj(또는 2행j열)의 화소 그룹(PG[2,j])에 배치된 광 추출부(140)의 회전 각도(θ3)와 1도 또는 3도 이상의 차이를 가질 수 있다. 예를 들어, 도 16b에 도시된 1Хj(또는 1행j열)의 화소 그룹(PG[1,j])에 배치된 광 추출부(140)의 회전 각도(θ3)는 5도일 수 있다. 도 16c에 도시된 2Хj(또는 2행j열)의 화소 그룹(PG[2,j])에 배치된 광 추출부(140)의 회전 각도(θ3)는 15도일 수 있다.
따라서, 본 발명의 일 실시예에 따른 발광 표시 장치는 복수의 화소 블록들(PB) 각각에 배치된 광 추출부(140)의 화소 블록별 회전 각도가 상이하게 설정되거나 랜덤하게 설정될 수 있다. 또한, 본 발명의 일 실시예에 따른 발광 표시 장치는 복수의 화소 블록들(PB) 각각에 포함된 복수의 화소 그룹들(PG[1,1] 내지 PG[i,j]) 각각에 배치된 광 추출부(140)의 화소별 회전 각도가 상이하게 설정되거나 랜덤하게 설정될 수 있다. 더 나아가, 본 발명의 일 실시예에 따른 발광 표시 장치는 복수의 화소 그룹들(PG[1,1] 내지 PG[i,j]) 각각에 포함된 복수의 부화소들 각각에 배치된 광 추출부(140)의 부화소별 회전 각도가 상이하게 설정되거나 랜덤하게 설정될 수 있다.
이에 따라, 본 발명의 일 실시예에 따른 발광 표시 장치는 복수의 화소들(P) 각각에 배치된 광 추출부(140)에서의 반사에 의해 발생되는 반사 광의 회절 무늬가 화소(P) 단위로 변경되고, 이에 의해 복수의 화소들(P) 각각의 광 추출부(140)에서 발생되는 반사 광의 회절 무늬가 상쇄 또는 최소화되거나, 반사 광의 회절 무늬의 비규칙성 또는 랜덤성으로 인하여 반사 광의 방사 형태의 무지개 패턴과 방사 형태의 원형 링 패턴의 발생이 억제되거나 최소화될 수 있다. 본 발명의 일 실시예에 따른 발광 표시 장치는 비구동 또는 오프 상태에서 외부 광의 반사로 인하여 발생되는 블랙 시감 특성의 저하가 감소되어 리얼 블랙(real black)을 실현할 수 있다.
본 발명에 따른 발광 표시 장치는 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 명세서에 따른 발광 표시 장치는 모바일 디바이스, 영상 전화기, 스마트 와치(smart watch), 와치 폰(watch phone), 웨어러블 기기(wearable device), 폴더블 기기(foldable device), 롤러블 기기(rollable device), 벤더블 기기(bendable device), 플렉서블 기기(flexible device), 커브드 기기(curved device), 전자 수첩, 전자 책, PMP(portable multimedia player), PDA(personal digital assistant), MP3 플레이어, 모바일 의료기기, 데스크탑 PC(desktop PC), 랩탑 PC(laptop PC), 넷북 컴퓨터(netbook computer), 워크스테이션(workstation), 네비게이션, 차량용 네비게이션, 차량용 표시장치, 텔레비전, 월페이퍼(wall paper) 표시장치, 샤이니지(signage) 기기, 게임기기, 노트북, 모니터, 카메라, 캠코더, 및 가전 기기 등에 적용될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 제1 기판 110: 화소 회로층
LS: 차광층 112: 버퍼층
118: 패시베이션층 130: 오버코트층
140: 광 추출부 150: 발광 소자
180: 컬러필터 200: 봉지부
DTR: 구동 트랜지스터 DCT: 구동 컨택부
WCT: 웰딩 컨택부 CP1: 제1 연결 전극
CP2: 제2 연결 전극 VDDCP: 화소 전원 연결 패턴
DCP: 데이터 연결 패턴 RCP: 레퍼런스 연결 패턴
300: 제2 기판

Claims (16)

  1. 제1 방향으로 인접하게 배치된 발광 영역과 회로 영역을 포함하는 부화소;
    상기 부화소의 회로 영역에 구비되며, 액티브층 및 게이트 전극을 포함하는 구동 트랜지스터;
    상기 부화소의 상기 발광 영역에 구비되고 애노드 전극, 발광층 및 캐소드 전극을 포함하는 발광 소자;
    상기 부화소의 구동 트랜지스터에 화소 전원을 공급하는 화소 전원 라인; 및
    상기 화소 전원 라인과 상기 부화소의 구동 트랜지스터를 연결하는 화소 전원 연결 패턴을 포함하고,
    상기 화소 전원 연결 패턴은 제1 레이저 커팅 영역을 포함하며, 상기 구동 트랜지스터의 액티브층과 동일한 층에 동일한 물질로 이루어지는 발광 표시 장치.
  2. 제1항에 있어서, 상기 화소 전원 연결 패턴은,
    상기 화소 전원 라인과 전기적으로 연결되고 상기 발광 영역과 상기 구동 트랜지스터 사이에서 제2 방향으로 연장된 제1 화소 전원 연결 패턴; 및
    상기 제1 화소 전원 연결 패턴과 상기 구동 트랜지스터를 연결하는 제2 화소 전원 연결 패턴을 포함하는 발광 표시 장치.
  3. 제2항에 있어서,
    상기 제2 화소 전원 연결 패턴은 상기 제1 레이저 커팅 영역을 포함하며, 상기 구동 트랜지스터의 액티브층과 동일한 층에 동일한 물질로 이루어지는 발광 표시 장치.
  4. 제2항에 있어서,
    상기 제2 화소 전원 연결 패턴은 상기 구동 트랜지스터의 액티브층으로부터 연장되어 제1 컨택홀을 통해 상기 제1 화소 전원 연결 패턴과 전기적으로 연결되는 발광 표시 장치.
  5. 제2항에 있어서,
    상기 제2 화소 전원 연결 패턴은 상기 발광 소자의 애노드 전극과 중첩되지 않는 발광 표시 장치.
  6. 제2항에 있어서,
    상기 제1 화소 전원 연결 패턴은 상기 구동 트랜지스터의 게이트 전극과 동일한 층에 동일한 물질로 이루어지는 발광 표시 장치.
  7. 제1항에 있어서,
    상기 액티브층은 반도체 물질로 이루어진 제1 액티브층 및 상기 제1 액티브층 상에 구비되며 도전 물질로 이루어진 제2 액티브층을 포함하는 발광 표시 장치.
  8. 제7항에 있어서,
    상기 제1 액티브층은 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO)로 이루어지고, 제2 액티층은 몰리브덴 티타늄(MoTi)으로 이루어진 발광 표시 장치.
  9. 제1항에 있어서,
    상기 회로 영역에 구비되며, 상기 발광 소자의 애노드 전극과 상기 구동 트랜지스터를 전기적으로 연결하기 위한 구동 컨택부; 및
    상기 회로 영역에 구비되며, 상기 부화소와 인접하게 배치된 인접 부화소에 구비된 발광 소자의 애노드 전극과 상기 구동 트랜지스터를 전기적으로 연결하기 위한 웰딩 컨택부를 더 포함하고,
    상기 구동 컨택부 및 상기 웰딩 컨택부 중 적어도 하나는 상기 제1 레이저 커팅 영역과의 사이에 상기 구동 트랜지스터가 구비되는 발광 표시 장치.
  10. 제9항에 있어서,
    상기 구동 컨택부 및 상기 웰딩 컨택부는 제2 방향으로 인접하게 배치된 발광 표시 장치.
  11. 제9항에 있어서,
    기준 전압 인가되는 레퍼런스 라인; 및
    상기 레퍼런스 라인과 연결되어 상기 부화소의 구동 트랜지스터에 상기 기준 전압을 전달하는 레퍼런스 연결 패턴을 더 포함하고,
    상기 레퍼런스 연결 패턴은 제2 레이저 커팅 영역을 포함하며, 상기 구동 트랜지스터의 액티브층과 동일한 층에 동일한 물질로 이루어지는 발광 표시 장치.
  12. 제11항에 있어서,
    상기 구동 컨택부 및 상기 웰딩 컨택부 중 적어도 하나는 상기 제2 레이저 커팅 영역과 상기 구동 트랜지스터 사이에 배치되는 발광 표시 장치.
  13. 제11항에 있어서,
    상기 구동 컨택부는 상기 구동 트랜지스터와 전기적으로 연결된 제1 연결 전극을 포함하고,
    상기 웰딩 컨택부는 상기 제1 연결 전극과 다른 층에 구비되어 상기 구동 트랜지스터와 전기적으로 연결된 제2 연결 전극을 포함하며,
    상기 레퍼런스 연결 패턴은 상기 제1 연결 전극 및 상기 제2 연결 전극 중 적어도 하나를 통해 상기 구동 트랜지스터의 액티브층과 전기적으로 연결되는 발광 표시 장치.
  14. 제9항에 있어서,
    데이터 전압이 인가되는 데이터 라인; 및
    상기 데이터 라인과 연결되어 상기 부화소의 구동 트랜지스터에 상기 데이터 전압을 전달하는 데이터 연결 패턴을 더 포함하고,
    상기 데이터 연결 패턴은 제3 레이저 커팅 영역을 포함하며, 상기 구동 트랜지스터의 액티브층과 동일한 층에 동일한 물질로 이루어지는 발광 표시 장치.
  15. 제14항에 있어서,
    상기 구동 컨택부 및 상기 웰딩 컨택부 중 적어도 하나는 상기 제3 레이저 커팅 영역과 상기 구동 트랜지스터 사이에 배치되는 발광 표시 장치.
  16. 제14항에 있어서,
    상기 데이터 연결 패턴은 일단에서 제2 컨택홀을 통해 상기 구동 트랜지스터의 게이트 전극과 전기적으로 연결되고, 타단에서 제3 컨택홀을 통해 상기 데이터 라인과 전기적으로 연결되는 발광 표시 장치.
KR1020220176200A 2022-12-15 2022-12-15 발광 표시 장치 KR20240093193A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US18/529,167 US20240206244A1 (en) 2022-12-15 2023-12-05 Light emitting display apparatus
GBGB2318682.8A GB202318682D0 (en) 2022-12-15 2023-12-06 Light emitting display apparatus
CN202311702955.7A CN118215333A (zh) 2022-12-15 2023-12-11 发光显示装置
DE102023135104.4A DE102023135104A1 (de) 2022-12-15 2023-12-14 Lichtemittierende anzeigevorrichtung

Publications (1)

Publication Number Publication Date
KR20240093193A true KR20240093193A (ko) 2024-06-24

Family

ID=

Similar Documents

Publication Publication Date Title
JP7314380B2 (ja) 表示装置
CN110047378B (zh) 显示装置
KR20210130121A (ko) 발광 표시 장치
KR102126552B1 (ko) 표시 장치
CN110010623B (zh) 显示装置
CN110010624B (zh) 显示装置
KR102595735B1 (ko) 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
TWI766481B (zh) 包含觸控感測器的有機發光二極體顯示裝置及其製造方法
US11276838B2 (en) Light emitting display apparatus
JP2023156384A (ja) 表示装置
KR20210057993A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20210059323A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20160042679A (ko) 유기전계 발광소자
KR20240093193A (ko) 발광 표시 장치
KR20240091630A (ko) 발광 표시 장치
KR20240093187A (ko) 발광 표시 장치
US20240206254A1 (en) Light emitting display apparatus
US20240206263A1 (en) Light emitting display apparatus
JP2024086630A (ja) 発光表示装置
US20240206244A1 (en) Light emitting display apparatus
JP2024086631A (ja) 発光表示装置
US20220199681A1 (en) Light-emitting display device
US20220293684A1 (en) Display device
US20230209882A1 (en) Transparent display apparatus
KR20240048790A (ko) 발광 표시 장치