KR20240081511A - 표시 장치 및 표시 장치 제조 방법 - Google Patents

표시 장치 및 표시 장치 제조 방법 Download PDF

Info

Publication number
KR20240081511A
KR20240081511A KR1020220161789A KR20220161789A KR20240081511A KR 20240081511 A KR20240081511 A KR 20240081511A KR 1020220161789 A KR1020220161789 A KR 1020220161789A KR 20220161789 A KR20220161789 A KR 20220161789A KR 20240081511 A KR20240081511 A KR 20240081511A
Authority
KR
South Korea
Prior art keywords
layer
electron transport
light emitting
inorganic
disposed
Prior art date
Application number
KR1020220161789A
Other languages
English (en)
Inventor
유경태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220161789A priority Critical patent/KR20240081511A/ko
Priority to US18/506,490 priority patent/US20240179988A1/en
Priority to CN202323230685.2U priority patent/CN221710365U/zh
Publication of KR20240081511A publication Critical patent/KR20240081511A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H10K50/166—Electron transporting layers comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제1 화소 영역, 제2 화소 영역, 제3 화소 영역이 정의된 제1 베이스 기판, 및 상기 제1 베이스 기판 상에 배치되며, 상기 제1 내지 제3 화소 영역들 각각에 대응하여 배치된 제1 내지 제3 발광 소자들을 포함하는 표시 소자층을 포함하고, 상기 제1 내지 제3 발광 소자들 각각은, 제1 전극, 상기 제1 전극 상에 배치되는 제1 층, 상기 제1 층 상에 배치되는 제1 무기층, 상기 제1 무기층 상에 배치되는 발광층, 상기 발광층 상에 배치되는 제2 층, 및 상기 제2 층 상에 배치되는 제2 전극을 포함하고, 상기 제1 층 및 상기 제2 층 중 어느 하나는 정공 수송 영역이고, 나머지 하나는 전자 수송 영역인 표시 장치 및 이의 제조 방법에 관한 것이다.

Description

표시 장치 및 표시 장치 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 표시 장치 및 표시 장치 제조 방법에 관한 것으로, 보다 상세하게는 수명 특성 및 발광 효율이 향상된 발광 소자를 포함하는 표시 장치 및 이의 제조 방법에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 이러한 표시장치에서는 유기 화합물을 포함하는 발광 재료를 발광시켜서 표시를 실현하는 소위 자발광형의 표시소자를 사용하고 있다.
또한, 표시 장치의 색재현성을 개선하기 위하여 양자점을 발광 재료로 사용한 발광 소자에 대한 개발이 진행되고 있으며, 양자점을 이용한 발광 소자의 휘도 및 수명을 개선하는 것이 요구되고 있다.
본 발명의 일 목적은 발광 소자의 휘도 및 수명이 개선된 발광 소자를 포함하는 표시 장치를 제공하는 것이다.
또한, 본 발명의 목적은 상술한 표시 장치를 제조하는 방법을 제공하는 것이다.
일 실시예의 표시 장치는 제1 색 광을 방출하는 제1 화소 영역, 상기 제1 색 광과 상이한 제2 색 광을 방출하는 제2 화소 영역, 및 상기 제1 색 광 및 상기 제2 색 광과 상이한 제3 색 광을 방출하는 제3 화소 영역이 정의된 제1 베이스 기판, 상기 제1 베이스 기판 상에 배치되며, 상기 제1 내지 제3 화소 영역들 각각에 대응하여 배치된 제1 내지 제3 발광 소자들을 포함하는 표시 소자층을 포함하고, 상기 제1 내지 제3 발광 소자들 각각은 제1 전극, 상기 제1 전극 상에 배치되는 제1 층, 상기 제1 층 상에 배치되는 제1 무기층, 상기 제1 무기층 상에 배치되는 발광층, 상기 발광층 상에 배치되는 제2 층 및 상기 제2 층 상에 배치되는 제2 전극을 포함하고, 상기 제1 층 및 상기 제2 층 중 어느 하나는 정공 수송 영역이고, 나머지 하나는 전자 수송 영역일 수 있다.
일 실시예의 표시 장치 제조 방법은 제1 전극 및 상기 제1 전극의 일부를 노출 시키는 화소 정의막이 배치된 예비 기판을 제공하는 단계, 상기 화소 정의막에 대응하게 패터닝된 전사 패턴이 형성된 마스터 기판을 준비하는 단계, 상기 전사 패턴을 상기 화소 정의막 상에 전사하는 단계, 상기 노출된 제1 전극 상에 제1 층을 형성하는 단계, 상기 제1 층 상에 제1 무기층을 증착하는 단계, 상기 전사 패턴을 제거 하는 단계, 상기 제1 무기층 상에 잉크젯 프린팅법으로 발광층을 형성하는 단계, 상기 발광층 상에 제2 층을 형성하는 단계 및 상기 제2 층 상에 제2 전극을 형성하는 단계를 포함하고, 상기 제1 층을 형성하는 단계는, 정공 수송 물질 또는 전자 수송 물질로 이루어진 증착막을 형성하는 단계를 포함할 수 있다.
일 실시예들은 발광층과 발광층의 하부 막 사이에 무기층을 포함하여 발광 소자의 발광 효율 및 수명 특성이 향상됨에 따라 이미지의 품질이 향상된 표시 장치 및 이의 제조 방법을 제공 할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 일 부분을 확대하여 나타낸 평면도이다.
도 4a 및 도 4b 각각은 일 실시예에 따른 표시 장치의 일부를 확대하여 나타낸 단면도이다.
도 5a 내지 도 5d 및 도 6a 내지 도 6d는 각각 일 실시예에 따른 발광 소자를 개략적으로 나타낸 단면도들이다.
도 7a 내지 도 7j, 도 8a 및 도 8b 각각은 일 실시예의 표시 장치 제조 방법을 설명하기 위한 단면도 들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
한편, 본 출원에서 "직접 배치"된다는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 배치"된다는 것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
동일한 도면 부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다. 본 명세서에서 "상에 배치되는" 것은 어느 하나의 부재의 상부뿐 아니라 하부에 배치되는 경우도 나타내는 것일 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시 장치 및 이의 제조 방법에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 2는 도 1의 I-I'선에 대응하는 부분을 개략적으로 나타낸 단면도이다.
일 실시예의 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(DD)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 표시 장치일 수 있다. 또한, 표시 장치(DD)는 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 스마트폰, 태블릿, 및 카메라와 같은 중소형 제품에 사용되는 것일 수 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 장치로도 채용될 수 있다.
도 1 및 이하 도면들에서는 제1 방향축(DR1) 내지 제3 방향축(DR3)을 도시하였으며, 본 명세서에서 설명되는 제1 내지 제3 방향들(DR1, DR2, DR3, DR4)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 또한 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 제1 내지 제3 방향으로 설명될 수 있으며, 동일한 도면 부호가 사용될 수 있다.
본 명세서에서 표시 장치(DD)의 두께 방향은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면에 대한 법선 방향인 제3 방향축(DR3)과 나란한 방향일 수 있다. 본 명세서에서, 표시 장치(DD)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)을 기준으로 정의될 수 있다. 본 명세서에서 "평면 상에서"는 제3 방향축(DR3) 방향에서 바라본 상태로 정의될 수 있다. 본 명세서에서 "단면 상에서"는 제1 방향축(DR1) 방향 또는 제2 방향축(DR2) 방향에서 바라본 상태로 정의될 수 있다.
도 1을 참조하면, 일 실시예의 표시 장치(DD)는 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상이 표시되는 영역일 수 있다. 비표시 영역(NDA)은 영상이 표시되지 않는 영역일 수 있다. 일 실시예에서, 표시 영역(DA)에는 유닛 화소들(PXU)이 배치될 수 있고, 비표시 영역(NDA)에는 유닛 화소들(PXU)이 미-배치될 수 있다. 비표시 영역(NDA)에는 유닛 화소들(PXU)를 구동하기 위한 복수의 배선 및 구동 회로가 배치될 수 있다.
도 1에 도시된 유닛 화소들(PXU)은 화소행과 화소열을 정의할 수 있다. 유닛 화소(PXU)는 최소의 반복단위로 적어도 하나의 화소를 포함할 수 있다. 유닛 화소(PXU)는 서로 다른 색의 광을 제공하는 복수 개의 화소들을 포함할 수 있다.
일 실시예에서, 표시 영역(DA)은 사각 형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시 영역(DA)의 형상과 비표시 영역(NDA)의 형상은 상대적으로 디자인될 수 있다. 또한, 표시 장치(DD)의 전면인 표시면에 비표시 영역(NDA)이 존재하지 않을 수도 있다.
도 2를 참조하면, 일 실시예의 표시 장치(DD)는 표시 패널(DP) 및 광학부재(PP)를 포함할 수 있다.
일 실시예의 표시 패널(DP)은 발광형 표시 패널일 수 있다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널, 무기 발광 표시 패널, 또는 퀀텀닷(quantum dot) 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있고, 무기 발광 표시 패널의 발광층은 무기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
표시 패널(DP)은 제1 베이스 기판(BS1), 회로층(DP-CL), 및 표시 소자층(DP-EL)을 포함할 수 있다.
제1 베이스 기판(BS1)은 회로층(DP-CL) 및 표시 소자층(DP-EL)이 배치되는 베이스 면을 제공하는 부재일 수 있다. 제1 베이스 기판(BS)은 단층 또는 다층을 포함할 수 있다. 예를 들어, 제1 베이스 기판(BS)은 고분자 수지층, 접착층, 및 고분자 수지층의 3층 구조를 포함할 수 있다. 예를 들어, 고분자 수지층은 폴리이미드(polyimide)계 수지를 포함할 수 있다. 또한, 고분자 수지층은 아크릴레이트(acrylate)계 수지, 메타크릴레이트(methacrylate)계 수지, 폴리이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지, 및 페릴렌(perylene)계 수지 중 적어도 하나를 포함하는 것일 수 있다. 본 명세서에서, 폴리이미드계 수지는 폴리이미드의 작용기를 포함하는 것을 의미한다. 또한, 아크릴레이트계 수지, 메타크릴레이트계 수지, 폴리이소프렌계 수지, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지, 페릴렌계 수지에 대해서도 동일한 설명이 적용될 수 있다. 그밖에 제1 베이스 기판(BS)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 제1 베이스 기판(BS1)은 용이하게 벤딩되거나 폴딩될 수 있는 플렉서블(flexible) 기판일 수 있다.
회로층(DP-CL)은 제1 베이스 기판(BS1) 상에 배치되고, 회로층(DP-CL)은 복수의 트랜지스터들(미도시)을 포함하는 것일 수 있다. 회로층(DP-CL)은 절연층, 반도체 패턴, 도전 패턴, 및 신호 라인 등을 포함할 수 있다. 예를 들어, 회로층(DP-CL)은 표시 소자층(DP-EL)의 발광 소자를 구동하기 위한 스위칭 트랜지스터 및 구동 트랜지스터를 포함하는 것일 수 있다.
표시 소자층(DP-EL)은 회로층(DP-CL) 상에 배치되고, 표시 소자층(DP-EL)은 복수 개의 발광 소자들(ED-1, ED-2, ED-3, 도 4a 참조)을 포함하는 것일 수 있다. 표시 소자층(DP-EL)에 관한 자세한 설명은 후술한다.
광학부재(PP)는 표시 패널(DP) 상에 배치되어, 외부 광에 의한 표시 패널(DP)에서의 반사광을 제어할 수 있다. 예를 들어, 광학부재(PP)는 컬러필터층을 포함하는 것이거나 또는 편광층을 포함하는 것일 수 있다. 다만, 본 발명의 다른 일 실시예에 따르면, 광학부재(PP)는 생략될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 일 부분을 확대하여 나타낸 평면도이다. 도 3에는 일 실시예의 표시 장치 중 표시 영역의 일부를 확대하여 도시하였다. 도 4a 및 도 4b 각각은 일 실시예에 따른 표시 장치의 일부를 확대하여 나타낸 단면도이다. 도 4a 및 도 4b 각각에는 도 3의 II-II'선에 대응하는 부분을 나타내었다.
도 3에 도시된 바와 같이, 유닛 화소들(PXU)은 제1 방향(DR1) 및 제2 방향(DR2)으로 각각 나열될 수 있다. 일 실시예에서 유닛 화소(PXU)는 서로 다른 색의 광을 방출하는 제1 화소, 제2 화소, 및 제3 화소를 포함할 수 있다. 제1 화소, 제2 화소, 및 제3 화소는 적색 광, 녹색 광, 청색 광을 각각 출력할 수 있다. 도 3에는 제1 화소, 제2 화소, 및 제3 화소 각각을 대표하여 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B)을 도시하였다.
제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)은 서로 다른 색의 광을 방출할 수 있다. 제1 화소 영역(PXA-R)는 제1 색 광을 방출할 수 있고, 제2 화소 영역(PXA-G)은 제2 색 광을 방출할 수 있으며, 제3 화소 영역(PXA-B)은 제3 색 광을 방출할 수 있다. 예를 들어, 제1 화소 영역(PXA-R)은 제1 파장의 광을 방출할 수 있고, 제2 화소 영역(PXA-G)은 상기 제1 파장과 상이한 제2 파장의 광을 방출할 수 있다. 제3 화소 영역(PXA-B)은 제1 파장 및 제2 파장과 상이한 제3 파장의 광을 방출할 수 있다.
제1 화소 영역(PXA-R)은 적색 화소 영역으로, 예를 들어 발광 파장이 620 nm 이상 700 nm 이하인 광을 발광할 수 있다. 제2 화소 영역(PXA-G)은 녹색 화소 영역으로, 예를 들어 발광 파장이 500 nm 이상 600 nm 이하인 광을 발광할 수 있다. 제3 화소 영역(PXA-B)은 청색 화소 영역으로, 예를 들어 발광 파장이 410 nm 이상 480 nm 이하인 광을 발광할 수 있다.
제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B) 사이에 비화소 영역(NPXA)이 배치된다. 비화소 영역(NPXA)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)을 에워쌀 수 있다. 비화소 영역(NPXA)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)의 경계를 설정하며, 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B) 사이의 혼색을 방지할 수 있다.
도 3을 참조하면, 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)이 동일한 행에 배치될 수 있다. 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)은 제1 방향(DR1)을 따라 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B)의 순서로 번갈아 가며 배열된 것일 수 있다. 또한, 복수 개의 제1 화소 영역들(PXA-R), 복수 개의 제2 화소 영역들(PXA-G), 및 복수 개의 제3 화소 영역들(PXA-B)이 각각 제2 방향(DR2)을 따라 정렬된 것일 수 있다. 다만, 이는 예시적인 것이며, 제1 내지 제3 화소 영역들(PXA-R, PXA-B, PXA-G)의 배치는 다양하게 변경될 수 있다. 예를 들어, 제1 화소 영역(PXA-R)과 제3 화소 영역(PXA-B)은 동일한 행에 배치되고, 제2 화소 영역(PXA-G)은 제1 화소 영역(PXA-R) 및 제3 화소 영역(PXA-B)과 다른 행에 배치될 수 있다.
한편, 도 3은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)의 배열 형태를 예시적으로 도시한 것으로, 이에 한정되지 않고 다양한 형태로 배열될 수 있다. 일 실시예에서, 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)은 펜타일(PENTILE®) 배열 형태, 또는 다이아몬드(Diamond PixelTM) 배열 형태를 갖는 것일 수도 있다.
일 실시예에서, 제1 내지 제3 화소 영역들(PXA-R, PXA-B, PXA-G)은 평면 상에서 동일한 면적을 가질 수 있다. 하지만 실시예가 이에 제한되는 것은 아니며, 제1 내지 제3 화소 영역들(PXA-R, PXA-B, PXA-G)은 평면 상에서 서로 상이한 면적을 가질 수 있다. 예를 들어, 제1 화소 영역(PXA-R)이 가장 큰 면적을 가질 수 있고, 제3 화소 영역(PXA-B)이 가장 작은 면적을 가질 수도 있다.
제1 내지 제3 화소 영역들(PXA-B, PXA-G, PXA-R)은 평면 상에서 다양한 형상을 가질 수 있다. 도 3에는 평면 상에서 실질적으로 사각형상을 갖는 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B)을 도시하였으나, 이에 반드시 제한되는 것은 아니다. 제1 내지 제3 화소 영역들(PXA-R, PXA-B, PXA-G) 각각은 마름모 또는 오각형과 같은 다른 형상의 다각형 형상, 또는 원형 등의 형상을 가질 수 있다. 또는, 제1 내지 제3 화소 영역들(PXA-R, PXA-B, PXA-G) 각각은 코너 영역이 둥근 직사각형 형상을 가질 수 있다. 일부 실시예에서, 제1 내지 제3 화소 영역들(PXA-R, PXA-B, PXA-G)은 평면 상에서 상이한 형상일 수도 있다.
본 발명의 표시 장치(DD, 도 1 참조)에서 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)의 형상, 면적, 배열 등은 방출되는 광의 컬러나, 표시 장치(DD, 도 1 참조)의 크기, 구성에 따라 다양하게 디자인 될 수 있으며, 도 3에 도시된 실시예에 한정되지 않는다.
도 4a 및 도 4b를 참조하면, 일 실시예에 따른 표시 장치(DD, DD-a)는 표시 패널(DP) 및 표시 패널(DP) 상에 배치된 광학부재(PP)를 포함할 수 있다. 표시 패널(DP)은 제1 베이스 기판(BS1), 회로층(DP-CL), 및 표시 소자층(DP-EL)을 포함할 수 있다. 도 2에서 설명한 구성과 동일한 구성에 대해 동일한 참조 부호를 사용하며, 중복된 설명은 생략한다.
일 실시예에서, 표시 소자층(DP-EL)은 발광 소자(ED, ED')를 포함할 수 있다. 발광 소자(ED, ED')은 회로층(DP-CL) 상에 배치된 제1 전극(EL1, EL1'), 제1 전극(EL1, EL1')과 마주하는 제2 전극(EL2, EL2'), 및 제1 전극(EL1, EL1')과 제2 전극(EL2, EL2') 사이에 배치된 발광층(EML)을 포함할 수 있다. 발광층(EML) 하부, 즉 제1 전극(EL1, EL1')과 발광층(EML) 사이에는 제1 층(HTR, ETR')이 배치될 수 있다. 발광층(EML) 상부, 즉 제 2 전극(EL2, EL2')과 발광층(EML) 사이에는 제2 층(ETR, HTR')이 배치될 수 있다.
본 발명의 일 실시예에 따르면, 제1 층(HTR, ETR')과 발광층(EML) 사이에는 제1 무기층(IL1, IL1')이 제공될 수 있다. 제1 층(HTR, ETR')이 복수의 층들을 포함하는 경우, 복수의 층들 중 인접하는 층들 사이에는 제2 무기(IL2, 도 5b)층이 제공될 수 있다. 예를 들어, 제1 층(HTR, ETR')은 복수의 서브층들을 포함할 수 있으며, 복수의 서브층들 중 서로 인접하는 서브층들 사이에는 제2 무기층이 배치될 수 있다.
일 실시예의 발광 소자(ED, ED')는 제1 층(HTR, ETR')과 발광층(EML) 사이에 배치된 층들의 계면에 무기층들을 포함하여 향상된 휘도 및 수명 특성을 나타내며 우수한 색재현성을 나타낼 수 있다. 이에 의해 일 실시예의 표시 장치(DD, DD-a)는 우수한 표시 품질을 나타낼 수 있다. 또한, 일 실시예의 발광 소자(ED, ED')는 발광층(EML)과 제2 층(ETR, HTR') 사이에 제3 무기층을 더 포함할 수도 있다.
일 실시예의 발광 소자(ED 또는 ED')는 제1 전극(EL1 또는 EL1'), 제1 층(HTR 또는 ETR'), 발광층(EML), 제2 층(ETR 또는 HTR'), 및 제2 전극(EL2 또는 EL2')이 회로층(DP-CL) 상에 순차적으로 적층된 구조를 포함할 수 있다. 제1 층(HTR 또는 ETR') 및 제 2층(ETR 또는 HTR') 중 어느 하나는 정공 수송 영역이고, 나머지 하나는 전자 수송 영역일 수 있다. 예를 들어, 제1 층이 정공 수송 영역인 경우 제2 층은 전자 수송 영역일 수 있다. 제1 층이 전자 수송 영역인 경우에는 제2 층이 정공 수송 영역일 수 있다.
발광 소자(ED 또는 ED')은 광을 출사하는 방향을 기준으로 발광층의 상부 및 하부에 배치되는 정공 수송 영역 및 전자 수송 영역의 위치에 따라 제1 구조의 발광 소자(ED) 및 제2 구조의 발광 소자(ED')로 구분될 수 있다.
도 4a를 참조하면, 제1 구조의 발광 소자(ED)는 제1 전극(EL1)에서 제2 전극(EL2) 방향으로 광을 출사할 수 있으며, 광을 출사하는 방향을 기준으로 정공 수송 영역(HTR)이 발광층(EML)의 하부에 배치되고, 전자 수송 영역(ETR)이 발광층(EML)의 상부에 배치될 수 있다. 제1 구조의 발광 소자(ED)에서는 정공 수송 영역(HTR)이 제1 층에 해당하고, 전자 수송 영역(ETR)이 제2 층에 해당할 수 있다.
도 4b를 참조하면, 제2 구조의 발광 소자(ED')는 제1 전극(EL1')에서 제2 전극(EL2') 방향으로 광을 출사할 수 있으며, 광을 출사하는 방향을 기준으로 전자 수송 영역(ETR')이 발광층(EML')의 하부에 배치되고, 정공 수송 영역(HTR')이 발광층(EML')의 상부에 배치되는 인버티드(Inverted) 소자 구조를 가질 수 있다. 제2 구조의 발광 소자(ED')에서는 전자 수송 영역(ETR')이 제1 층에 해당하고, 정공 수송 영역(HTR')이 제2 층에 해당할 수 있다.
먼저 도 4a를 참조하여 제1 구조의 발광 소자(ED)를 포함하는 표시 소자층(DP-EL)을 설명한다.
도 4a에 도시된 바와 같이, 표시 소자층(DP-EL)은 제1 구조의 발광 소자(ED), 화소 정의막(PDL), 및 봉지층(TFE)을 포함할 수 있다. 제1 구조의 발광 소자(ED)는 제1 내지 제3 화소 영역(PXA-R, PXA-G, PXA-B)에 각각 대응하는 발광 소자들(ED-1, ED-2, ED-3)을 포함할 수 있다.
발광 소자들(ED-1, ED-2, ED-3)은 제1 발광 소자(ED-1), 제2 발광 소자(ED-2), 및 제3 발광 소자(ED-3)를 포함할 수 있다. 제1 내지 제3 발광 소자들(ED-1, ED-2, ED-3) 각각은 회로층(DP-CL) 상에 순차적으로 적층된 제1 전극(EL1), 정공 수송 영역(HTR), 발광층(EML), 전자 수송 영역(ETR), 및 제2 전극(EL2)을 포함할 수 있다. 제1 발광 소자(ED-1)은 제1 화소 영역(PXA-R)과 중첩하여 배치되고, 제2 발광 소자(ED-2)는 제2 화소 영역(PXA-G)과 중첩하여 배치되며, 제3 발광 소자(ED-3)는 제3 화소 영역(PXA-B)와 중첩하여 배치될 수 있다.
제1 전극(EL1)은 회로층(DP-CL) 상에 배치될 수 있다. 제1 전극(EL1)은 복수 개로 제공되고, 제1 전극들(EL1)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 각각 대응되어 서로 이격된 패턴을 이루며 배치될 수 있다. 일 실시예에서, 제1 전극들(EL1) 각각은 애노드일 수 있다.
화소 정의막(PDL)은 회로층(DP-CL) 상에 배치될 수 있다. 화소 정의막(PDL)에는 개구부들(OH1, OH2, OH3)이 정의될 수 있다. 개구부들(OH1, OH2, OH3) 각각은 제1 전극들(EL1) 중 대응되는 제1 전극의 적어도 일부를 노출시킬 수 있다. 개구부들(OH1, OH2, OH3)은 제1 개구부(OH1), 제2 개구부(OH2), 및 제3 개구부(OH3)를 포함할 수 있다. "2개 구성들이 대응된다"는 것은 평면 상에서 보았을 때 2개 구성들이 중첩한다는 것을 의미하며 동일한 면적으로 제한되지 않는다.
화소 정의막(PDL)에는 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B)에 대응하는 발광 영역들(EA1, EA2, EA3)이 정의될 수 있다. 제1 전극들(EL1) 중 제1 개구부(OH1)에 의해 화소 정의막(PDL)으로부터 노출된 영역은 제1 발광 영역(EA1)으로 정의될 수 있다. 제1 전극들(EL1) 중 제2 개구부(OH2)에 의해 화소 정의막(PDL)으로부터 노출된 영역은 제2 발광 영역(EA2)으로 정의될 수 있다. 제1 전극들(EL1) 중 제3 개구부(OH3)에 의해 화소 정의막(PDL)으로부터 노출된 영역은 제3 발광 영역(EA3)으로 정의될 수 있다.
제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)은 화소 정의막(PDL)으로 구분되는 영역들일 수 있다. 제1 내지 제3 발광 영역들(EA1, EA2, EA3) 사이의 영역, 즉 화소 정의막(PDL)이 배치된 영역은 비발광 영역(NEA)으로 정의될 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3) 각각은 제1 화소 영역(PXA-R), 제2 화소 영역(PXA-G), 및 제3 화소 영역(PXA-B) 각각에 대응하는 것일 수 있다. 발광 영역들(EA1, EA2, EA3)은 화소 영역들(PXA-R, PXA-G, PXA-B)과 중첩할 수 있다. 평면 상에서, 발광 영역들(EA1, EA2, EA3)의 면적은 화소 영역들(PXA-R, PXA-G, PXA-B)의 면적과 동일할 수 있다. 다만, 실시예가 이에 한정되는 것은 아니며, 평면 상에서 발광 영역들(EA1, EA2, EA3)의 면적은 화소 영역들(PXA-R, PXA-G, PXA-B)의 면적보다 작은 것일 수 있다.
일 실시예에서, 화소 정의막(PDL)의 상면(PDL-U)은 상대적으로 강한 발액성을 갖고, 개구부들(OH1, OH2, OH3)과 맞닿는 측면은 상대적으로 약한 발액성, 즉 친액성을 가질 수 있다. 예를 들어, 화소 정의막(PDL)의 상면(PDL-U)은 발광층(EML)을 형성하기 위해 인접하는 개구부들(OH1, OH2, OH3)에 발광 물질을 포함하는 잉크를 주입하는 공정 시 잉크들의 혼입을 방지하고 균일한 도포를 위해 상대적으로 높은 접촉각을 가질 수 있다. 화소 정의막(PDL)의 측면은 개구부들(OH1, OH2, OH3)에 주입되는 잉크의 젯팅성을 향상키기 위하여 상대적으로 낮은 접촉각을 갖는 것일 수 있다.
정공 수송 영역(HTR)은 제1 전극들(EL1) 상에 배치될 수 있다. 일 실시예의 정공 수송 영역(HTR)은 정공 수송 물질로 이루어진 증착막을 포함할 수 있다. 정공 수송 영역(HTR)은 화소 정의막(PDL)에 정의된 개구부들(OH1, OH2, OH3) 내에 각각 패터닝되어 제공되는 제1 내지 제3 정공 수송 영역들(HTR1, HTR2, HTR3)을 포함할 수 있다. 제1 정공 수송 영역(HTR1)은 제1 발광 영역(EA1)과 중첩하는 제1 개구부(OH1) 내에 제공될 수 있다. 제2 정공 수송 영역(HTR2)은 제2 발광 영역(EA2)과 중첩하는 제2 개구부(OH2) 내에 제공될 수 있다. 제3 정공 수송 영역(HTR3)은 제3 발광 영역(EA3)과 중첩하는 제3 개구부(OH3) 내에 제공될 수 있다. 즉, 제1 내지 제3 정공 수송 영역들(HTR1, HTR2, HTR3)은 평면 상에서 서로 이격되어 배치된 복수 개의 패턴 형태로 제공되는 것일 수 있다.
정공 수송 영역(HTR)은 정공 수송 물질을 포함할 수 있다. 본 발명에 따르면, 발광층(EML) 하부에 배치되는 정공 수송 영역(HTR)은 분자량 10,000g/mol 이하의 정공 수송 물질로 이루어진 적어도 하나의 저분자 증착층을 포함할 수 있다.
정공 수송 영역(HTR) 상에 제1 무기층(IL1)이 배치될 수 있다. 제1 무기층(IL1)은 박막 무기층일 수 있다. 제1 무기층(IL1)은 정공 수송 영역(HTR)의 상면 및 발광층(EML)의 하면에 직접 접촉할 수 있다. 제1 무기층(IL1)은 제1 화소 영역(PXA-R)에 대응하는 제1-1 무기층(IL1-1), 제2 화소 영역(PXA-G)에 대응하는 제1-2 무기층(IL1-2), 및 제3 화소 영역(PXA-B)에 대응하는 제1-3 무기층(IL1-3)을 포함할 수 있다. 제1-1 무기층(IL1-1)은 제1 정공 수송 영역(HTR1) 상에 배치되고, 제1-2 무기층(IL1-2)은 제2 정공 수송 영역(HTR2) 상에 배치되며, 제1-3 무기층(IL1-3)은 제3 정공 수송 영역(HTR3) 상에 배치될 수 있다.
발광층(EML)은 제1 무기층(IL1) 상에 배치될 수 있다. 발광층(EML)은 잉크젯 프린팅법으로 패터닝되어 화소 정의막(PDL)에 정의된 개구부들(OH1, OH2, OH3) 내에 제공될 수 있다. 발광층(EML)은 제1 개구부(OH1) 내에 배치되는 제1 발광층(EML-R), 제2 개구부(OH2) 내에 배치되는 제2 발광층(EML-G), 제3 개구부(OH3) 내에 배치되는 제3 발광층(EML-B)를 포함할 수 있다. 제1 발광층(EML-R)은 제1 화소 영역(PXA-R)과 중첩하며 제1-1 무기층(IL1-1) 상에 배치될 수 있다. 제2 발광층(EML-G)은 제2 화소 영역(PXA-G)과 중첩하며 제1-2 무기층(IL1-2) 상에 배치될 수 있다. 제3 발광층(EML-B)은 제3 화소 영역(PXA-B)과 중첩하며 제1-3 무기층(IL1-3) 상에 배치될 수 있다.
제1 내지 제3 발광층들(EML-R, EML-G, EML-B)은 유기 발광 재료 또는 양자점을 발광 물질로 포함할 수 있다. 제1 발광층(EML-R)은 제3 색 광을 방출하는 발광 물질을 포함할 수 있고, 제2 발광층(EML-G)은 제2 색 광을 방출하는 발광 물질을 포함할 수 있으며, 제3 발광층(EML-B)은 제1 색 광을 방출하는 발광 물질을 포함할 수 있다.
도 4a에서는 일 실시예의 제1 내지 제3 발광층들(EML-R, EML-G, EML-B)이 발광 물질로 양자점들(QD1, QD2, QD3)을 포함하는 것을 예시적으로 도시하였다. 양자점들(QD1, QD2, QD3)은 각각 제1 양자점(QD1), 제2 양자점(QD2), 및 제3 양자점(QD3)을 포함할 수 있다.
제1 발광층(EML-R)은 제1 양자점(QD1)을 포함할 수 있다. 제1 양자점(QD1)은 제1 색 광인 적색 광을 방출하는 것일 수 있다. 제2 발광층(EML-G)은 제2 양자점(QD2)을 포함할 수 있다. 제2 양자점(QD2)은 제2 색 광인 녹색 광을 방출하는 것일 수 있다. 제3 발광층(EML-B)은 제3 양자점(QD3)을 포함할 수 있다. 제3 양자점(QD3)은 제3 색 광인 청색 광을 방출하는 것일 수 있다.
일 실시예에서, 제1 색 광은 620nm 내지 700nm 파장 영역에서 중심파장을 가지는 광일 수 있고, 제2 색 광은 500nm 내지 600nm 파장 영역에서 중심파장을 가지는 광이고, 제3 색 광은 410nm 내지 480nm 파장 영역에서 중심파장을 가지는 광 일 수 있다.
일 실시예의 발광층에 포함된 양자점들(QD1, QD2, QD3)은 II-VI족 화합물, III-VI족 화합물, I-III-VI족 화합물, III-V족 화합물, III-II-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있는 반도체 나노 결정일 수 있다.
II-VI족 화합물은 CdSe, CdTe, CdS, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-VI족 화합물은 In2S3, In2Se3 등과 같은 이원소 화합물, InGaS3, InGaSe3 등과 같은 삼원소 화합물, 또는 이들의 임의의 조합을 포함할 수 있다.
I-III-VI족 화합물은 AgInS, AgInS2, CuInS, CuInS2, AgGaS2, CuGaS2 CuGaO2, AgGaO2, AgAlO2 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 또는 AgInGaS2, CuInGaS2 등의 사원소 화합물로부터 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InAlP, InNP, InNAs, InNSb, InPAs, InPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. 한편, III-V족 화합물은 II족 금속을 더 포함할 수 있다. 예를 들어, III-II-V족 화합물로 InZnP 등이 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어/쉘 구조를 가질 수도 있다. 코어/쉘 구조에서, 쉘에 존재하는 원소의 농도가 코어로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
몇몇 실시예에서, 양자점들(QD1, QD2, QD3)은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점들(QD1, QD2, QD3)의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 상기 양자점들(QD1, QD2, QD3)의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4 등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
또, 상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점들(QD1, QD2, QD3)은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점들(QD1, QD2, QD3)을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점들(QD1, QD2, QD3)의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자점들(QD1, QD2, QD3)은 입자 크기에 따라 방출하는 광의 색상을 조절할 수 있으며, 이에 따라 양자점들(QD1, QD2, QD3)은 블루 색상, 레드 색상, 그린 색상 등 다양한 발광 색상을 가질 수 있다.
양자점들(QD1, QD2, QD3)의 입자 크기가 작을수록 단파장 영역의 광을 발광하는 것일 수 있다. 예를 들어, 동일한 코어를 갖는 양자점들(QD1, QD2, QD3)에서 녹색 광을 방출하는 양자점의 입자 크기는 적색 광을 방출하는 양자점의 입자 크기 보다 작은 것일 수 있다. 또한, 동일한 코어를 갖는 양자점들(QD1, QD2, QD3)에서 청색 광을 방출하는 양자점의 입자 크기는 녹색 광을 방출하는 양자점의 입자 크기 보다 작은 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 동일한 코어를 갖는 양자점들(QD1, QD2, QD3)에서도 쉘의 형성 재료 및 쉘 두께 등에 따라 입자 크기가 조절될 수 있다.
한편, 양자점들(QD1, QD2, QD3)이 블루 색상, 레드 색상, 그린 색상 등 다양한 발광 색상을 가질 경우, 상이한 발광 색을 갖는 양자점들(QD1, QD2, QD3)은 코어의 재료가 서로 상이한 것일 수 있다.
전자 수송 영역(ETR)은 발광층(EML) 상에 배치될 수 있다. 전자 수송 영역(ETR)은 제1 발광층(EML-R) 상에 배치되며 제1 화소 영역(PXA-R)과 중첩하는 제1 전자 수송 영역(ETR1), 제2 발광층(EML-G) 상에 배치되며 제2 화소 영역(PXA-B)과 중첩하는 제2 전자 수송 영역(ETR2), 및 제3 발광층(EML-B) 상에 배치되며 제3 화소 영역(PXA-B)과 중첩하는 제3 전자 수송 영역(ETR3)을 포함할 수 있다.
제1 내지 제3 전자 수송 영역들(ETR1, ETR2, ETR3)은 발광 영역들(EA1, EA2, EA3)과 비발광 영역(NEA)에 공통으로 배치될 수 있다. 예를 들어, 제1 내지 제3 전자 수송 영역(ETR1, ETR2, ETR3) 각각은 일부가 화소 정의막(PDL) 상에 배치될 수 있으며, 제1 내지 제3 발광층(EML-R, EML-G, EML-B) 상에 배치된 제1 내지 제3 전자 수송 영역(ETR1, ETR2, ETR3) 부분들이 화소 정의막(PDL) 상에서 서로 연결되어 일체의 형상을 가지는 공통층을 형성할 수 있다. 이에 따라, 제1 내지 제3 전자 수송 영역들(ETR1, ETR2, ETR3)은 발광 영역들(EA1, EA2, EA3)과 비발광 영역(NEA) 전체에서 일체의 형상을 가지는 공통층을 형성할 수 있다.
제2 전극(EL2)은 전자 수송 영역(ETR) 상에 제공된다. 제2 전극(EL2)은 공통 전극일 수 있다. 제2 전극(EL2)은 발광 영역들(EA1, EA2, EA3)과 비발광 영역(NEA) 전체에서 일체의 형상을 가지는 공통층으로 제공될 수 있다. 제2 전극(EL2)은 캐소드(cathode) 일 수 있다. 제2 전극은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF, Mo, Ti, W, In, Sn, 및 Zn 중 선택되는 적어도 하나, 이들 중 선택되는 2종 이상의 화합물, 이들 중 선택되는 2종 이상의 혼합물, 또는 이들의 산화물을 포함하는 것일 수 있다.
일부 실시예에서, 발광 소자들(ED-1, ED-2, ED-3)의 제2 전극(EL2) 상에는 캡핑층이 더 배치될 수 있다. 캡핑층은 다층 또는 단층을 포함할 수 있다. 캡핑층은 유기층 또는 무기층일 수 있다. 예를 들어, 캡핑층이 무기물을 포함하는 경우, 무기물은 LiF 등의 알칼리금속 화합물, MgF2 등의 알칼리토금속 화합물, SiON, SiNX, SiOy 등을 포함하는 것일 수 있다. 예를 들어, 캡핑층이 유기물을 포함하는 경우, 유기물은 α-NPD, NPB, TPD, m-MTDATA, Alq3, CuPc, TPD15(N4,N4,N4',N4'-tetra (biphenyl-4-yl) biphenyl-4,4'-diamine), TCTA(4,4',4"- Tris (carbazol sol-9-yl) triphenylamine) 등을 포함하거나, 에폭시 수지, 또는 메타크릴레이트와 같은 아크릴레이트를 포함할 수 있다. 다만, 실시예가 이에 제한되는 것은 아니다.
발광 소자들(ED-1, ED-2, ED-3) 상에는 봉지층(TFE)이 배치될 수 있으며, 봉지층(TFE)은 제2 전극(EL2) 상에 배치되는 것일 수 있다. 봉지층(TFE)은 제2 전극(EL2) 상에 직접 배치되고, 개구부(OH)를 채우고 배치될 수 있다. 봉지층(TFE)은 하나의 층 또는 복수의 층들이 적층된 것일 수 있다. 봉지층(TFE)은 적어도 하나의 절연층을 포함한다. 일 실시예에 따른 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함할 수 있다. 또한, 일 실시예에 따른 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막) 및 적어도 하나의 봉지 무기막을 포함할 수 있다. 예를 들어, 봉지층(TFE)은 제1 무기막, 유기막, 및 제2 무기막이 순차적으로 적층된 다층 구조를 포함할 수 있다.
봉지 무기막은 수분/산소로부터 발광 소자들(ED-1, ED-2, ED-3)을 보호하고, 봉지 유기막은 먼지 입자와 같은 이물질로부터 발광 소자들(ED-1, ED-2, ED-3)을 보호한다. 봉지 무기막은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드, 또는 알루미늄옥사이드 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지 유기막은 아크릴계 화합물, 에폭시계 화합물 등을 포함하는 것일 수 있다. 봉지 유기막은 광중합 가능한 유기물질을 포함하는 것일 수 있으며 특별히 제한되지 않는다.
일 실시예에서, 광학부재(PP)는 제2 베이스 기판(BS2) 및 컬러필터층(CFL)을 포함하는 것일 수 있다. 일 실시예의 표시 장치(DD)는 표시 패널(DP)의 발광 소자들(ED-1, ED-2, ED-3) 상에 배치된 컬러필터층(CFL)을 더 포함할 수 있다.
제2 베이스 기판(BS2)은 컬러필터층(CFL) 등이 배치되는 베이스 면을 제공하는 부재일 수 있다. 제2 베이스 기판(BS2)은 유기기판, 금속기판, 플라스틱기판 등일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 제2 베이스 기판(BS2)은 무기층, 유기층, 또는 복합재료층일 수 있다.
컬러필터층(CFL)은 차광부(BM) 및 컬러필터부(CF)를 포함하는 것일 수 있다. 컬러필터부(CF)는 복수의 컬러필터들(CF-R, CF-G, CF-B)을 포함할 수 있다. 즉, 컬러필터층(CFL)은 제1 색 광을 투과시키는 제1 컬러필터(CF-R), 제2 색 광을 투과시키는 제2 컬러필터(CF-G), 및 제3 색 광을 투과시키는 제3 컬러필터(CF-B)를 포함할 수 있다.
컬러필터들(CF-R, CF-G, CF-B) 각각은 고분자 감광수지와 안료 또는 염료를 포함하는 것일 수 있다. 제1 컬러필터(CF-R)는 적색 안료 또는 염료를 포함하고, 2 컬러필터(CF-G)는 녹색 안료 또는 염료를 포함하며, 제3 컬러필터(CF-R)는 청색 안료 또는 염료를 포함하는 것일 수 있다. 한편, 실시예가 이에 한정되는 것은 아니며 제3 컬러필터(CF-B)는 안료 또는 염료를 포함하지 않는 것일 수 있다.
차광부(BM)는 블랙 매트릭스일 수 있다. 차광부(BM)는 흑색 안료 또는 흑색 염료를 포함하는 유기 차광 물질 또는 무기 차광 물질을 포함하여 형성될 수 있다. 차광부(BM)는 빛샘 현상을 방지하고, 인접하는 컬러필터들(CF-R, CF-G, CF-B) 사이의 경계를 구분하는 것일 수 있다.
컬러필터층(CFL)은 버퍼층(BFL)을 더 포함할 수 있다. 예를 들어, 버퍼층(BFL)은 컬러필터들(CF-R, CF-G, CF-B)을 보호하는 보호층일 수 있다. 버퍼층(BFL)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 중 적어도 하나의 무기물을 포함하는 무기물층일 수 있다. 버퍼층(BFL)은 단일층 또는 복수의 층으로 이루어질 수 있다.
도 4a에 도시된 일 실시예에서 컬러필터층(CFL)의 제3 컬러필터(CF-B)는 제1 컬러필터(CF-R) 및 제2 컬러필터(CF-G)와 부분적으로 중첩하고, 주변영역(NPXA)에 전면적으로 중첩하는 것으로 도시되었으나, 실시예가 이에 한정되는 것은 아니다. 예를 들어, 제1 내지 제3 컬러필터들(CF-R, CF-G, CF-B)은 차광부(BM)에 의하여 구분되며 서로 비중첩할 수 있다. 한편, 일 실시예에서 제1 내지 제3 컬러필터들(CF-R, CF-G, CF-B) 각각은 제1 내지 제3 화소영역들(PXA-R, PXA-G, PXA-B)에 대응하여 배치될 수 있다. 한편, 다른 일 실시예에 따르면, 컬러필터층(CFL)은 생략될 수 있다.
도 4a는 컬러필터층(CFL)을 포함하는 광학부재(PP)를 예시적으로 도시한 것으로, 다른 일 실시예에 따르면, 광학부재(PP)는 편광층(미도시)을 포함하는 것일 수 있다. 편광층(미도시)은 외부에서 표시 패널(DP)로 제공되는 외부광을 차단하는 것일 수 있다. 또한, 편광층(미도시)은 외부광에 의해 표시 패널(DP)에서 발생하는 반사광을 저감시키는 것일 수 있다.
편광층(미도시)은 반사 방지 기능을 갖는 원편광자이거나 또는 편광층(미도시)은 선편광자와 /4 위상 지연자를 포함하는 것일 수 있다. 한편, 편광층(미도시)은 제2 베이스 기판(BS2) 상에 배치되어 노출되는 것이거나, 또는 편광층(미도시)은 제2 베이스 기판(BS2) 하부에 배치되는 것일 수 있다.
도 4b을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(DD-a)는 제2 구조의 발광 소자(ED')를 포함할 수 있다. 제2 구조의 발광 소자(ED')는 제1 내지 제3 화소 영역(PXA-R, PXA-G, PXA-B)에 각각 대응하는 발광 소자들(ED-1', ED-2', ED-3')을 포함할 수 있다. 발광 소자들(ED-1', ED-2', ED-3')은 제1 화소 영역(PXA-R)에 대응하는 제1 발광 소자(ED-1'), 제2 화소 영역(PXA-G)에 대응하는 제2 발광 소자(ED-2'), 및 제3 화소 영역(PXA-B)에 대응하는 제3 발광 소자(ED-3')를 포함할 수 있다. 도 4a에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
제1 내지 제3 발광소자들(ED-1', ED-2', ED-3') 각각은 회로층(DP-CL) 상에 순차적으로 적층된 제1 전극(EL1'), 전자 수송 영역(ETR'), 발광층(EML), 정공 수송 영역(HTR'), 및 제2 전극(EL2')을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 제1 전극(EL1')은 캐소드에 해당되고, 제2 전극(EL2')은 애노드에 해당될 수 있다.
일 실시예의 표시 장치(DD-a)에서, 전자 수송 영역(ETR')은 제1 전극(EL1') 및 발광층(EML) 사이에 배치될 수 있다. 전자 수송 영역(ETR')은 화소 정의막(PDL)에 정의된 개구부들(OH1, OH2, OH3) 내에 각각 패터닝되어 제공되는 제1 내지 제3 전자 수송 영역들(ETR1', ETR2', ETR3')을 포함할 수 있다. 제1 전자 수송 영역(ETR1')은 제1 발광 영역(EA1)과 중첩하는 제1 개구부(OH1) 내에 제공될 수 있다. 제2 전자 수송 영역(ETR2')은 제2 발광 영역(EA2)과 중첩하는 제2 개구부(OH2) 내에 제공될 수 있다. 제3 전자 수송 영역(ETR3')은 제3 발광 영역(EA3)과 중첩하는 제3 개구부(OH3) 내에 제공될 수 있다. 즉, 제1 내지 제3 전자 수송 영역들(ETR1', ETR2', ETR3')은 평면 상에서 서로 이격되어 배치된 복수 개의 패턴 형태로 제공되는 것일 수 있다.
전자 수송 영역(ETR')은 정공 수송 물질을 포함할 수 있다. 본 발명에 따르면, 발광층(EML) 하부에 배치되는 전자 수송 영역(ETR)은 분자량 10,000g/mol 이하의 전자 수송 물질로 이루어진 적어도 하나의 저분자 증착층을 포함할 수 있다.
일 실시예의 표시 장치(DD-a)에서, 제1 무기층(IL1')은 전자 수송 영역(ETR') 과 발광층(EML)사이에 배치될 수 있다. 제1 무기층(IL1')은 박막 무기층일 수 있다. 제1 무기층(IL1')은 전자 수송 영역(ETR')의 상면 및 발광층(EML)의 하면에 직접 접촉할 수 있다. 제1 무기층(IL1')은 제1 화소 영역(PXA-R)에 대응하는 제1-1 무기층(IL1-1'), 제2 화소 영역(PXA-G)에 대응하는 제1-2 무기층(IL1-2'), 및 제3 화소 영역(PXA-B)에 대응하는 제1-3 무기층(IL1-3')을 포함할 수 있다. 제1-1 무기층(IL1-1')은 제1 전자 수송 영역(ETR1') 상에 배치되고, 제1-2 무기층(IL1-2')은 제2 전자 수송 영역(ETR2') 상에 배치되며, 제1-3 무기층(IL1-3')은 제3 전자 수송 영역(ETR') 상에 배치될 수 있다.
일 실시예에서, 제1 무기층(IL1')은 전자 수송 영역(ETR')의 전하 이동성을 저해하지 않고, 발광층(EML) 형성 공정 중에 저분자 증착층을 포함하는 전자 수송 영역(ETR)의 손상을 방지하기 위한 두께 및 무기 재료를 포함할 수 있다. 제2 구조의 발광 소자(ED')에 포함된 제1 무기층(IL1')은 제1 구조의 발광 소자(ED)에 포함된 제1 무기층(IL)과 실질적으로 동일한 두께 및 무기 재료를 포함할 수 있다.
발광층(EML)은 제1 무기층(IL1') 상에 제공될 수 있다. 발광층은 제1 무기층(IL1') 상에 직접 배치될 수 있다. 제2 구조의 발광 소자(ED')에 포함된 발광층(EML)은 도 4a를 참조하여 설명한 제1 구조의 발광 소자(ED)에 포함된 발광층과 실질적으로 동일할 수 있다.
정공 수송 영역(HTR')은 발광층(EML) 및 제2 전극(EL2') 사이에 배치될 수 있다. 정공 수송 영역(HTR')은 제1 발광층(EML-R) 상에 배치되며 제1 화소 영역(PXA-R)과 중첩하는 제1 정공 수송 영역(HTR1'), 제2 발광층(EML-G) 상에 배치되며 제2 화소 영역(PXA-B)과 중첩하는 제2 정공 수송 영역(HTR2'), 및 제3 발광층(EML-B) 상에 배치되며 제3 화소 영역(PXA-B)과 중첩하는 제3 정공 수송 영역(HTR3')을 포함할 수 있다.
제1 내지 제3 정공 수송 영역들(HTR1', HTR2', HTR3')은 발광 영역들(EA1, EA2, EA3)과 비발광 영역(NEA)에 공통으로 배치될 수 있다. 예를 들어, 제1 내지 제3 정공 수송 영역들(HTR1', HTR2', HTR3') 각각은 일부가 화소 정의막(PDL) 상에 배치될 수 있으며, 제1 내지 제3 발광층(EML-R, EML-G, EML-B) 상에 배치된 제 제1 내지 제3 정공 수송 영역들(HTR1', HTR2', HTR3') 부분들이 화소 정의막(PDL) 상에서 서로 연결되어 일체의 형상을 가지는 공통층을 형성할 수 있다. 이에 따라, 제1 내지 제3 정공 수송 영역들(HTR1', HTR2', HTR3')은 발광 영역들(EA1, EA2, EA3)과 비발광 영역(NEA) 전체에서 일체의 형상을 가지는 공통층을 형성할 수 있다.
도 5a 내지 도 5d 및 도 6a 내지 도 6d는 각각 일 실시예에 따른 발광 소자를 개략적으로 나타낸 단면도들이다. 도 5a 내지 도 5d 각각은 도 4a를 참조하여 설명한 제1 구조의 발광 소자(ED)를 개략적으로 나타낸 단면도이고, 도 6a 내지 도 6d 각각은 도 4b를 참조하여 설명한 제2 구조의 발광 소자(ED')를 개략적으로 나타낸 단면도이다. 이하, 도 5a 내지 도 5d 및 도 6a 내지 도 6d를 참조하여 본 발명의 다양한 실시예에 따른 발광 소자에 대해 설명한다.
도 5a를 참조하면, 일 실시예의 발광 소자(ED)는 제1 전극(EL1) 및 제1 전극(EL1)과 마주하는 제2 전극(EL2)을 포함하고, 제1 전극(EL1)과 제2 전극(EL2) 사이에 배치된 정공 수송 영역(HTR), 제1 무기층(IL1), 발광층(EML), 및 전자 수송 영역(ETR)을 포함할 수 있다. 일 실시예의 발광 소자(ED)는 애노드인 제1 전극(EL1), 정공 수송 영역(HTR), 제1 무기층(IL1), 발광층(EML), 전자 수송 영역(ETR), 및 캐소드인 제2 전극(EL2)이 순차적으로 적층된 구조일 수 있다. 제1 무기층(IL1)은 정공 수송 영역(HTR) 상에 직접 배치될 수 있다.
정공 수송 영역(HTR)은 제1 전극(EL1) 상에 제공된다. 정공 수송 영역(HTR)은 정공 주입층, 정공 수송층, 및 전자 저지층 중 적어도 하나를 포함할 수 있다. 정공 수송 영역(HTR)은 버퍼층 또는 발광보조층을 더 포함할 수 있다. 정공 수송 영역(HTR)의 두께는 예를 들어, 약 50Å 내지 약 15,000Å인 것일 수 있다.
정공 수송 영역(HTR)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층, 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 정공 수송 영역(HTR)이 복수의 층을 갖는 다층 구조일 경우, 정공 수송 영역(HTR)은 복수의 층들 사이에 제공되는 제2 무기층을 포함할 수 있다.
일 실시예의 정공 수송 영역(HTR)은 저분자 물질로 이루어진 단일층 또는 다층 구조를 가질 수 있다. 예를 들어, 정공 수송 영역(HTR)은 분자량 10,000 g/mol 이하의 정공 수송 물질로 이루어질 수 있다. 예를 들어, 정공 수송 영역(HTR)은 분자량 10,000 g/mol 이하의 정공 수송 물질로 이루어진 단일층을 포함할 있다. 본 명세서에서, 정공 수송 물질은 정공 수송성 물질 및 정공 주입성 물질을 포괄하는 의미이다. 정공 수송 영역(HTR)이 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조인 경우, 복수의 층들 각각이 분자량 10,000 g/mol 이하의 정공 수송 물질로 이루어진 층일 수 있다.
정공 수송 영역(HTR)은 정공 주입층 또는 정공 수송층의 단일층의 구조를 가질 수도 있고, 정공 주입 물질 및 정공 수송 물질로 이루어진 단일층 구조를 가질 수도 있다. 또한, 정공 수송 영역(HTR)은 복수의 서로 다른 물질로 이루어진 단일층의 구조를 갖거나, 제1 전극(EL1)으로부터 차례로 적층된 정공 주입층/정공 수송층, 정공 주입층/정공 수송층/버퍼층, 정공 주입층/버퍼층, 정공 수송층/버퍼층, 또는 정공 주입층/정공 수송층/전자 저지층의 구조를 가질 수 있으나, 실시예가 이에 한정되는 것은 아니다.
일 실시예에서, 정공 수송 영역(HTR)은 복수의 층들 사이에 제공되는 제2 무기층을 포함하는 경우에 제1 전극(EL1)으로부터 차례로 적층된 정공 주입층/제2 무기층/정공 수송층, 정공 주입층/제2 무기층/정공 수송층/제2 무기층/버퍼층, 정공 주입층/제2 무기층/버퍼층, 정공 수송층/제2 무기층/버퍼층, 또는 정공 주입층/제2 무기층/정공 수송층/제2 무기층/전자 저지층의 구조를 가질 수 있으나, 실시예가 이에 한정되는 것은 아니다.
정공 수송 영역(HTR)은, 진공 증착법, 스핀 코팅법, 캐스트법, LB법(Langmuir-Blodgett), 잉크젯 프린팅법, 레이저 프린팅법, 레이저 열전사법(Laser Induced Thermal Imaging, LITI) 등과 같은 다양한 방법을 이용하여 형성될 수 있다. 일 실시예에서 정공 수송 영역(HTR)은 진공 증착법으로 형성된 것일 수 있다.
제1 무기층(IL1)은 정공 수송 영역(HTR)의 전하 이동성을 저해하지 않으며, 정공 수송 영역(HTR) 상에 발광층(EML)을 형성하는 공정 중에 저분자 물질로 이루어진 증착층을 포함하는 정공 수송 영역(HTR)의 손상을 방지하기 위하여 적절한 두께 범위 및 무기 재료를 포함할 수 있다.
예를 들어, 제1 무기층(IL1)의 두께는 10Å 이상 100Å 이하일 수 있다. 제1 무기층(IL1)의 두께가 10Å 미만인 경우, 발광층(EML) 형성 공정 중 잉크 젯팅에 의해 발광층(EML) 하부의 정공 수송 영역(HTR)이 손상될 수 있다. 또한, 제1 무기층(IL1)의 두께가 100Å을 초과하는 경우, 절연 특성으로 인해 발광 소자(ED)의 수명 및 휘도가 저하될 수 있다. 일 실시예의 제1 무기층(IL1)은 상술한 10Å 이상 100Å 이하의 두께를 가져, 원활한 전하 이동성을 제공할 수 있으며 제조 공정 중에 발광층(EML) 하부의 제1 층, 즉 정공 수송 영역(HTR)이 손상되는 것을 방지할 수 있다. 예를 들어, 제1 무기층(IL1)은 징크마그네슘옥사이드(ZnMgO)를 포함하는 것일 수 있다.
발광층(EML)은 제1 무기층(IL1) 상에 제공된다. 발광층(EML)은 예를 들어 약 100Å 내지 약 1000Å 또는, 약 100Å 내지 약 300Å의 두께를 갖는 것일 수 있다. 발광층(EML)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 일 실시예에서 발광층(EML)은 잉크젯 프린팅법으로 형성된 것일 수 있다.
전자 수송 영역(ETR)은 발광층(EML) 상에 제공되며, 정공 저지층, 전자 수송층 및 전자 주입층 중 적어도 하나를 포함할 수 있다. 전자 수송 영역(ETR)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 본 명세서에서 전자 수송 물질은 전자 수송성 물질 및 전자 주입성 물질을 모두 포괄하는 의미이다.
예를 들어, 전자 수송 영역(ETR)은 전자 주입층 또는 전자 수송층의 단일층의 구조를 가질 수도 있고, 전자 주입 물질과 전자 수송 물질로 이루어진 단일층 구조를 가질 수도 있다. 또한, 전자 수송 영역(ETR)은, 복수의 서로 다른 물질로 이루어진 단일층의 구조를 갖거나, 발광층(EML)으로부터 차례로 적층된 전자 수송층/전자 주입층, 정공 저지층/전자 수송층/전자 주입층, 전자 수송층/버퍼층/전자 주입층 등의 구조를 가질 수 있으나, 이에 한정되는 것은 아니다. 전자 수송 영역(ETR)의 두께는 예를 들어, 약 1000Å 내지 약 1500Å인 것일 수 있다.
전자 수송 영역(ETR)은 진공 증착법, 스핀 코팅법, 캐스트법, LB법(Langmuir-Blodgett), 잉크젯 프린팅법, 레이저 프린팅법, 레이저 열전사법(Laser Induced Thermal Imaging, LITI) 등과 같은 다양한 방법을 이용하여 형성될 수 있다. 본 발명에 따른 일 실시예에서, 전자 수송 영역(ETR)은 진공 증착법을 이용하여 형성된 것일 수 있다.
도 5b는 도 5a와 비교하여, 정공 수송 영역(HTR)이 복수의 서브층들(HIL, HTL)을 포함하는 일 실시예의 발광 소자(ED-a)의 단면도를 나타낸 것이다.
도 5b를 참조하면, 정공 수송 영역(HTR)은 정공 주입층(HIL) 및 정공 수송층(HTL)을 포함하고, 정공 주입층(HIL)과 정공 수송층(HTL) 사이에 제2 무기층(IL2)를 포함할 수 있다.
일 실시예에서, 정공 주입층(HIL)은 제1 전극(EL1) 상에 배치되고, 정공 수송층(HTL)은 정공 주입층(HIL) 상에 배치될 수 있다. 제2 무기층(IL2)는 정공 주입층(HIL)과 정공 수송층(HTL) 사이에 배치될 수 있다. 제2 무기층(IL2)은 정공 주입층(HIL)의 상면과 직접 접촉하고 정공 수송층(HTL)의 하면과 직접 접촉할 수 있다.
제2 무기층(IL2)은 박막 무기층일 수 있다. 예를 들어, 제2 무기층(IL2)의 두께는 10Å 이상 100Å 이하일 수 있다. 제2 무기층(IL2)은 상술한 두께 범위를 가져 원활한 전하 이동성을 제공할 수 있으며 제조 공정 중에 정공 주입층(HIL)이 손상되는 것을 방지할 수 있다. 일 실시예의 제2 무기층(IL2)은 몰리브데늄트리옥사이드(MoO3)를 포함하는 것일 수 있으나, 실시예가 이에 제한되는 것은 아니다.
도 5c는 도 5a와 비교하여, 제3 무기층(IL3)을 더 포함하는 일 실시예의 발광 소자(ED-b)의 단면도를 나타낸 것이다. 도 5c에 도시된 바와 같이, 발광층(EML)과 전자 수송 영역(ETR) 사이에 제3 무기층(IL3)이 제공될 수 있다. 제3 무기층(IL3)은 발광층(EML)의 상면과 직접 접촉하고 전자 수송 영역(ETR)의 하면과 직접 접촉할 수 있다.
제3 무기층(IL3)은 박막 무기층일 수 있다. 예를 들어, 제3 무기층(IL3)의 두께는 10Å 이상 100Å 이하일 수 있다. 제3 무기층(IL3)은 상술한 두께 범위를 가져 원활한 전하 이동성을 제공할 수 있다. 일 실시예의 제3 무기층(IL3)은 징크옥사이드(ZnO)를 포함하는 것일 수 있으나, 실시예가 이에 제한되는 것은 아니다.
도 5d는 도 5a와 비교하여, 정공 수송 영역(HTR)이 정공 주입층(HIL), 및 정공 수송층(HTL)을 포함하고, 전자 수송 영역(ETR)이 전자 수송층(ETL)을 포함하는 일 실시예의 발광 소자(ED-c)의 단면도를 나타낸 것이다.
일 실시예의 발광 소자(ED-c)는 제1 내지 제3 무기층(IL1, IL2, IL3)를 포함할 수 있다. 제1 무기층(IL1)은 정공 수송 영역(HTR)과 발광층(EML) 사이에 제공되고, 제2 무기층(IL2)은 정공 주입층(HIL)과 정공 수송층(HTL) 사이에 제공될 수 있다. 제3 무기층(IL3)은 발광층(EML)과 전자 수송층(ETL) 사이에 제공될 수 있다. 제1 무기층(IL1)은 정공 수송층(HTL)의 상면에 직접 배치되고 발광층(EML)의 하면과 접촉할 수 있다. 제2 무기층(IL2)은 정공 주입층(HIL)의 상면에 직접 배치되며 정공 수송층(HTL)의 하면과 접촉할 수 있다. 제3 무기층(IL3)은 발광층(EML) 상면에 직접 배치되며 전자 주입층(ETL)의 하면과 접촉할 수 있다.
도 6a를 참조하면, 일 실시예의 발광 소자(ED')는 제1 전극(EL1') 및 제1 전극(EL1')과 마주하는 제2 전극(EL2')을 포함하고, 제1 전극(EL1')과 제2 전극(EL2') 사이에 배치된 정공 수송 영역(HTR'), 제1 무기층(IL1'), 발광층(EML), 및 전자 수송 영역(ETR')을 포함할 수 있다. 발광 소자(ED')는 캐소드인 제1 전극(EL1'), 전자 수송 영역(ETR'), 제1 무기층(IL1'), 발광층(EML), 정공 수송 영역(HTR'), 및 캐소드인 제2 전극(EL2')이 순차적으로 적층된 구조일 수 있다. 제1 무기층(IL1')은 전자 수송 영역(ETR') 상에 직접 배치될 수 있다.
전자 수송 영역(HTR')은 제1 전극(EL1') 상에 제공된다. 전자 수송 영역(ETR')은 정공 저지층, 전자 수송층 및 전자 주입층 중 적어도 하나를 포함할 수 있다. 전자 수송 영역(ETR')은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 전자 수송 영역(ETR')이 복수의 층을 갖는 다층 구조일 경우, 전자 수송 영역(ETR')은 복수의 층들 사이에 제공되는 제2 무기층을 포함할 수 있다.
일 실시예에의 전자 수송 영역(ETR')은 저분자 물질로 이루어진 단일층 또는 다층 구조를 가질 수 있다. 예를 들어, 전자 수송 영역(ETR')은 분자량 10,000 g/mol 이하의 전자 수송 물질로 이루어질 수 있다. 예를 들어, 전자 수송 영역(ETR')은 분자량 10,000 g/mol 이하의 전자 수송 물질로 이루어진 단일층을 포함할 수 있다. 전자 수송 영역(ETR')이 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조인 경우, 복수의 층들 각각이 분자량 10,000 g/mol 이하의 전자 수송 물질로 이루어진 층일 수 있다.
전자 수송 영역(ETR')은 전자 주입층 또는 전자 수송층의 단일층의 구조를 가질 수도 있고, 전자 주입 물질과 전자 수송 물질로 이루어진 단일층 구조를 가질 수도 있다. 또한, 전자 수송 영역(ETR')은, 복수의 서로 다른 물질로 이루어진 단일층의 구조를 갖거나, 제1 전극(EL1')으로부터 차례로 적층된 전자 주입층/전자 수송층, 전자 주입층/전자 수송층/정공 저지층, 전자 주입층/버퍼층/전자 수송층 등의 구조를 가질 수 있으나, 이에 한정되는 것은 아니다. 일 실시예의 전자 수송 영역(ETR')은 순차로 적층된 복수의 전자 수송층을 포함할 수 있다. 전자 수송 영역(ETR)의 두께는 예를 들어, 약 1000Å 내지 약 1500Å인 것일 수 있다.
전자 수송 영역(ETR')은, 진공 증착법, 스핀 코팅법, 캐스트법, LB법(Langmuir-Blodgett), 잉크젯 프린팅법, 레이저 프린팅법, 레이저 열전사법(Laser Induced Thermal Imaging, LITI) 등과 같은 다양한 방법을 이용하여 형성될 수 있다. 일 실시예에서 전자 수송 영역(ETR')은 진공 증착법으로 형성된 것일 수 있다.
제1 무기층(IL1')은 전자 수송 영역(ETR')의 전하 이동성을 저해하지 않고, 전자 수송 영역(ETR') 상에 발광층(EML)을 형성하는 공정 중에 저분자 물질로 이루어진 증착층을 포함하는 전자 수송 영역(ETR')의 손상을 방지하기 위한 두께 및 무기 재료를 포함할 수 있다.
예를 들어, 제1 무기층(IL1')의 두께는 10Å 이상 100Å 이하일 수 있다. 제1 무기층(IL1')의 두께가 10Å 미만인 경우, 발광층(EML)을 형성하기 위한 잉크젯 프린팅 공정에 의해 발광층(EML) 하부의 전자 수송 영역(ETR')이 손상될 수 있다. 또한, 제1 무기층(IL1')의 두께가 100Å을 초과하는 경우, 절연 특성으로 인해 발광 소자(ED')의 수명 및 휘도가 저하될 수 있다. 일 실시예의 제1 무기층(IL1')은 상술한 10Å 이상 100Å 이하의 두께를 가져, 원활한 전하 이동성을 제공할 수 있으며 제조 공정 중에 발광층(EML) 하부의 제1 층, 즉 전자 수송 영역(ETR')이 손상되는 것을 방지할 수 있다. 예를 들어, 제1 무기층(IL1')은 징크마그네슘옥사이드(ZnMgO)를 포함하는 것일 수 있다.
발광층(EML)은 제1 무기층(IL1') 상에 제공된다. 발광층(EML)은 예를 들어 약 100Å 내지 약 1000Å 또는, 약 100Å 내지 약 300Å의 두께를 갖는 것일 수 있다. 발광층(EML)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 일 실시예에서 발광층(EML)은 잉크젯 프린팅법으로 형성된 것일 수 있다.
정공 수송 영역(HTR')은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 정공 수송 영역(HTR')의 두께는 예를 들어, 약 50Å 내지 약 15,000Å인 것일 수 있다.
예를 들어, 정공 수송 영역(HTR')은 정공 주입층 또는 전자 수송층의 단일층의 구조를 가질 수도 있고, 정공 주입 물질과 정공 수송 물질로 이루어진 단일층 구조를 가질 수도 있다. 또한, 정공 수송 영역(HTR')은, 복수의 서로 다른 물질로 이루어진 단일층의 구조를 갖거나, 발광층(EML)으로부터 차례로 적층된
정공 수송층/ 정공 주입층, 버퍼층/정공 수송층/정공 주입층, 버퍼층/ 정공 주입층, 버퍼층/정공 수송층, 또는 전자 저지층/정공 수송층/정공 주입층의 구조를 가질 수 있으나, 실시예가 이에 한정되는 것은 아니다.
정공 수송 영역(HTR')은 진공 증착법, 스핀 코팅법, 캐스트법, LB법(Langmuir-Blodgett), 잉크젯 프린팅법, 레이저 프린팅법, 레이저 열전사법(Laser Induced Thermal Imaging, LITI) 등과 같은 다양한 방법을 이용하여 형성될 수 있다. 본 발명에 따른 일 실시예에서, 전자 수송 영역(ETR)은 잉크젯 프린팅법 및/또는 진공 증착법을 이용하여 형성된 것일 수 있다.
도 6b는 도 6a와 비교하여, 전자 수송 영역(ETR')이 복수의 서브층(ETL1', ETL2')을 포함하는 일 실시예의 발광 소자(ED'-a)의 단면도를 나타낸 것이다.
도 6b를 참조하면, 전자 수송 영역(ETR')은 제1 전자 수송층(ETL1') 및 제2 전자 수송층(ETL2')을 포함하고, 전자 수송층(ETL1')과 제2 전자 수송층(ETL2') 사이에 제2 무기층(IL2')을 포함할 수 있다.
도 6b를 참조하면, 제1 전자 수송층(ETL1')이 제1 전극(EL1') 상에 배치되고, 제1 전자 수송층(ETL1') 상에 제2 전자 수송층(ETL2')이 이 배치될 수 있다. 제2 무기층(IL2')는 제1 전자 수송층(ETL1') 상에 배치될 수 있다. 제2 무기층(IL2')은 제1 전자 수송층(ETL1')의 상면과 직접 접촉하고 제2 전자 수송층(ETL2')의 하면과 직접 접촉할 수 있다.
제2 무기층(IL2')은 박막 무기층일 수 있다. 예를 들어, 제2 무기층(IL2')의 두께는 10Å 이상 100Å 이하일 수 있다. 제2 무기층(IL2')은 상술한 두께 범위를 가져 원활한 전하 이동성을 제공할 수 있으며 제조 공정 중에 제1 전자 수송층(ETL1') 이 손상되는 것을 방지할 수 있다. 일 실시예의 제2 무기층(IL2')은 징크옥사이드(ZnO)를 포함하는 것일 수 있으나, 실시예가 이에 제한되는 것은 아니다.
도 6c는 도 6a와 비교하여, 제3 무기층(IL3')을 더 포함하는 일 실시예의 발광 소자(ED'-b)의 단면도를 나타낸 것이다. 도 6c에 도시된 바와 같이, 발광층(EML)과 정공 수송 영역(HTR') 사이에 제3 무기층(IL3')이 제공될 수 있다. 제3 무기층(IL3')은 발광층(EML)의 상면과 직접 접촉하고 정공 수송 영역(HTR')의 하면과 직접 접촉할 수 있다.
제3 무기층(IL3')은 박막 무기층일 수 있다. 예를 들어, 제3 무기층(IL3')의 두께는 10Å 이상 100Å 이하일 수 있다. 제3 무기층(IL3')은 상술한 두께 범위를 가져 원활한 전하 이동성을 제공할 수 있다. 일 실시예의 제3 무기층(IL3')은 몰리브데늄트리옥사이드(MoO3)를 포함하는 것일 수 있으나, 실시예가 이에 제한되는 것은 아니다.
도 6d는 도 6a와 비교하여, 전자 수송 영역(ETR')이 제1 전자 수송층(ETL1'), 및 제2 전자 수송층(ETL2')을 포함하고, 정공 수송 영역(HTR')이 정공 수송층(HTL') 및 정공 주입층(HIL')을 포함하는 일 실시예의 발광 소자(ED'-c)의 단면도를 나타낸 것이다.
일 실시예의 발광 소자(ED'-c)는 제1 내지 제3 무기층(IL1', IL2', IL3')를 포함할 수 있다. 제1 무기층(IL1')은 전자 수송 영역(ETR')과 발광층(EML) 사이에 제공되고, 제2 무기층(IL2')은 제1 전자 수송층(ETL1')과 제2 전자 수송층(ETL2') 사이에 제공될 수 있다. 제3 무기층(IL3')은 발광층(EML)과 정공 수송층(HTL') 사이에 제공될 수 있다. 제1 무기층(IL1')은 전자 수송 영역(ETR')의 제2 전자 수송층(ETL2')의 상면에 직접 배치되고, 발광층(EML)의 하면과 접촉할 수 있다. 제2 무기층(IL2')은 제1 전자 수송층(ETL1')의 상면에 직접 배치되며 제2 전자 수송층(ETL2)과 접촉할 수 있다. 제3 무기층(IL3')은 발광층(EML) 상면에 직접 배치되며 정공 수송층(HTL')의 하면과 접촉할 수 있다.
이하, 도 7a 내지 도 7j, 도 8a 및 도 8b를 참조하여 일 실시예의 표시 장치 제조 방법에 대해 설명한다. 도 7a 내지 도 7j에는 일 실시예의 표시 장치 제조 공정 중 표시 소자층(DP-EL)의 제조 공정을 예시적으로 도시한 단면도이다. 이하, 도 1 내지 도 6d를 참조하여 설명한 구성에 대한 상세한 설명은 생략한다.
도 7a를 참조하면, 일 실시예의 표시 장치 제조 방법은 제1 전극(EL1) 및 화소 정의막(PDL)이 배치된 예비 기판을 제공하는 단계를 포함할 수 있다.
일 실시예에서, 예비 기판은 제1 베이스 기판(BS1), 제1 베이스 기판(BS1) 상에 배치된 회로층(DP-CL), 회로층(DP-CL) 상에 배치된 제1 전극들(EL1), 및 회로층(DP-CL) 상에 배치되며 제1 전극들(EL1) 중 대응되는 제1 전극의 적어도 일부를 노출시키는 제1 내지 제3 화소 개구부들(OH1, OH2, OH3)이 정의된 화소 정의막(PDL)을 포함할 수 있다.
예를 들어, 예비 기판을 제공하는 단계는 제1 베이스 기판(BS1) 상에 제1 전극(EL1)을 형성하고, 상기 제1 전극(EL1) 상에 화소 정의막(PDL)을 형성할 수 있다. 이 후, 제1 전극(EL1)과 중첩하는 위치에 개구부(OH1, OH2, OH3)를 형성하여 제1 전극(EL1)의 일부를 노출시킬 수 있다. 일 실시예에서, 제1 전극들(EL1)은 애노드 또는 캐소드일 수 있다. 제1 전극들(EL1) 및 화소 정의막(PDL)은 포토리소그래피 공정을 통해 형성할 수 있다.
일 실시예에서, 화소 정의막(PDL)은 개구부들(OH1, OH2, OH3)과 맞닿는 측면 보다 상면(PDL-U)이 상대적으로 강한 발액성을 가질 수 있는 조성물을 이용하여 형성될 수 있다. 이에 따라, 후술하는 발광층 형성 공정에서 잉크들의 혼입을 방지할 수 있다.
예비 기판에는 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-G)이 정의될 수 있다. 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)은 각각 제1 전극들(EL1) 중 제1 내지 제3 개구부들(OH1, OH2, OH3)에 의해 화소 정의막(PDL)으로부터 노출된 영역들, 즉 발광 영역들(EA1, EA2, EA3, 도 4a 참조)과 대응하는 영역일 수 있다.
도 7b를 참조하면, 일 실시예의 표시 장치 제조 방법은 마스터 기판을 준비하는 단계를 포함할 수 있다. 도 7a와 도 7b를 함께 참조하면, 마스터 기판(MS)은 제1 기판(MG) 및 제1 기판(MG) 상에 배치되며 화소 정의막(PDL)에 대응되는 전사 패턴(TM)을 포함할 수 있다. 전사 패턴(TM)은 도 7a에 도시된 화소 정의막(PDL)에 대응하게 제1 기판(MG) 상에 패터닝되어 형성될 수 있다. 제1 기판(MG)은 유리 기판, 석영 기판, 플라스틱 기판 등과 같은 투명 기판일 수 있다.
전사 패턴(TM)은 제1 기판(MG)에 접촉하는 일면(TM-L) 및 일면(TM-L)과 대향하는 타면(TM-U)을 포함할 수 있다. 본 명세서에서 전사 패턴(TM)의 타면(TM-U)은 제1 면으로 지칭될 수 있고, 전사 패턴(TM)의 일면(TM-L)은 제2 면으로 지칭될 수 있다.
전사 패턴(TM)의 제1 면(TM-U)은 대응되는 화소 정의막(PDL) 보다 더 큰 형상 및 크기를 갖거나, 또는 화소 정의막(PDL)과 실질적으로 동일한 형상 및 크기를 가질 수 있다. 예를 들어, 화소 정의막(PDL)이 사다리꼴 형상을 갖는 경우, 전사 전사 패턴(TM)은 역사다리꼴 형상을 가질 수 있다. 또한, 평면 상에서 전사 패턴(TM)의 제1 면(TM-U)은 화소 정의막(PDL)의 상면(PDL-U)과 동일하거나, 또는 더 큰 면적을 가질 수 있다. 본 명세서에서, "실질적으로 동일"의 의미는 물리적으로 동일한 수치를 갖는 것뿐만 아니라, 공정상 발생할 수 있는 오차 범위 내에서 다소 상이한 수치를 갖는 경우도 포함한다.
도 7c 및 도 7d를 참조하면, 일 실시예의 표시 장치 제조 방법은 전사 패턴 전사 단계를 포함할 수 있다. 전사 패턴 전사 단계는 도 7a를 참조하여 설명한 공정을 통해 제조된 예비 기판 상에 도 7b를 참조하여 설명한 공정을 통해 제조된 마스터 기판(MS)을 배치시킨다. 예를 들어, 예비 기판 상의 화소 정의막(PDL)에 대향하도록 마스터 기판(MS)을 배치시킬 수 있다. 이 때, 화소 정의막(PDL)의 상면(PDL-U)에 전사 패턴(TM)의 제1 면(TM-U)이 완전히 중첩되도록 얼라인시킬 수 있다.
이 후, 마스터 기판(MS)의 상부에서 레이저 광(LZ)을 조사하여 전사 패턴(TM)을 화소 정의막(PDL) 상에 전사시킨다. 일 실시예에서, 전사 패턴(TM)과 화소 정의막(PDL)은 정전척(ESC, Electro Static Chuck)을 이용하여 정전기적 인력에 의해 서로 접착될 수 있다.
전사 패턴(TM)이 화소 정의막(PDL) 상에 전사된 후, 제1 기판(MG)을 제거할 수 있다. 이에 의해 도 7d에 도시된 것처럼 화소 정의막(PDL)의 상면(PDL-U)에 전사 패턴(TM)만 남게 된다. 본 발명에서 전사 패턴(TM)은 화소 정의막(PDL)의 상면(PDL-U)을 완전히 커버하여 후속 공정에서 상면(PDL-U)의 발액성이 저하되는 것을 방지할 수 있다.
일 실시예에서, 표시 장치 제조 방법은 전처리 단계를 더 포함할 수 있다. 도 7d에 도시된 바와 같이 화소 정의막(PDL) 상에 전사 패턴(TM)을 전사시킨 후 UV 조사 또는 플라즈마(Plasma) 처리를 통해 화소 정의막(PDL) 및 전사 패턴(TM)을 포함하는 예비 기판을 전처리하여 개구부들(OH1, OH2, OH3)에 남아 있는 화소 정의막(PDL) 형성 등에 사용된 물질들의 잔사를 제거할 수 있다. 본 발명의 일 실시예에 따르면, 전처리 단계에서 전사 패턴(TM)에 의해 화소 정의막(PDL)의 상면(PDL-U)을 보호할 수 있어, 상면(PDL-U)의 발액성이 유지될 수 있다. 일 실시예의 발광 소자(ED, ED', 도 4a 및 도 4b 참조)는 제조 공정에 전처리 단계를 통해 잔사 물질들이 제거됨에 따라 수명 특성 및 발광 효율이 향상될 수 있다.
도 7e를 참조하면, 개구부들(OH1, OH2, OH3)에 노출된 제1 전극(EL1) 상에 제1 층(OL1) 및 제1 무기층(IL1)을 형성하는 단계를 포함할 수 있다. 제1 층(OL1)과 제2 무기층(IL1)은 진공 증착법을 이용하여 형성할 수 있다. 다만, 실시예가 이에 제한되는 것은 아니다.
먼저, 노출된 제1 전극(EL1) 상에 정공 수송 물질 또는 전자 수송 물질을 증착하여 제1 층(OL1)을 형성할 수 있다. 일 실시예예서 제1 전극(EL1)이 애노드인 경우, 노출된 제1 전극(EL1) 상에 정공 수송 물질을 증착하여 정공 수송 영역(HTR, 도 4a 참조)을 형성할 수 있다. 제1 전극(EL1)이 캐소드인 경우에는 노출된 제1 전극(EL1) 상에 전자 수송 물질을 증착하여 전자 수송 영역(ETR', 도 4b 참조)을 형성할 수 있다. 제1 층(OL1)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 각각 중첩하는 제1-1 내지 제1-3 층들(OL1-1, OL1-2, OL1-3)을 포함할 수 있다. 제1 층(OL1)이 정공 수송 영역(HTR, 도 4a 참조) 경우, 제1-1 내지 제1-3 층들(OL1-1, OL1-2, OL1-3)은 제1 내지 제3 정공 수송 영역들(HTR1, HTR2, HTR3)에 각각 대응할 수 있다. 제1 층(OL1)이 전자 수송 영역(ETR', 도 4b 참조)인 경우, 제1-1 내지 제1-3 층들(OL1-1, OL1-2, OL1-3)은 제1 내지 제3 전자 수송 영역들(ETR1', ETR2', ETR3')에 각각 대응할 수 있다.
제1 층(OL1)을 형성한 후, 제1 층(OL1) 상에 제1 무기층(IL1)을 형성할 수 있다. 제1 무기층(IL1)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 중첩하는 제1-1 내지 제1-3 무기층들(IL1-1, IL-2, IL-3)을 포함할 수 있다. 제1-1 내지 제1-3 무기층들(IL1-1, IL-2, IL-3)은 제1-1 내지 제1-3 층들(OL1-1, OL1-2, OL1-3)을 커버할 수 있다. 이에 의해 제1-1 내지 제1-3 무기층들(IL1-1, IL-2, IL-3)은 후속 공정에서 제1-1 내지 제1-3 층들(OL1-1, OL1-2, OL1-3)이 손상되는 것을 방지할 수 있다. 제1-1 내지 제1-3 무기층들(IL1-1, IL-2, IL-3)은 하부에 배치되는 제1 층(OL1)에 따라 무기 재료를 조절하여 형성할 수 있다.
이후, 일 실시예의 표시 장치 제조 방법은 도 7f에 도시된 것처럼 전사 패턴(TM)을 제거할 수 있다. 전사 패턴(TM)은 전사 패턴(TM)에 대한 접착성이 높은 물질이 도포된 기판 등을 이용하여 제거할 수 있다.
도 7g 및 도 7h를 참조하면, 일 실시예의 표시 장치 제조 방법은 제1 무기층(IL1) 상에 발광층(EML)을 형성하는 단계를 포함할 수 있다. 발광층(EML)은 잉크젯 프린팅법에 의해 형성되는 것일 수 있다. 예를 들어, 도 7g를 참조하면, 잉크젯 헤드(IKJ)로부터 액상(soluble)의 발광물질이 개구부들(OH1, OH2, OH3) 내에 제공될 수 있다. 액상(soluble)의 발광물질은 잉크젯 공정을 통해 개구부들(OH1, OH2, OH3) 내의 제1 무기층(IL1) 상에 패턴닝 될 수 있다. 이후, 제1 무기층(IL1) 상의 발광물질들을 경화시켜 발광층(EML)을 형성할 수 있다. 본 명세서에서 액상(soluble)의 발광물질은 잉크로 지칭될 수 있다.
도 7g 및 도 7h를 참조하여 설명한 것처럼, 잉크젯 공정과 경화 공정을 통해 발광층(EML)을 형성하면, 발광층(EML)은 감광성 재료를 미-포함할 수 있다. 감광성 재료의 개발 없이 발광층(EML)을 형성할 수 있고, 포토 공정과 식각 공정 없이 진행되기 때문에 마스크의 생략이 가능하여 발광층(EML)의 형성 비용이 감소될 수 있다.
도 7i 및 도 7j를 참조하면, 일 실시예의 표시 장치 제조 방법은 제2 층(OL2) 및 제2 전극(EL2)을 형성하는 단계를 포함할 수 있다. 제2 층(OL2)과 제2 전극(EL2)은 제1 내지 제3 화소영역들(PXA-B, PXA-G, PXA-R)에 모두 대응되도록 공통층으로 형성될 수 있다.
일 실시예에서, 제2 층(OL2)은 진공 증착법을 이용하여 형성할 수 있다. 다만, 실시예가 이에 제한되는 것은 아니다. 예를 들어, 제2 층(OL2)이 정공 수송 영역(HTR')인 경우 제2 층(OL2)은 진공 증착법 및/또는 잉크젯 프린팅법을 이용하여 형성될 수 있다.
도 7i를 참조하면, 발광층(EML) 상에 정공 수송 물질 또는 전자 수송 물질을 증착하여 제2 층(OL2)을 형성할 수 있다. 일 실시예예서 제1 전극(EL1)이 애노드인 경우, 발광층(EML) 상에 전자 수송 물질을 증착하여 전자 수송 영역(ETR, 도 4a 참조)을 형성할 수 있다. 제1 전극(EL1)이 캐소드인 경우에는 발광층(EML) 상에 정공 수송 물질을 증착하여 정공 수송 영역(HTR', 도 4b 참조)을 형성할 수 있다. 제2 층(OL2)이 전자 수송 물질로 이루어진 증착막을 포함하는 경우, 제2 층(OL2)은 전자 수송 영역(ETR, 도 4a 참조)에 해당할 수 있다. 제2 층(OL2)이 정공 수송 물질로 이루어진 증착막을 포함하는 경우, 제2 층(OL2)는 정공 수송 영역(HTR', 도 4b 참조) 에 각각 대응할 수 있다.
일부 실시예에 있어서, 제2 층(OL2) 형성 단계는 제2 층(OL2)을 형성하기 전에 발광층(EML) 상에 제3 무기층(OL3, OL3' 도 5c 및 도 6c 참조)을 추가적으로 형성할 수 있다. 즉, 일 실시예의 표시 장치 제조 방법은 발광층(EML)과 제2 층(OL2) 사이에 제3 무기층을 형성하는 단계를 더 포함할 수 있다. 제3 무기층은 진공 증착법을 이용하여 형성할 수 있으나, 이에 제한되는 것은 아니다. 제3 무기층은 발광층(EML) 상에 형성되는 제2 층(OL2)에 따라 무기 재료를 선택하여 사용할 수 있다. 예를 들어, 제2 층(OL2)이 전자 수송 영역(ETR)인 경우 제3 무기층은 ZnO를 포함하는 증착막일 수 있다. 제2 층(OL2)이 정공 수송 영역(HTR', 도 4b 참조)인 경우 제3 무기층은 MoO3를 포함하는 증착막일 수 있다.
도 7j를 참조하면, 제2 층(OL2) 상에 제2 전극(EL2)을 형성할 수 있다. 제2 전극(EL2)은 제1 내지 제3 화소영역들(PXA-B, PXA-G, PXA-R)과 주변 영역(NPXA)에 모두 중첩하는 공통층으로 형성될 수 있다. 일 실시예에서 제1 전극(EL1)이 애노드인 경우 제2 전극(EL2)는 캐소드 일 수 있고, 제1 전극(EL1)이 캐소드인 경우에 제2 전극(EL2)는 애노드일 수 있다.
도 8a 및 도 8b는 일 실시예의 표시 장치에서 제1 층(OL1)의 형성 단계를 구체화 하여 나타낸 단면도이다. 도 8a 및 도 8b에는 도 7f에 도시된 제1 층(OL1)의 형성 공정을 세분화하여 나타내었다.
도 8a 및 도 8b를 참조하면, 노출된 제1 전극(EL1) 상에 정공 수송 물질 또는 전자 수송 물질을 증착하여 제1 층(OL1)을 형성할 수 있다. 제1 층(OL1)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B)에 각각 대응하는 제1 서브층들(OL1-1a, OL1-2a, OL1-3a) 및 제2 서브층들(OL-1b, OL1-2b, OL1-3b)을 포함할 수 있다. 제1 무기층(OL1)은 제2 서브층들(OL-1b, OL1-2b, OL1-3b) 상에 형성될 수 있다.
일 실시예에서 1 서브층들(OL1-1a, OL1-2a, OL1-3a) 및 제2 서브층들(OL-1b, OL1-2b, OL1-3b) 사이에 제2 무기층(IL2)을 형성할 수 있다. 예를 들어, 개구부들(OH1, OH2, OH3)에 노출된 제1 전극들(EL1) 상에 정공 수송 물질 또는 전자 수송 물질을 증착하여 제1 서브층들(OL1-1a, OL1-2a, OL1-3a)을 형성할 수 있다.
이후, 제1 서브층들(OL1-1a, OL1-2a, OL1-3a) 상에 제2 무기층(IL2)을 형성할 수 있다. 제2 무기층(IL2)은 제1 서브층들(OL1-1a, OL1-2a, OL1-3a) 및 제2 서브층들(OL-1b, OL1-2b, OL1-3b)을 이루는 물질에 따라 무기재료를 선택하여 사용할 수 있다. 예를 들어, 제1 서브층들(OL1-1a, OL1-2a, OL1-3a) 및 제2 서브층들(OL-1b, OL1-2b, OL1-3b)이 정공 수송 영역(HTR, 도 4a 참조)에 포함되는 서브층들인 경우, 제1 서브층들(OL1-1a, OL1-2a, OL1-3a) 및 제2 서브층들(OL-1b, OL1-2b, OL1-3b) 각각은 제2 무기층(IL2)은 몰리브데늄옥사이드(MoO3)로 이루어진 증착막들일 수 있다. 제1 서브층들(OL1-1a, OL1-2a, OL1-3a) 및 제2 서브층들(OL-1b, OL1-2b, OL1-3b)이 전자 수송 영역(ETR', 도 4b 참조)에 포함되는 서브층들인 경우, 제1 서브층들(OL1-1a, OL1-2a, OL1-3a) 및 제2 서브층들(OL-1b, OL1-2b, OL1-3b) 각각은 제2 무기층(IL2)은 징크옥사이드(ZnO)로 이루어진 증착막일 수 있다.
예를 들어, 제1 층(OL1)이 정공 수송 영역(HTR, 도 4a 참조)인 경우 제1 서브층들(OL1-1a, OL1-2a, OL1-3a) 각각은 정공 주입층(HIL, 도 5b 참조)일 수 있다. 정공 주입층(HIL, 도 5b 참조)은 제1 전극들(EL1) 상에 정공 주입성 물질을 증착하여 형성할 수 있다. 정공 주입층(HIL, 도 5b 참조)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B) 각각에 대응하는 제1 내지 제3 정공 주입층일 수 있다. 또한, 제2 서브층들(OL-1b, OL1-2b, OL1-3b) 각각은 정공 수송층(HTL, 도 5b 참조)일 수 있다. 제2 서브층들(OL-1b, OL1-2b, OL1-3b) 각각은 제1 내지 제3 정공 주입층 상에 배치되는 제1 내지 제3 정공 수송층일 수 있다.
제1 층(OL1)이 전자 수송 영역(ETR', 도 4b 참조)인 경우 제1 서브층들(OL1-1a, OL1-2a, OL1-3a) 각각은 제1 전자 수송층(ETL1', 도 6b 참조)일 수 있다. 제1 전자 수송층(ETL1', 도 6b 참조)은 제1 전극들(EL1) 상에 전자 수송 물질을 이용하여 증착된 증착막일 수 있다. 제1 서브층들(OL1-1a, OL1-2a, OL1-3a)은 제1 내지 제3 화소 영역들(PXA-R, PXA-G, PXA-B) 각각에 대응하는 제1-1 내지 제1-3 전자 수송층일 수 있다. 또한, 제2 서브층들(OL-1b, OL1-2b, OL1-3b) 각각은 제2 전자 수송층(ETL2', 도 6b 참조)일 수 있다. 제2 전자 수송층(ETL2', 도 6b 참조)은 제1 서브층들(OL1-1a, OL1-2a, OL1-3a) 상에 전자 수송 물질을 이용하여 증착된 증착막일 수 있다. 제2 서브층들(OL-1b, OL1-2b, OL1-3b) 각각은 제1-1 내지 제1-3 전자 수송층 상에 배치되는 제2-1 내지 제2-3 전자 수송층일 수 있다. 제1 서브층들(OL1-1a, OL1-2a, OL1-3a)과 제2 서브층들(OL-1b, OL1-2b, OL1-3b)을 이루는 물질은 서로 동일하거나 상이할 수 있다.
제2 서브층들(OL-1b, OL1-2b, OL1-3b)을 형성한 후, 도 8b에 도시된 바와 같이 제2 서브층들(OL-1b, OL1-2b, OL1-3b) 상에 제1 무기층(IL1)을 형성할 수 있다. 제1 무기층(IL1)은 증착 공정을 통해 형성될 수 있다.
상술한 제조 방법을 이용하여 제조된 일 실시예에 따른 표시 장치는 발광 소자의 발광 효율 및 수명 특성이 개선되어 이미지의 품질이 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

Claims (20)

  1. 제1 색 광을 방출하는 제1 화소 영역, 상기 제1 색 광과 상이한 제2 색 광을 방출하는 제2 화소 영역, 및 상기 제1 색 광 및 상기 제2 색 광과 상이한 제3 색 광을 방출하는 제3 화소 영역이 정의된 제1 베이스 기판;
    상기 제1 베이스 기판 상에 배치되며, 상기 제1 내지 제3 화소 영역들 각각에 대응하여 배치된 제1 내지 제3 발광 소자들을 포함하는 표시 소자층을 포함하고,
    상기 제1 내지 제3 발광 소자들 각각은
    제1 전극;
    상기 제1 전극 상에 배치되는 제1 층;
    상기 제1 층 상에 배치되는 제1 무기층;
    상기 제1 무기층 상에 배치되는 발광층;
    상기 발광층 상에 배치되는 제2 층; 및
    상기 제2 층 상에 배치되는 제2 전극을 포함하고,
    상기 제1 층 및 상기 제2 층 중 어느 하나는 정공 수송 영역이고, 나머지 하나는 전자 수송 영역인 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 층은 복수의 서브층들을 포함하고,
    복수의 서브층들 중 서로 인접하는 서브층들 사이에는 제2 무기층이 배치되는 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 내지 제3 발광 소자 각각은
    상기 발광층 및 상기 제2 층 사이에 배치되는 제3 무기층을 더 포함하는 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 층은 정공 주입층, 정공 수송층 및 전자 저지층 중 적어도 하나를 포함하는 정공 수송 영역이고,
    상기 제2 층은 전자 주입층, 전자 수송층 및 정공 저지층 중 적어도 하나를 포함하는 전자 수송 영역인 표시 장치.
  5. 제4 항에 있어서,
    상기 정공 수송 영역은
    상기 제1 전극 상에 배치되는 정공 주입층, 및
    상기 정공 주입층 상에 배치되는 정공 수송층을 포함하고,
    상기 정공 주입층과 상기 정공 수송층 사이에 제2 무기층을 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 무기층은 몰리브데늄트리옥사이드(MoO3)를 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 층은 전자 주입층, 전자 수송층, 및 정공 저지층 중 적어도 하나를 포함하는 전자 수송 영역이고,
    상기 제2 층은 정공 주입층, 정공 수송층, 및 전자 저지층 중 적어도 하나를 포함하는 정공 수송 영역인 표시 장치.
  8. 제7 항에 있어서,
    상기 전자 수송 영역은 다층의 전자 수송층을 포함하고,
    상기 다층의 전자 수송층은
    상기 제1 전극 상에 배치되는 제1 전자 수송층, 및
    상기 제1 전자 수송층 상에 배치되는 제2 전자 수송층을 포함하며,
    상기 제1 및 제2 전자 수송층 사이에 제2 무기층을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제2 무기층은 징크옥사이드(Zno)를 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 무기층의 두께는 10Å 이상 100Å 이하인 표시 장치.
  11. 제1 항에 있어서,
    상기 발광층은 상기 제1 내지 제3 화소 영역들에 각각 대응하는 제1 내지 제3 발광층들을 포함하고,
    상기 제1 내지 제3 발광층들 각각은 양자점을 포함하는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 층은 10,000 g/mol 이하의 분자량을 갖는 정공 수송 물질 또는 전자 수송 물질을 포함하는 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 무기층은 ZnMgO를 포함하는 표시 장치.
  14. 제1 전극 및 상기 제1 전극의 일부를 노출 시키는 화소 정의막이 배치된 예비 기판을 제공하는 단계;
    상기 화소 정의막에 대응하게 패터닝된 전사 패턴이 형성된 마스터 기판을 준비하는 단계;
    상기 전사 패턴을 상기 화소 정의막 상에 전사하는 단계;
    상기 노출된 제1 전극 상에 제1 층을 형성하는 단계;
    상기 제1 층 상에 제1 무기층을 증착하는 단계;
    상기 전사 패턴을 제거 하는 단계;
    상기 제1 무기층 상에 잉크젯 프린팅법으로 발광층을 형성하는 단계;
    상기 발광층 상에 제2 층을 형성하는 단계; 및
    상기 제2 층 상에 제2 전극을 형성하는 단계를 포함하고,
    상기 제1 층을 형성하는 단계는
    정공 수송 물질 또는 전자 수송 물질로 이루어진 증착막을 형성하는 단계를 포함하는 표시 장치 제조 방법.
  15. 제14 항에 있어서,
    상기 제2 층을 형성하는 단계는,
    상기 발광층 상에 제3 무기층을 형성하고,
    상기 제3 무기층 상에 제2 층을 형성하는 공정을 포함하는 표시 장치 제조 방법.
  16. 제14 항에 있어서,
    상기 화소 정의막은 회로층에 접촉하는 하면 및 상기 하면과 대향하는 상면을 포함하고,
    상기 전사 패턴은 상기 화소 정의막의 상면에 접촉하는 제1 면 및 상기 제1 면과 대향하는 제2 면을 포함하며,
    평면 상에서, 상기 제1 면은 상기 화소 정의막의 상면과 동일하거나, 또는 더 큰 면적을 갖는 표시 장치 제조 방법.
  17. 제14 항에 있어서,
    상기 제1 층을 형성하는 단계는
    상기 제1 전극 상에 정공 주입성 물질을 증착하여 제1 서브층을 형성하는 단계;
    상기 제1 서브층 상에 제2 무기층을 형성하는 단계; 및
    상기 제2 무기층 상에 정공 수송성 물질을 증착하여 제2 서브층을 형성하는 단계를 포함하는 표시 장치 제조 방법.
  18. 제17 항에 있어서,
    상기 제2 층을 형성하는 단계는
    상기 발광층 상에 전자 수송 물질을 증착하는 단계를 포함하는 표시 장치 제조 방법.
  19. 제14 항에 있어서,
    상기 제1 층을 형성하는 단계는
    상기 제1 전극 상에 전자 수송 물질을 증착하여 제1 서브층을 형성하는 단계;
    상기 제1 전자 수송층 상에 제2 무기층을 형성하는 단계; 및
    상기 제2 무기층 상에 상기 전자 수송 물질과 동일하거나 또는 상이한 물질을 증착하여 제2 서브층을 증착하는 단계를 포함하는 표시 장치 제조 방법.
  20. 제14 항에 있어서,
    상기 제1 층을 형성하는 단계 전에 기판을 전처리 하는 단계를 더 포함하는 표시 장치 제조 방법.
KR1020220161789A 2022-11-28 2022-11-28 표시 장치 및 표시 장치 제조 방법 KR20240081511A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220161789A KR20240081511A (ko) 2022-11-28 2022-11-28 표시 장치 및 표시 장치 제조 방법
US18/506,490 US20240179988A1 (en) 2022-11-28 2023-11-10 Display device and method for manufacturing the same
CN202323230685.2U CN221710365U (zh) 2022-11-28 2023-11-28 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220161789A KR20240081511A (ko) 2022-11-28 2022-11-28 표시 장치 및 표시 장치 제조 방법

Publications (1)

Publication Number Publication Date
KR20240081511A true KR20240081511A (ko) 2024-06-10

Family

ID=91191471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220161789A KR20240081511A (ko) 2022-11-28 2022-11-28 표시 장치 및 표시 장치 제조 방법

Country Status (3)

Country Link
US (1) US20240179988A1 (ko)
KR (1) KR20240081511A (ko)
CN (1) CN221710365U (ko)

Also Published As

Publication number Publication date
CN221710365U (zh) 2024-09-13
US20240179988A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
US11711960B2 (en) Display apparatus including color-conversion layer and filter layer stacked in different insulating layers, and method of manufacturing the same
KR20210156371A (ko) 표시 장치
US20220238606A1 (en) Display apparatus and method of manufacturing the same
US11925051B2 (en) Display device including an encapsulation layer including porous layer
CN115241230A (zh) 显示装置和用于提供其的方法
WO2024111971A1 (ko) 표시 장치 및 타일링 표시 장치
US20230051958A1 (en) Color converting substrate and display device including same
CN218920893U (zh) 显示面板
CN219322900U (zh) 显示装置
US11765954B2 (en) Display device and method for manufacturing the same
US20240298499A1 (en) Display device
US12063837B2 (en) Color converting substrate and display device including same
CN221710365U (zh) 显示装置
CN115702609A (zh) 显示设备
KR20210129309A (ko) 표시 장치 및 그 제조 방법
CN112786661A (zh) 显示面板
CN219761827U (zh) 包括发光元件的衬底和显示装置
US20210384283A1 (en) Display device
EP4113619A1 (en) Display apparatus
US20230165102A1 (en) Display device
KR20230112795A (ko) 표시패널
KR20230137515A (ko) 표시 장치
CN116266597A (zh) 显示装置及其制造方法
CN116615063A (zh) 显示面板
CN118354639A (zh) 显示装置