KR20240080242A - 안테나와 방열 그라운드 결합형 통신 칩 패키지 - Google Patents

안테나와 방열 그라운드 결합형 통신 칩 패키지 Download PDF

Info

Publication number
KR20240080242A
KR20240080242A KR1020220162165A KR20220162165A KR20240080242A KR 20240080242 A KR20240080242 A KR 20240080242A KR 1020220162165 A KR1020220162165 A KR 1020220162165A KR 20220162165 A KR20220162165 A KR 20220162165A KR 20240080242 A KR20240080242 A KR 20240080242A
Authority
KR
South Korea
Prior art keywords
communication chip
heat dissipation
package
mold
communication
Prior art date
Application number
KR1020220162165A
Other languages
English (en)
Inventor
김기진
안광호
채수창
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Priority to KR1020220162165A priority Critical patent/KR20240080242A/ko
Priority to US18/521,056 priority patent/US20240178123A1/en
Publication of KR20240080242A publication Critical patent/KR20240080242A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/02—Arrangements for de-icing; Arrangements for drying-out ; Arrangements for cooling; Arrangements for preventing corrosion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/045—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
    • H01Q9/0457—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means electromagnetically coupled to the feed line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Waveguide Aerials (AREA)
  • Ceramic Engineering (AREA)

Abstract

안테나와 방열 그라운드 결합형 통신 칩 패키지가 제공된다. 본 발명의 실시예에 따른 결합형 패키지는 고주파 통신 칩 패키지에 방열 그라운드를 결합하고, 세라믹 재질의 몰드 상부에 안테나 패치를 바로 배치하며, 통신 칩과 와이어 본딩 길이가 최소화 되도록 세라믹 몰드의 구조에 변경을 가하고, 세라믹 몰드의 측벽을 통한 capacitive 급전 방식을 적용하며, 패키지 하부를 통해 나아가 PCB나 PCB 하부의 추가 방열 구조를 방열한다. 이에 의해, 삽입 손실을 최소화 할 수 있고, 방열 효과를 극대화할 수 있게 된다.

Description

안테나와 방열 그라운드 결합형 통신 칩 패키지{Communication chip package with antenna and heat dissipation ground}
본 발명은 반도체 패키지 기술에 관한 것으로, 더욱 상세하게는 고주파 통신이나 레이더를 위한 통신 칩 패키지에 관한 것이다.
높은 주파수로 동작하며 높은 전력을 소모하는 반도체의 경우 도 1과 같은 MLF 반도체 패키지를 많이 사용한다. MLF 패키지는 패키지 안에 열을 방출할 수 있는 그라운드 플랜이 있고 그 위에 칩을 부착함으로써 방열 특성이 좋은 패키지이다. 하지만 칩에서부터 Signal PAD로 연결되는 Wire Bonding 길이가 길어져서 Bonding inductance가 늘어나고 이로 인해 신호 손실이 발생하는 단점이 있어 칩의 동작주파수가 올라갈 수 록 그 사용이 어려워지는 문제가 있다.
고출력 RF 반도체 패키지에서 또 많이 사용되는 구조가 도 2에 제시된 WLP(Wafer Level Package)이다. 칩 위에 Ball을 올리는 공정으로서 Chip 크기에 맞는 Ball을 올린 패키지를 Fan-In WLP, Chip 크기보다 Ball을 올릴 패키지를 크게 만드는 Fan-Out WLP가 있다. MLF 구조는 Wire bonding을 사용하지만 WLP는 Ball을 사용하기 때문에 신호를 연결하는데 있어서 손실이 줄어들게 되고(Wire Bonding 인덕턴스 > Ball 인덕턴스) Chip의 동작 주파수가 올라감에 있어 MLF 보다 손실 측면에서 유리하다. 하지만 MLF와 달리 반도체 자체가 바로 방열판과 붙는 구조가 아니기 때문에 방열 특성에서는 떨어진다.
도 3은 MLF 또는 WLP를 통하여 안테나 모듈에 연결하고 이 모듈이 다시 PCB 기반에 조립되는 모습을 도식화한 도면이다. 어떤 패키지든 안테나까지 연결하는데 Package 모듈의 긴 손실을 통해 안테나 까지 연결 되어야 하며 이는 RF 패키지-안테나 간 높은 삽입 손실로 나타난다. 열 측면에서는 패키지화된 칩이 안테나 패키지 모듈과 결합하고 다시 Solder ball에 의해 PCB에 연결되는 구조라 PCB에서 열처리를 들어 간다 가정했을 때 너무 높은 열저항에 의해 발열 문제가 발생될 가능성이 높다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 고주파 통신 칩에 빔포밍을 위한 다수의 안테나 패치를 결합한 패키지에 있어, 통신 칩의 발열 문제와 안테나의 삽입 손실 문제를 해결하기 위한 설계 구조를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 통신 칩 패키지는 고주파 통신을 위한 통신 칩; 통신 칩의 측면과 상부를 둘러싸는 형태의 세라믹 몰드; 세라믹 몰드의 상면에 배치된 패치 안테나; 통신 칩의 하부에 배치된 방열 그라운드;를 포함한다.
세라믹 몰드는, 통신 칩과 인접한 부분이 통신 칩을 향해 돌출되어 있고, 돌출 영역의 상면에는, 통신 칩과 와이어 본딩되는 패드가 형성될 수 있다.
돌출 영역의 일부는, 방열 그라운드의 상부에 위치할 수 있다.
돌출 영역의 상면의 높이는, 통신 칩의 상면의 높이와 동일할 수 있다.
본 발명에 따른 통신 칩 패키지는 세라믹 몰드의 측벽에 형성되어, Capacitive 급전 방식으로 패치 안테나에 급전하는 급전부;를 포함할 수 있다.
방열 그라운드는, 세라믹 몰드의 측벽 내에 형성되어 있을 수 있다.
방열 그라운드는, 비아를 통해 통신 칩 패키지가 결합된 PCB의 그라운드와 연결될 수 있다.
방열 그라운드는, 패키지가 결합되는 PCB를 관통할 수 있다.
방열 그라운드는, PCB의 하부에서 추가 방열 구조물과 연결될 수 있다.
본 발명의 다른 측면에 따르면, 고주파 통신을 위한 통신 칩; 통신 칩의 측면과 상부를 둘러싸는 형태로, 통신 칩과 인접한 부분이 통신 칩을 향해 돌출되어 있는 몰드; 몰드의 돌출 영역의 상면에는 형성되어 통신 칩과 와이어 본딩되는 패드; 및 통신 칩의 하부에 배치된 방열 그라운드;를 포함하는 것을 특징으로 하는 통신 칩 패키지가 제공된다.
본 발명의 또다른 측면에 따르면, 고주파 통신을 위한 통신 칩; 통신 칩의 측면과 상부를 둘러싸는 형태의 몰드; 몰드의 상면에 배치된 패치 안테나; 몰드의 측벽에 형성되어, Capacitive 급전 방식으로 패치 안테나에 급전하는 급전부;를 포함하는 것을 특징으로 하는 통신 칩 패키지가 제공된다.
본 발명의 또다른 측면에 따르면, 고주파 통신을 위한 통신 칩; 통신 칩의 하부에 배치된 방열 그라운드; 통신 칩의 측면과 상부를 둘러싸고, 방열 그라운드의 측면을 둘러싸되 방열 그라운드의 하부는 외부로 개방시키는 형태의 몰드;를 포함하는 것을 특징으로 하는 통신 칩 패키지가 제공된다.
이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, 고주파 통신 칩 패키지에 방열 그라운드를 결합하여, 패키지 하부를 통해 나아가 PCB나 PCB 하부의 추가 방열 구조를 통해 효과적으로 방열이 이루어지도록 할 수 있다.
또한 본 발명의 실시예들에 따르면, 세라믹 재질의 몰드 상부에 안테나 패치를 바로 배치하고, 통신 칩과 와이어 본딩 길이가 최소화 되도록 세라믹 몰드의 구조에 변경을 가하고, 세라믹 몰드의 측벽을 통한 capacitive 급전 방식을 적용함으로써, 삽입 손실을 최소화 할 수 있게 된다.
도 1. MLF 반도체 패키지
도 2. Wafer Level 패키지
도 3. 패키지화된 RF Chip과 안테나 모듈 그리고 PCB 결합
도 4. 본 발명의 일 실시예에 따른 결합형 패키지의 단면도
도 5. 본 발명의 일 실시예에 따른 결합형 패키지의 평면도
도 6. 본 발명의 일 실시예에 따른 결합형 패키지의 저면도
도 7. 본 발명의 다른 실시예에 따른 결합형 패키지와 PCB 결합시 방열 구조를 도시한 도면
도 8. 본 발명의 다른 실시예에 따른 결합형 패키지와 PCB 결합시 추가 방열 구조를 적용한 구조를 도시한 도면
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
본 발명의 실시예에서는 빔포밍을 위한 패치 안테나들과 방열 그라운드를 결합형 통신 칩 패키지의 구조를 제시한다. 통신 칩의 발열 문제와 안테나의 삽입 손실 문제를 해결하기 위한 설계 구조이다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 '안테나와 방열 그라운드 결합형 통신 칩 패키지'(이하에서, '결합형 패키지'로 약칭)의 구조를 도시한 도면이다. 구체적으로 도 4는 결합형 패키지의 단면도, 도 5는 결합형 패키지를 위에서 바라보면서 도시한 평면도, 도 6은 결합형 패키지를 아래에서 바라보면서 도시한 저면도이다.
도시된 바와 같이 본 발명의 실시예에 따른 결합형 패키지는, 패치 안테나(110), 세라믹 몰드(120), 급전부(130), 통신 칩(140), 와이어 본딩(150), 방열 그라운드(160), 신호 패드(170)를 포함하여 구성된다.
통신 칩(140)은 고주파의 RF 통신, 레이더 통신 등을 위한 칩으로, 통신 용도에 대한 제한은 없다. 방열 그라운드(160)는 통신 칩(140)의 하부에 배치되어, 통신 칩(140)에서 발생하는 열을 하부로 방출시킨다.
본 발명의 실시예에 따른 결합형 패키지는, 기존 MLF 구조와 마찬가지로 열을 방출할 방열 그라운드(160)가 통신 칩(140)의 하부에 결합되어 있어, 통신 칩(140)의 발열 문제를 해결할 수 있다.
세라믹 몰드(120)는 통신 칩(140)의 측면과 상부를 둘러싸는 형태로 세라믹 재질로 제작된다. 방열 그라운드(160)도 세라믹 몰드(120)의 측벽 내에 형성되어 있다.
한편 세라믹 몰드(120)에서 통신 칩(140)과 인접한 부분은 통신 칩(110)을 향해 돌출되어 있다. 이에 따라 세라믹 몰드(120)의 돌출 영역 중 일부는 방열 그라운드(160)의 상부에 위치하게 된다.
세라믹 몰드(120)의 돌출 영역의 상면 높이는 통신 칩(140)의 상면 높이와 동일하다. 그리고 세라믹 몰드(120)의 돌출 영역의 상면에는 통신 칩(140)과 와이어 본딩(150)되는 패드가 형성되어 있어 있다. 세라믹 몰드(120)의 돌출 영역으로 인해 와이어 본딩(150)의 길이를 짧게 구현할 수 있다.
신호 패스(와이어 본딩)이 방열 그라운드를 넘어 연결되는 구조로 삽입 손실이 큰 도 1에 제시된 기존 MLF 구조와 달리, 본 발명의 실시예에 따른 결합형 패키지는 세라믹 몰드(120)가 방열 그라운드(160) 보다 더 안쪽으로 돌출되어, 통신 칩(140)과 가깝게 위치하도록 하여, 짧은 와이어 본딩(150)으로 삽입 손실을 최소화 하였다.
패치 안테나(110)는 세라믹 몰드(120)의 상면에 배치된다. 패치 안테나(110)의 급전을 위한 급전부(130)는 세라믹 몰드(120)의 측벽 내에 형성되어, Capacitive 급전 방식으로 패치 안테나(110)에 급전한다.
도 3에 제시된 기존 구조는 패키지 된 통신 칩이 안테나까지 라우팅 되는 과정에서 추가 삽입 손실이 발생하는데, 이는 패키지 몰드 재료의 Q가 낮아 안테나를 설계하기에 적합하지 않음으로 인해, Q가 높은 기판에 별도의 안테나를 배치하면서 발생된 문제이다. 반면 본 발명의 실시예에 따른 결합형 패키지는 몰드 재질로 Q값이 높은 세라믹 재질을 사용하고, 세라믹 몰드(120)의 상면에 바로 패치 안테나(110)를 배치하였다.
또한 세라믹 몰드(120)의 상면에 배치된 패치 안테나(110)의 안정된 급전을 위해, 급전부(130)와 패치 안테나(110)를 직접 연결하여 급전하지 않고, Capacitive coupling 방식으로 연결하여 급전하도록 하였다. 이는 통신 칩(140)으로부터 패치 안테나(110) 까지 연결되는 물리적 길이를 최소화 할 수 있으며 대칭적으로 구현할 수 있어, 삽입손실을 개선시켜 준다.
한편 도 6에 나타난 바와 같이 본 발명의 실시예에 따른 결합형 패키지의 하부 중앙에는 방열 그라운드(160)가 넓게 자리하고, 신호 패드(170)는 외곽에 나열되어 있다. 신호 패드(170)는 PCB와 통신 칩(140) 간의 전기적 연결을 위한 구성으로, 신호 패드(170)와 통신 칩(140)은 세라믹 몰드(120)의 측벽 내에 형성된 Through 비아를 통해 연결되어, 기존 MLF 비아 보다 삽입 손실이 적다.
도 7은 본 발명의 다른 실시예에 따른 결합형 패키지의 구조를 도시한 도면이다. 본 발명의 실시예에 따른 결합형 패키지는 방열 그라운드(160)의 하부에 PCB 방열 비아(165)가 추가된 구조이다.
PCB 방열 비아(165)는 결합형 패키지가 결합되는 PCB(210)를 관통하여, 방열 그라운드(160)와 PCB 그라운드(220)를 연결시켜 준다. 이에 따라 통신 칩(140)에서 방사되는 열은 방열 그라운드(160) → PCB 방열 비아(165) → PCB 그라운드(220)를 통해 방출된다.
도 8은 본 발명의 또 다른 실시예에 따른 결합형 패키지의 구조를 도시한 도면이다. 본 발명의 실시예에 따른 결합형 패키지는 방열 그라운드(160)가 세라믹 몰드(120)의 하면 보다 아래로 확장되어 결합형 패키지가 장착되는 PCB(210) 까지 관통하는 구조로 구현하였다.
또한 방열 그라운드(160)는 PCB(210)의 하부에서 추가 방열 구조물(300)에 연결된다. 이에 따라 통신 칩(140)에서 방사되는 열은 방열 그라운드(160) → 추가 방열 구조물(300)을 통해 방출된다.
본 발명의 실시예에 따른 결합형 패키지는 고출력 또는 고 배열 안테나 시스템에서 적용될 수 있는 패키지 구조이다. PCB(210)에서 방열 특성에 제한을 두었다면 PCB(210)에 구멍을 형성하여 방열 그라운드(160)가 이를 관통하여 PCB(210)의 하면까지 돌출되도록 함으로써, PCB(210)의 발열 제한 문제까지 충족시켜준다.
지금까지, 안테나와 방열 그라운드 결합형 통신 칩 패키지에 대해 바람직한 실시예를 들어 상세히 설명하였다.
위 실시예에서는 고주파 통신 칩 패키지에 방열 그라운드를 결합하여, 패키지 하부를 통해 나아가 PCB나 PCB 하부의 추가 방열 구조를 통해 효과적으로 방열이 이루어지도록 하여, 통신 칩에서의 발열 문제를 해소하였다.
또한 세라믹 재질의 몰드 상부에 안테나 패치를 바로 배치하고, 통신 칩과 와이어 본딩 길이가 최소화 되도록 세라믹 몰드의 구조에 변경을 가하고, 세라믹 몰드의 측벽을 통한 capacitive 급전 방식을 적용함으로써, 삽입 손실을 최소화 하였다.
본 발명의 실시예에 따른 패키지는 고주파 RF 통신, 5G, 레이더 등을 위한 빔포밍 시스템에 적용 가능하다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
110 : 패치 안테나
120 : 세라믹 몰드
130 : 급전부
140 : 통신 칩
150 : 와이어 본딩
160 : 방열 그라운드
170 : 신호 패드

Claims (12)

  1. 고주파 통신을 위한 통신 칩;
    통신 칩의 측면과 상부를 둘러싸는 형태의 세라믹 몰드;
    세라믹 몰드의 상면에 배치된 패치 안테나;
    통신 칩의 하부에 배치된 방열 그라운드;를 포함하는 것을 특징으로 하는 통신 칩 패키지.
  2. 청구항 1에 있어서,
    세라믹 몰드는,
    통신 칩과 인접한 부분이 통신 칩을 향해 돌출되어 있고,
    돌출 영역의 상면에는,
    통신 칩과 와이어 본딩되는 패드가 형성되어 있는 것을 특징으로 하는 통신 칩 패키지.
  3. 청구항 2에 있어서,
    돌출 영역의 일부는,
    방열 그라운드의 상부에 위치하는 것을 특징으로 하는 통신 칩 패키지.
  4. 청구항 2에 있어서,
    돌출 영역의 상면의 높이는,
    통신 칩의 상면의 높이와 동일한 것을 특징으로 하는 통신 칩 패키지.
  5. 청구항 1에 있어서,
    세라믹 몰드의 측벽에 형성되어, Capacitive 급전 방식으로 패치 안테나에 급전하는 급전부;를 포함하는 것을 특징으로 하는 통신 칩 패키지.
  6. 청구항 1에 있어서,
    방열 그라운드는,
    세라믹 몰드의 측벽 내에 형성되어 있는 것을 특징으로 하는 통신 칩 패키지.
  7. 청구항 6에 있어서,
    방열 그라운드는,
    비아를 통해 통신 칩 패키지가 결합된 PCB의 그라운드와 연결되는 것을 특징으로 하는 통신 칩 패키지.
  8. 청구항 6에 있어서,
    방열 그라운드는,
    패키지가 결합되는 PCB를 관통하는 것을 특징으로 하는 통신 칩 패키지.
  9. 청구항 8에 있어서,
    방열 그라운드는,
    PCB의 하부에서 추가 방열 구조물과 연결되는 것을 특징으로 하는 통신 칩 패키지.
  10. 고주파 통신을 위한 통신 칩;
    통신 칩의 측면과 상부를 둘러싸는 형태로, 통신 칩과 인접한 부분이 통신 칩을 향해 돌출되어 있는 몰드;
    몰드의 돌출 영역의 상면에는 형성되어 통신 칩과 와이어 본딩되는 패드; 및
    통신 칩의 하부에 배치된 방열 그라운드;를 포함하는 것을 특징으로 하는 통신 칩 패키지.
  11. 고주파 통신을 위한 통신 칩;
    통신 칩의 측면과 상부를 둘러싸는 형태의 몰드;
    몰드의 상면에 배치된 패치 안테나;
    몰드의 측벽에 형성되어, Capacitive 급전 방식으로 패치 안테나에 급전하는 급전부;를 포함하는 것을 특징으로 하는 통신 칩 패키지.
  12. 고주파 통신을 위한 통신 칩;
    통신 칩의 하부에 배치된 방열 그라운드;
    통신 칩의 측면과 상부를 둘러싸고, 방열 그라운드의 측면을 둘러싸되 방열 그라운드의 하부는 외부로 개방시키는 형태의 몰드;를 포함하는 것을 특징으로 하는 통신 칩 패키지.
KR1020220162165A 2022-11-29 2022-11-29 안테나와 방열 그라운드 결합형 통신 칩 패키지 KR20240080242A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220162165A KR20240080242A (ko) 2022-11-29 2022-11-29 안테나와 방열 그라운드 결합형 통신 칩 패키지
US18/521,056 US20240178123A1 (en) 2022-11-29 2023-11-28 Communication chip package with antenna and heat dissipation ground

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220162165A KR20240080242A (ko) 2022-11-29 2022-11-29 안테나와 방열 그라운드 결합형 통신 칩 패키지

Publications (1)

Publication Number Publication Date
KR20240080242A true KR20240080242A (ko) 2024-06-07

Family

ID=91190987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220162165A KR20240080242A (ko) 2022-11-29 2022-11-29 안테나와 방열 그라운드 결합형 통신 칩 패키지

Country Status (2)

Country Link
US (1) US20240178123A1 (ko)
KR (1) KR20240080242A (ko)

Also Published As

Publication number Publication date
US20240178123A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
US11569146B2 (en) Semiconductor package and method of forming the same
US7675465B2 (en) Surface mountable integrated circuit packaging scheme
KR101397748B1 (ko) 집적 어퍼쳐- 결합 패치 안테나를 갖는 라디오-주파수 집적회로 칩 패키지
JP6341293B2 (ja) 無線通信モジュール
US9941226B2 (en) Integrated millimeter-wave chip package
KR101780024B1 (ko) 안테나-회로기판 패키지
JP2002537655A (ja) リードレスキャリア設計および構造
US6583513B1 (en) Integrated circuit package with an IC chip and pads that dissipate heat away from the chip
US11037913B2 (en) Semiconductor package
TWI557854B (zh) 整合式毫米波晶片封裝結構
JP2013187740A (ja) 半導体装置
US20230198170A1 (en) Antenna-on-package including multiple types of antenna
KR20100051270A (ko) 표면 장착가능한 집적회로 패키징 수단
US20080277786A1 (en) Semiconductor package substrate
KR100495219B1 (ko) Ｉｃ칩 내장형 파워 엠프 모듈
US6650015B2 (en) Cavity-down ball grid array package with semiconductor chip solder ball
JP2010098274A (ja) 表面実装可能な集積回路のパッケージ化機構
EP2178119A1 (en) Surface mountable integrated circuit packaging scheme
CN112864147B (zh) 一种可组合式的三维多芯片封装结构
EP2469592A1 (en) Integrated circuit chip package device
KR20240080242A (ko) 안테나와 방열 그라운드 결합형 통신 칩 패키지
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
JP5762452B2 (ja) 表面実装可能な集積回路のパッケージ化機構
JP2015026873A (ja) 表面実装可能な集積回路のパッケージ化機構
KR20130077564A (ko) 반도체 패키지 및 그 제조 방법