KR20240075302A - Manufacturing method of glass substrate in which via is formed - Google Patents
Manufacturing method of glass substrate in which via is formed Download PDFInfo
- Publication number
- KR20240075302A KR20240075302A KR1020220157148A KR20220157148A KR20240075302A KR 20240075302 A KR20240075302 A KR 20240075302A KR 1020220157148 A KR1020220157148 A KR 1020220157148A KR 20220157148 A KR20220157148 A KR 20220157148A KR 20240075302 A KR20240075302 A KR 20240075302A
- Authority
- KR
- South Korea
- Prior art keywords
- glass substrate
- base
- base material
- vias
- manufacturing
- Prior art date
Links
- 239000011521 glass Substances 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 56
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 239000010949 copper Substances 0.000 claims abstract description 13
- 238000007747 plating Methods 0.000 claims abstract description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052802 copper Inorganic materials 0.000 claims abstract description 10
- 238000011049 filling Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 24
- 229920000642 polymer Polymers 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 238000004381 surface treatment Methods 0.000 description 4
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 metal materials Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
Abstract
본 발명은 비아가 형성된 글라스 기판의 제조방법에 관한 것으로, (a) 상기 글라스 기판을 상하 방향으로 타공하여 복수의 제1 베이스 홀을 형성하는 단계와, (b) 각각의 상기 제1 베이스 홀에 베이스 물질을 채우는 단계와, (c) 각각의 상기 제1 베이스 홀에 채워진 상기 베이스 물질을 상하 방향으로 타공하되, 상기 제1 베이스 홀의 내벽면에 상기 베이스 물질이 도포된 상태로 상기 베이스 물질을 타공하여 복수의 제2 베이스 홀을 형성하는 단계와, (d) 각각의 상기 제2 베이스 홀의 내벽면을 도전성을 갖는 도전성 물질로 도금하여 복수의 비아를 형성하는 단계를 포함하며; 상기 베이스 물질은 상기 도전성 물질의 도금이 상기 글라스 기판보다 상대적으로 용이한 재질인 것을 특징으로 한다. 이를 통해, 간단한 제조 공정을 통해, 구리와 같은 도전성 금속이 비아에 충진된 비아가 형성된 글라스 기판의 제조가 가능하게 된다.The present invention relates to a method of manufacturing a glass substrate with vias, including (a) forming a plurality of first base holes by perforating the glass substrate in an upward and downward direction, and (b) forming a plurality of first base holes in each of the first base holes. filling a base material; (c) perforating the base material filled into each of the first base holes in a vertical direction, while perforating the base material while the base material is applied to the inner wall of the first base hole; forming a plurality of second base holes; (d) plating an inner wall surface of each second base hole with a conductive material to form a plurality of vias; The base material is characterized in that it is relatively easier to plate the conductive material than the glass substrate. Through this, it is possible to manufacture a glass substrate with vias filled with a conductive metal such as copper through a simple manufacturing process.
Description
본 발명은 비아가 형성된 글라스 기판의 제조방법에 관한 것으로서, 보다 상세하게는, 글라스 기판에 비아를 형성하여 비아가 형성된 글라스 기판을 제조하는 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a glass substrate with vias, and more specifically, to a method of manufacturing a glass substrate with vias by forming vias on a glass substrate.
기판-관통 비아는 물리적 전자 회로 또는 칩에서 층들 사이에 전기적 연결을 제공한다. 예를 들어, 3-차원 스택 집적 회로에서, 기판-관통 비아는 전자 부품들을 수직으로 및 수평으로 통합(integration)할 수 있다.Through-board vias provide electrical connections between layers in a physical electronic circuit or chip. For example, in a three-dimensional stacked integrated circuit, through-board vias can integrate electronic components vertically and horizontally.
통상적으로, 기판-관통 비아는 실리콘 기판에 사용된다. 그러나, 유리 기판, 즉 글라스 기판은 실리콘보다 저렴하기 때문에, 전자 장치에서 더 널리 사용되고 있다. 글라스 기판은 또한 향상된 전자기 손실 특성, 향상된 유전체 특성, 맞춤형 열 팽창 계수, 및 롤-투-롤 형태를 포함하는, 스케일러블(scalable) 형태 인자로 올 수 있는 능력을 제공할 수 있다.Typically, through-substrate vias are used in silicon substrates. However, because glass substrates are cheaper than silicon, they are more widely used in electronic devices. Glass substrates can also offer improved electromagnetic loss properties, improved dielectric properties, tailored thermal expansion coefficients, and the ability to come in scalable form factors, including roll-to-roll shapes.
비아를 금속화하는 통상적인 공정은 건식 공정 및 습식 공정을 포함한다. 물리적 기상 침착 (PVD) 및 화학적 기상 침착 (CVD)과 같은 건식 공정은, 처리량을 제한하고, 제조 비용을 추가하는, 진공 하의 환경에서 수행된다.Common processes for metallizing vias include dry processes and wet processes. Dry processes, such as physical vapor deposition (PVD) and chemical vapor deposition (CVD), are performed in environments under vacuum, which limits throughput and adds to manufacturing costs.
추가로, 이러한 건식 공정은 5보다 큰 종횡비를 갖는 글라스 기판의 비아 내에 연속 금속 층을 생성하는 능력의 측면에서 제한될 수 있으며, 여기서 종횡비는 비아의 평균 직경에 대한 유리 기판의 평균 두께의 비이고, 특히 비아 직경이 작은 경우(예를 들어, 50 μm 미만)이다. 무전해 도금과 같은 습식 공정은 건식 공정에 비해 비용 효율적이지만, 통상적으로 큰 (예를 들어, 75μm 초과) 직경을 갖는 비아에 사용하도록 제한되었다.Additionally, these dry processes may be limited in terms of their ability to create a continuous metal layer within a via in a glass substrate with an aspect ratio greater than 5, where the aspect ratio is the ratio of the average thickness of the glass substrate to the average diameter of the via and , especially when the via diameter is small (e.g., less than 50 μm). Wet processes, such as electroless plating, are cost-effective compared to dry processes, but are typically limited to use on vias with large diameters (e.g., greater than 75 μm).
그런데, 글라스 기판의 자체 특성으로 인해 전도성의 금속이 유리 재질의 글라스 기판 내의 비아에 채워지는 것은 어려운 공정에 해당한다. 즉, 유리 표면에 구리와 같은 금속 재질의 부착력이 낮아, 비아가 형성된 글라스 기판을 이용하여 전자 부품을 생산하는 과정에서 비아 내의 금속이 비아 외부로 이탈하는 경우가 발생할 수 있다.However, due to the inherent characteristics of the glass substrate, it is a difficult process to fill the vias in the glass substrate with conductive metal. In other words, the adhesion of metal materials such as copper to the glass surface is low, so during the process of producing electronic components using a glass substrate on which vias are formed, metal within the via may escape to the outside of the via.
일 예로, 한국등록특허 제0064266호에 개시된 유리-관통 비아를 위한 구리 금속화 기술에서는 구리 이온을 포함하는 무전해 도금 용액을 적용하고, 비아 내에 전해질을 배치시키고, 전해질 내에 전극을 위치시키고, 전극과 유리 기판 사이에 전류를 적용하여, 비아 내에서 구리 이온을 구리로 환원시켜, 바이의 각각이 구리로 충진되는 복잡한 과정을 거치게 돈다.As an example, in the copper metallization technology for through-glass vias disclosed in Korean Patent No. 0064266, an electroless plating solution containing copper ions is applied, an electrolyte is placed in the via, an electrode is placed in the electrolyte, and the electrode By applying a current between the via and the glass substrate, copper ions are reduced to copper within the via, a complex process in which each of the vias is filled with copper.
본 발명은 상기와 같은 점을 감안하여 안출된 것으로서, 본 발명의 목적은 간단한 제조 공정을 통해, 구리와 같은 도전성 금속이 비아에 충진된 비아가 형성된 글라스 기판의 제조방법을 제공하는데 있다.The present invention was conceived in consideration of the above points, and the purpose of the present invention is to provide a method of manufacturing a glass substrate with vias filled with a conductive metal such as copper through a simple manufacturing process.
상기 목적은 본 발명에 따라, 비아가 형성된 글라스 기판의 제조방법에 있어서, (a) 상기 글라스 기판을 상하 방향으로 타공하여 복수의 제1 베이스 홀을 형성하는 단계와, (b) 각각의 상기 제1 베이스 홀에 베이스 물질을 채우는 단계와, (c) 각각의 상기 제1 베이스 홀에 채워진 상기 베이스 물질을 상하 방향으로 타공하되, 상기 제1 베이스 홀의 내벽면에 상기 베이스 물질이 도포된 상태로 상기 베이스 물질을 타공하여 복수의 제2 베이스 홀을 형성하는 단계와, (d) 각각의 상기 제2 베이스 홀의 내벽면을 도전성을 갖는 도전성 물질로 도금하여 복수의 비아를 형성하는 단계를 포함하며; 상기 베이스 물질은 상기 도전성 물질의 도금이 상기 글라스 기판보다 상대적으로 용이한 재질인 것을 특징으로 하는 비아가 형성된 글라스 기판의 제조방법에 의해서 달성된다.The above object is to provide a method for manufacturing a glass substrate with vias according to the present invention, comprising: (a) perforating the glass substrate in an upward and downward direction to form a plurality of first base holes; (b) each of the first base holes; 1. Filling a base hole with a base material; (c) punching the base material filled into each of the first base holes in an upward and downward direction, with the base material being applied to the inner wall of the first base hole; Forming a plurality of second base holes by perforating a base material; (d) plating an inner wall of each second base hole with a conductive material to form a plurality of vias; The base material is achieved by a method of manufacturing a glass substrate with vias, wherein plating of the conductive material is relatively easier than that of the glass substrate.
여기서, 상기 베이스 물질은 절연성 재질로 마련될 수 있다.Here, the base material may be made of an insulating material.
또한, 상기 베이스 물질은 폴리머 계열 중 선택된 하나일 수 있다.Additionally, the base material may be one selected from the polymer series.
그리고, 상기 도전성 물질은 구리(Cu), 금(Au), 티타늄(Ti), 알루니늄(Al) 및 텅스텐(W)으로 이루어진 그룹 중 선택된 하나를 포함할 수 있다.Additionally, the conductive material may include one selected from the group consisting of copper (Cu), gold (Au), titanium (Ti), aluminum (Al), and tungsten (W).
그리고, 상기 (b) 단계는 상기 베이스 물질이 도포된 라미네이팅 필름을 이용한 라미네이팅 방법을 통해 상기 베이스 물질이 상기 제1 베이스 홀에 채워지는 단계, 또는 액상의 상기 베이스 물질에 상기 글라스 필름을 침전시켜 상기 베이스 물질이 상기 제1 베이스 홀에 채워지는 단계를 포함할 수 있다.And, step (b) is a step of filling the first base hole with the base material through a laminating method using a laminating film coated with the base material, or depositing the glass film on the liquid base material. It may include filling the first base hole with a base material.
그리고, 상기 (b) 단계와 상기 (c) 단계 사이에서 상기 글라스 기판의 표면에 잔존하는 상기 베이스 물질이 제거되도록 상기 글라스 기판의 표면을 그라인딩하는 단계를 더 포함할 수 있다.Additionally, between step (b) and step (c), the method may further include grinding the surface of the glass substrate to remove the base material remaining on the surface of the glass substrate.
상기 구성에 따라 본 발명에 따르면, 폴리머 계열로 글라스 기판의 상하로 관통된 복수의 제1 베이스 홀을 먼저 채우고, 베이스 홀을 타공한 후 도전성 물질을 채움으로써, 도전성 물질을 도금을 통해 충진하여 도전성 물질의 도금 효율을 향상시킬 수 있다.According to the present invention according to the above configuration, a plurality of first base holes penetrating the top and bottom of the glass substrate are first filled with a polymer-based material, the base holes are perforated and then filled with a conductive material, and the conductive material is filled through plating to achieve conductivity. The plating efficiency of the material can be improved.
또한, 폴리머 계열을 베이스 물질의 충진, 타공, 그리고 도금과 같이 간단한 공정을 통해 비아의 형성이 가능하게 된다.In addition, vias can be formed through simple processes such as filling polymer base materials, perforating, and plating.
또한, 폴리머 계열을 사용함으로써, 금속 재질, 예컨대 니켈 등의 시드 금속의 사용을 배제시킴으로써, 제조 비용을 줄일 수 있는 효과가 제공된다.In addition, the use of polymer-based materials provides the effect of reducing manufacturing costs by eliminating the use of seed metals such as metal materials, such as nickel.
도 1은 본 발명의 실시예에 따른 비아가 형성된 글라스 기판의 제조 과정을 나타낸 도면이고,
도 2는 본 발명의 실시예에 따른 비아가 형성된 글라스 기판의 제조 과정을 도식화한 도면이다.1 is a diagram showing the manufacturing process of a glass substrate on which vias are formed according to an embodiment of the present invention;
Figure 2 is a diagram schematically illustrating the manufacturing process of a glass substrate on which vias are formed according to an embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야의 통상의 기술자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various different forms. The present embodiments are merely provided to ensure that the disclosure of the present invention is complete and to provide a general understanding of the technical field to which the present invention pertains. It is provided to fully inform the skilled person of the scope of the present invention, and the present invention is only defined by the scope of the claims.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다. 명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭하며, "및/또는"은 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2" 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.The terminology used herein is for describing embodiments and is not intended to limit the invention. As used herein, singular forms also include plural forms, unless specifically stated otherwise in the context. As used in the specification, “comprises” and/or “comprising” does not exclude the presence or addition of one or more other elements in addition to the mentioned elements. Like reference numerals refer to like elements throughout the specification, and “and/or” includes each and every combination of one or more of the referenced elements. Although “first”, “second”, etc. are used to describe various components, these components are of course not limited by these terms. These terms are merely used to distinguish one component from another. Therefore, it goes without saying that the first component mentioned below may also be a second component within the technical spirit of the present invention.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술 분야의 통상의 기술자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in this specification may be used with meanings commonly understood by those skilled in the art to which the present invention pertains. Additionally, terms defined in commonly used dictionaries are not to be interpreted ideally or excessively unless clearly specifically defined.
이하, 첨부 도면을 참조하여 본 발명에 대해 상세히 설명한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 비아가 형성된 글라스 기판(100)의 제조 과정을 나타낸 도면이고, 도 2는 본 발명의 실시예에 따른 비아가 형성된 글라스 기판(100)의 제조 과정을 도식화한 도면이다.Figure 1 is a diagram showing the manufacturing process of the glass substrate 100 with vias formed according to an embodiment of the present invention, and Figure 2 is a diagram showing the manufacturing process of the glass substrate 100 with vias formed according to an embodiment of the present invention. It is a drawing.
도 1 및 도 2를 참조하여 설명하면, 먼저, 도 2의 (a)에 도시된 바와 같이, 글라스 기판(100)을 마련한다. 그런 다음, 도 2의 (b)에 도시된 바와 같이 글라스 기판(100)을 판면을 기준으로 상하 방향으로 타공하여 복수의 제1 베이스 홀(110)을 형성한다(S10).When described with reference to FIGS. 1 and 2 , first, a glass substrate 100 is prepared as shown in (a) of FIG. 2 . Then, as shown in (b) of FIG. 2, the glass substrate 100 is perforated in the vertical direction with respect to the plate surface to form a plurality of first base holes 110 (S10).
본 발명의 실시예에서는 글라스 기판(100)에 복수의 제1 베이스 홀(110)을 레이저를 이용하여 타공하는 것을 예로 하나, 본 발명의 기술적 사상이 이에 국한되지 않음은 물런이다.In an embodiment of the present invention, as an example, a plurality of first base holes 110 are perforated in the glass substrate 100 using a laser, but the technical idea of the present invention is of course not limited thereto.
상기와 같이 글라스 기판(100)에 복수의 제1 베이스 홀(110)이 형성되면, 도 2의 (c)에 도시된 바와 같이, 각각의 제1 베이스 홀(110)에 베이스 물질(120a)을 채워, 각각의 제1 베이스 홀(110)에 베이스 물질(120a)을 충진시킨다(20).When a plurality of first base holes 110 are formed in the glass substrate 100 as described above, as shown in (c) of FIG. 2, a base material 120a is applied to each first base hole 110. Filling each first base hole 110 with the base material 120a (20).
일 실시예로, 베이스 물질(120a)은 각각의 제1 베이스 홀(110)에 라미네이팅 방법을 통해 충진될 수 있다. 즉, 베이스 물질(120a)이 도포된 라미네이팅 필름을 글라스 기판(100)에 부착한 후, 열압착 등의 방법을 통해 라미네이팅 필름에 도포된 베이스 물질(120a)이 각각의 제1 베이스 홀(110)로 충진되도록 할 수 있다.In one embodiment, the base material 120a may be filled into each first base hole 110 through a laminating method. That is, after attaching the laminating film to which the base material 120a is applied to the glass substrate 100, the base material 120a applied to the laminating film is attached to each first base hole 110 through a method such as thermal compression. It can be filled with .
다른 예로, 침전 공정을 통해 베이스 물질(120a)이 충진될 수 있다. 즉, 액상의 베이스 물질(120a)이 수용된 수조에 글라스 필름을 침전시켜 베이스 물질(120a)이 각각의 제1 베이스 홀(110)에 충진될 수 있다.As another example, the base material 120a may be filled through a precipitation process. That is, the base material 120a may be filled into each first base hole 110 by precipitating the glass film in a water tank containing the liquid base material 120a.
본 발명의 실시예에서는 베이스 물질(120a)로 절연성 재질이 적용되는 것을 예로 하며, 폴리머 계열의 베이스 물질(120a)이 적용되는 것을 예로 한다. 이를 통해, 기존에 니켈 등의 시드 금속을 이용한 2중 도금 과정과 대비할 때 제조 비용을 감소시킬 수 있게 된다.In an embodiment of the present invention, an insulating material is used as the base material 120a, and a polymer-based base material 120a is used as an example. Through this, manufacturing costs can be reduced compared to the existing double plating process using seed metals such as nickel.
한편, 상기와 같이 베이스 물질(120a)이 각각의 제1 베이스 홀(110)에 충진된 후, 도 2의 (c)에 도시된 바와 같이, 글라스 기판(100)의 표면에 잔존하는 베이스 물질(120a)을 제거하는 제1 표면 처리 과정이 수행될 수 있다(S30).Meanwhile, after the base material 120a is filled in each first base hole 110 as described above, as shown in (c) of FIG. 2, the base material remaining on the surface of the glass substrate 100 ( A first surface treatment process to remove 120a) may be performed (S30).
일 실시예로 글라스 기판(100)의 표면을 그라인딩하여, 도 2의 (c)에 도시된 바와 같이, 각각의 제1 베이스 홀(110)로부터 돌출되거나, 글라스 기판(100)의 표면이 잔존하는 베이스 물질(120a)을 제거함으로써, 도 2의 (d)에 도시된 바와 같이, 글라스 기판(100)의 표면의 평탄화 또한 구현이 가능하게 된다.In one embodiment, the surface of the glass substrate 100 is ground, as shown in (c) of FIG. 2, so that the surface of the glass substrate 100 protrudes from each first base hole 110 or remains. By removing the base material 120a, it is possible to flatten the surface of the glass substrate 100, as shown in (d) of FIG. 2.
상기와 같이 제1 표면 처리 과정이 완료되면, 각각의 제1 베이스 홀(110)에 채워진 베이스 물질(120a)을 상하 방향으로 타공하여, 도 2의 (e)에 도시된 바와 같이, 각각의 베이스 물질(120a)에 제2 베이스 홀(130)을 형성한다(S40). 여기서, 제1 베이스 홀(110)의 내벽면에는 베이스 물질(120a)이 도포된 상태로 베이스 물질(120a)이 타공될 수 있다.When the first surface treatment process is completed as described above, the base material 120a filled in each first base hole 110 is perforated in the vertical direction, and as shown in (e) of FIG. 2, each base A second base hole 130 is formed in the material 120a (S40). Here, the base material 120a may be perforated on the inner wall of the first base hole 110 while the base material 120a is applied.
이를 통해, 베이스 물질(120a)로 이루어진 시트 벽면(120)이 각각의 제1 베이스 홀(110)에 형성 가능하게 된다.Through this, the sheet wall 120 made of the base material 120a can be formed in each first base hole 110.
그런 다음, 각각의 제2 베이스 홀(130)의 내벽면, 즉 시드 벽면(120)에 도전성을 갖는 도전성 물질(140)을 도금하여(S50), 도 2의 (f)에 도시된 바와 같이, 복수의 바이를 형성하게 된다. 여기서, 본 발명의 실시예에서는 각각의 제2 베이스 홀(130)에 도전성 물질(140)이 충진된 상태가 되도록 도금 과정이 진행되는 것을 예로 한다.Then, a conductive material 140 is plated on the inner wall of each second base hole 130, that is, the seed wall 120 (S50), as shown in FIG. 2(f). Multiple byes are formed. Here, in an embodiment of the present invention, it is assumed that the plating process is performed so that each second base hole 130 is filled with the conductive material 140.
본 발명의 실시예에 따른 도전성 물질(140)은 구리(Cu), 금(Au), 티타늄(Ti), 알루니늄(Al) 및 텅스텐(W)으로 이루어진 그룹 중 선택된 하나를 포함하는 것을 예로 한다.The conductive material 140 according to an embodiment of the present invention includes, for example, one selected from the group consisting of copper (Cu), gold (Au), titanium (Ti), aluminum (Al), and tungsten (W). do.
여기서, 폴리머 계열의 베이스 물질(120a)은 구리 등의 도전성 물질(140)의 도금이 글라스 기판(100)보다 상대적으로 용이한 재질을 가질 뿐만 아니라, 폴리머 계열의 경우 유리 재질의 글라스 기판(100)과의 흡착력 또한 강하므로, 상기 과정을 통해 도전성 물질(140)이 바이로부터 이탈되는 것을 효과적으로 차단 가능하게 된다.Here, the polymer-based base material 120a not only has a material that makes plating of the conductive material 140, such as copper, relatively easier than the glass substrate 100, but also, in the case of the polymer-based base material, the glass substrate 100 is made of glass. Since the adsorption power is also strong, it is possible to effectively block the conductive material 140 from leaving the via through the above process.
본 발명의 실시예에서는 도전성 물질(140)의 도금 과정 이후에, 제2 표면 처리 과정을 거칠 수 있다(S60). 2차 표면 처리 과정은 그라인딩 과정이나 에칭을 통한 패턴 형성 등의 과정을 포함할 수 있다.In an embodiment of the present invention, after plating the conductive material 140, a second surface treatment process may be performed (S60). The secondary surface treatment process may include processes such as grinding or pattern formation through etching.
이상, 첨부된 도면을 참조로 하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 제한적이 아닌 것으로 이해해야만 한다.Above, embodiments of the present invention have been described with reference to the attached drawings, but those skilled in the art will understand that the present invention can be implemented in other specific forms without changing its technical idea or essential features. You will be able to understand it. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive.
100 : 글라스 기판 110 : 제1 베이스 홀
120a : 베이스 물질 120 : 시드 벽면
130 : 제2 베이스 홀 140 : 도전성 물질100: glass substrate 110: first base hole
120a: Base material 120: Seed wall
130: second base hole 140: conductive material
Claims (6)
(a) 상기 글라스 기판을 상하 방향으로 타공하여 복수의 제1 베이스 홀을 형성하는 단계와,
(b) 각각의 상기 제1 베이스 홀에 베이스 물질을 채우는 단계와,
(c) 각각의 상기 제1 베이스 홀에 채워진 상기 베이스 물질을 상하 방향으로 타공하되, 상기 제1 베이스 홀의 내벽면에 상기 베이스 물질이 도포된 상태로 상기 베이스 물질을 타공하여 복수의 제2 베이스 홀을 형성하는 단계와,
(d) 각각의 상기 제2 베이스 홀의 내벽면을 도전성을 갖는 도전성 물질로 도금하여 복수의 비아를 형성하는 단계를 포함하며;
상기 베이스 물질은 상기 도전성 물질의 도금이 상기 글라스 기판보다 상대적으로 용이한 재질인 것을 특징으로 하는 비아가 형성된 글라스 기판의 제조방법.In the method of manufacturing a glass substrate on which vias are formed,
(a) forming a plurality of first base holes by perforating the glass substrate in a vertical direction;
(b) filling each of the first base holes with a base material;
(c) The base material filled in each of the first base holes is perforated in the vertical direction, and the base material is perforated in a state in which the base material is applied to the inner wall of the first base hole to form a plurality of second base holes. forming steps,
(d) plating an inner wall surface of each second base hole with a conductive material to form a plurality of vias;
A method of manufacturing a glass substrate with vias, wherein the base material is a material that is relatively easier to plate with the conductive material than the glass substrate.
상기 베이스 물질은 절연성 재질로 마련되는 것을 특징으로 하는 비아가 형성된 글라스 기판의 제조방법.According to paragraph 1,
A method of manufacturing a glass substrate with vias, wherein the base material is made of an insulating material.
상기 베이스 물질은 폴리머 계열 중 선택된 하나인 것을 특징으로 하는 비아가 형성된 글라스 기판의 제조방법.According to paragraph 1,
A method of manufacturing a glass substrate with vias, wherein the base material is one selected from the polymer series.
상기 도전성 물질은 구리(Cu), 금(Au), 티타늄(Ti), 알루니늄(Al) 및 텅스텐(W)으로 이루어진 그룹 중 선택된 하나를 포함하는 것을 특징으로 하는 비아가 형성된 글라스 기판의 제조방법.According to paragraph 1,
Manufacturing a glass substrate with vias, wherein the conductive material includes one selected from the group consisting of copper (Cu), gold (Au), titanium (Ti), aluminum (Al), and tungsten (W). method.
상기 (b) 단계는
상기 베이스 물질이 도포된 라미네이팅 필름을 이용한 라미네이팅 방법을 통해 상기 베이스 물질이 상기 제1 베이스 홀에 채워지는 단계, 또는
액상의 상기 베이스 물질에 상기 글라스 필름을 침전시켜 상기 베이스 물질이 상기 제1 베이스 홀에 채워지는 단계를 포함하는 것을 특징으로 하는 비아가 형성된 글라스 기판의 제조방법.According to paragraph 1,
Step (b) above is
Filling the first base hole with the base material through a laminating method using a laminating film coated with the base material, or
A method of manufacturing a glass substrate with a via, comprising the step of depositing the glass film on the liquid base material and filling the first base hole with the base material.
상기 (b) 단계와 상기 (c) 단계 사이에서
상기 글라스 기판의 표면에 잔존하는 상기 베이스 물질이 제거되도록 상기 글라스 기판의 표면을 그라인딩하는 단계를 더 포함하는 것을 특징으로 하는 비아가 형성된 글라스 기판의 제조방법.According to paragraph 1,
Between step (b) and step (c)
A method of manufacturing a glass substrate with vias, further comprising grinding the surface of the glass substrate to remove the base material remaining on the surface of the glass substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2023/012744 WO2024111801A1 (en) | 2022-11-22 | 2023-08-29 | Method for manufacturing glass substrate having vias |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240075302A true KR20240075302A (en) | 2024-05-29 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10032646B2 (en) | Robust multi-layer wiring elements and assemblies with embedded microelectronic elements | |
| TWI455663B (en) | Circuit board with twinned cu circuit layer and method for manufacturing the same | |
| TWI667674B (en) | Film capacitor embedded in polymer dielectric and manufacturing method thereof | |
| JP2019106429A (en) | Glass wiring substrate, method for manufacturing the same, and semiconductor device | |
| US7084509B2 (en) | Electronic package with filled blinds vias | |
| EP3439441B1 (en) | Method for failure-free copper filling of a hole in a component carrier | |
| US20030135998A1 (en) | Method, facility and device for producing an electrical connecting element, electrical connecting element and semi-finished product | |
| CN102593046A (en) | Method for fabricating a semiconductor device package | |
| CN101404259A (en) | Wiring board, semiconductor apparatus and method of manufacturing them | |
| CN105655316A (en) | Chip-use polymer frame being connected with capacitor in series and having at least one hole | |
| JP2011014916A (en) | Method for forming photoresist-laminated substrate using aerosol of metal nanoparticle, method for plating insulating substrate, method for surface treating metal layer of circuit board, and method for manufacturing laminated ceramic capacitor | |
| CN105873381A (en) | HDI circuit board and manufacture method thereof | |
| CN101557674A (en) | High density circuit board and manufacturing method thereof | |
| JP2018152616A (en) | Substrate with conductive vias | |
| US20140145334A1 (en) | Methods and apparatuses for three dimensional integrated circuits | |
| CN114222445A (en) | Circuit board manufacturing method and circuit board | |
| CN109599385A (en) | High frequency IC package substrate and its manufacturing method | |
| JP2015115335A (en) | Printed wiring board and method for manufacturing printed wiring board | |
| KR20240075302A (en) | Manufacturing method of glass substrate in which via is formed | |
| TWI581697B (en) | Method for manufacturing heat dissipation structure of ceramic substrate | |
| WO2024111801A1 (en) | Method for manufacturing glass substrate having vias | |
| US6461493B1 (en) | Decoupling capacitor method and structure using metal based carrier | |
| KR20100023805A (en) | Conductive via formation | |
| JP6187008B2 (en) | Method for manufacturing metal-filled structure and metal-filled structure | |
| KR101204275B1 (en) | Forming method for thermal stress relaxation type through-hole electrode and thermal stress relaxation type through-hole electrode formed thereby |