KR20240066753A - 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 및 이의 제조 방법 - Google Patents

낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20240066753A
KR20240066753A KR1020220147938A KR20220147938A KR20240066753A KR 20240066753 A KR20240066753 A KR 20240066753A KR 1020220147938 A KR1020220147938 A KR 1020220147938A KR 20220147938 A KR20220147938 A KR 20220147938A KR 20240066753 A KR20240066753 A KR 20240066753A
Authority
KR
South Korea
Prior art keywords
chalcogen
metalloid
semiconductor
thickness
electrode layer
Prior art date
Application number
KR1020220147938A
Other languages
English (en)
Inventor
김선국
노현열
조용인
Original Assignee
성균관대학교산학협력단
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Publication of KR20240066753A publication Critical patent/KR20240066753A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/18—Selenium or tellurium only, apart from doping materials or other impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

본 발명의 일 실시예는, 고-정공 이동도 구현을 위해 2차원 나노판상 칼코겐 물질의 두께에 따라 밴드갭이 달라지는 고유한 물리적 특성을 이용하여 2차원 나노판상 칼코겐 물질의 두께 조절을 통해 접촉 저항을 줄인 접합이 없는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 및 이의 제조 방법을 제공한다.

Description

낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 및 이의 제조 방법{High hole mobility junction less transistor devices with low contact resistance and the manufacturing method thereof}
본 발명은 무접합 트랜지스터에 관한 것으로서, 더욱 상세하게는, 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 및 이의 제조 방법에 관한 것이다.
종래기술에서 스퍼터 증착을 통한 텔루륨(Te) 박막을 형성하고 기존의 리쏘그래피(lithography) 공정을 통해 만든 Te 소자와 Te/IGZO 인버터가 제작되었다. 여기서 인버터의 제작 또한 리쏘그래피 공정을 통해 제조되었다. 이때 Te을 통한 정공 이동도는 30 cm2/Vs에 달하여 차세대 p 타입(p-type) 반도체로서의 활용 가능성을 보였다.
그러나 상술한 종래기술의 경우, p 타입 물질을 채널층으로 하여 트랜지스터와 인버터를 각각 제작하였으나 기존 CMOS 로직 소자 기준으로 n-타입 트랜지스터에 대한 이동도 대비 p-타입(특히 칼코겐 물질) 트랜지스터 정공 이동도의 매치가 잘 이뤄지지 못하고 있다
Te의 정공 이동도 향상 연구 사례를 참조했을 때, 플라즈마 처리나, 용액 처리, 온도를 가해주거나, 물질을 코팅하거나 트랜스퍼하는 등 Te의 정공 이동도를 향상시키기 위한 여러 가지 방법이 존재한다. 그러나 이러한 방식들은 박막에 손상을 입히거나, 부가적인 물질을 제작하거나, 열을 가해 주어야 하는 단점이 있다.
대한민국 공개특허 제10-2022-0061896호(2022. 05. 13. 공개)
상술한 종래기술의 문제점을 해결하기 위한 본 발명은, 고-정공 이동도 구현을 위해 2차원 나노 판상 칼코겐 물질의 두께에 따라 밴드갭이 달라지는 고유한 물리적 특성을 이용하여 2차원 나노판상 칼코겐 물질의 두께 조절을 통해 접촉 저항을 줄인 접합이 없는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 및 이의 제조 방법을 제공하는 것을 해결하고자 하는 과제로 한다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 본 발명의 기술적 과제를 달성하기 위하여 본 발명의 일 실시예는, 반도체 기판과 반도체 기판의 상부에 적층되는 절연층을 포함하는 기판; 상기 기판 상에 반도체 특성을 가지는 두께 이하의 두께로 적층된 반도체 칼코겐 채널층; 상기 반도체 칼코겐 채널층의 양측부에 각각 접촉되어 준금속 특성을 가지는 두께 이상의 두께로 적층된 준금속 칼코겐 전극층과 상기 준금속 칼코겐 전극층의 상부에 적층되는 상부 전극층을 포함하는 무접합 전극층; 및 상기 반도체 칼코겐 채널층과 상기 무접합 전극층의 상부에 적층된 보호층을 포함하여 구성되는 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자를 제공한다.
상기 본 발명의 기술적 과제를 달성하기 위하여 본 발명의 다른 실시예는, 반도체 기판과 반도체 기판의 상부에 적층되는 절연층을 포함하는 기판 상에 반도체 특성을 가지는 두께 이하의 두께의 칼코겐 물질로 칼코겐 채널층을 형성하는 단계; 상기 반도체 칼코겐 채널층의 양측부 또는 양측 상부에 접촉되도록 준금속 칼코겐 물질로 트랜지스터 전극들의 무접합 준금속 칼코겐 전극층을 형성한 후 상기 각각의 무접합 준금속 칼코겐 전극층에 상부 전극층을 형성하여 무접합 전극층을 형성하는 단계; 및 상기 반도체 칼코겐 채널층과 상기 상부 전극층의 상부에 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 제조 방법을 제공한다.
상기 본 발명의 기술적 과제를 달성하기 위하여 본 발명의 다른 실시예는, 기판; 상기 기판 상에 반도체 특성을 가지는 두께 이하의 두께로 적층된 반도체 칼코겐 채널층; 상기 반도체 칼코겐 채널층의 양측부에 접촉되어 준금속 특성을 가지는 두께 이상의 두께로 적층되는 준금속 칼코겐 전극층과 상기 준금속 칼코겐 전극층의 상부에 적층되는 상부 전극층을 포함하는 무접합 전극층; 상기 무접합 전극층의 사이에 적층되는 게이트 절연층; 및 상기 게이트 절연층의 상부에 형성되는 게이트 전극층을 포함하여 구성되는 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자를 제공한다.
상기 본 발명의 기술적 과제를 달성하기 위하여 본 발명의 다른 실시예는, 기판 상에 반도체 특성을 가지는 두께 이하의 두께의 칼코겐 물질로 칼코겐 채널층을 형성하는 단계; 상기 칼코겐 채널층의 양측부 또는 양측의 상부에 접촉하도록 준금속 특성을 가지는 두께 이상의 두께의 칼코겐 물질로 트랜지스터의 전극들의 무접합 준금속 칼코겐 전극층을 형성하는 단계; 상기 준금속 칼코겐 전극층의 사이의 상기 반도체 칼코겐 채널층의 상부에 게이트 절연층을 형성하는 단계; 및 상기 준금속 칼코겐 전극층과 상기 게이트 절연층의 상부에 상부 전극층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 제조 방법을 제공한다.
상기 칼코겐은 S, Se, Te 및 이들과 전위금속 화합물로 이루어지는 군에서 선택되는 1종일 수 있다.
본 발명의 일 실시예의 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 및 이의 제조 방법은 칼코겐 물질의 두께에 따른 밴드갭의 차이에 의한 반도체 또는 준금속 특성을 가지는 특성을 이용하여 채널층과 전극층이 동일 칼코겐 물질로 이루어지는 무접합 구조를 구현하는 것에 의해 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자를 제조할 수 있도록 하는 효과를 제공한다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예의 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 제1 트랜지스터 소자(1)의 단면도이다.
도 2는 도 1의 제1 트랜지스터 소자(1)의 제조 방법의 처리과정을 나타내는 순서도이다.
도 3은 본 발명의 다른 실시예의 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 제2 트랜지스터 소자(2)의 단면도이다.
도 4는 도 3의 제2 트랜지스터 소자(2)의 제조 방법의 처리과정을 나타내는 순서도이다.
도 5는 Te의 두께에 다른 밴드갭 특성을 나타내는 그래프이다.
도 6은 Te 두께에 따른 트랜스퍼 곡선(transfer curve)를 나타내는 그래프이다.
도 7은 채널층과 전극층에 접합을 가지는 종래기술의 트랜지스터 소자(pristine)와 본 발명의 실시예의 무접합 트랜지스터 소자(Junction less)의 트랜스퍼 곡선(transfer curve)를 나타내는 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
본 발명의 실시예의 설명에서 증착은 스퍼터링 증착, E 빔 기상 증착 등의 물리 기상 증착(PVD) 또는 화학적 기상 증착(CVD) 등의 다양한 증착 방법이 적용될 수 있다.
그리고 증착된 층에 패턴의 형성은 간단한 리소크래피 공정에 의해 수행될 수 있다.
도 1은 본 발명의 일 실시예의 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 제1 트랜지스터 소자(1)의 단면도이다.
도 1과 같이, 상기 무접합 제1 트랜지스터 소자(1)는 반도체 Si 기판과 반도체 Si 기판(11)의 상부에 적층되는 SiO2 절연층(13)을 포함하는 기판(10), 상기 기판(10) 상에 반도체 특성을 가지는 두께 이하의 두께로 적층된 반도체 칼코겐 채널층(20), 상기 반도체 칼코겐 채널층(20)의 양측부에 각각 접촉하도록 적층되는 준금속 칼코겐 전극층(31)과 상기 준금속 칼코겐 전극층(31)의 상부에 적층되는 상부 전극층(33)을 포함하는 무접합 전극층(30) 및 상기 반도체 칼코겐 채널층(20)과 상기 무접합 전극층(30)의 상부에 적층된 보호층(40)을 포함하여 구성될 수 있다.
상기 기판(10)은 반도체 Si 기판(11)에 SiO2 절연층(13)이 적층된 SiO2/Si 기판일 수 있다.
상기 반도체 칼코겐 채널층(20)과 상기 준금속 칼코겐 전극층(31)을 형성하는 칼코겐 물질은 S, Se, Te 및 이들과 전위금속의 화합물로 이루어지는 군에서 선택된 1종일 수 있다. 도 1의 경우 칼코겐 물질이 Te인 것으로 하여 도시하였다.
상기 채널층(20), 상기 준금속 칼코겐 전극층(31) 및 상기 상부 전극층(30)은 리쏘그래피 공정을 통해 적층 형성될 수 있다.
상기 반도체 칼코겐 채널층(20)은 칼코겐 물질이 반도체 특성을 가지는 최대 두께 이하의 두께를 가지도록 형성될 수 있다. 상기 준금속 칼코겐 전극층(31)은 상기 칼코겐 물질이 준금속 특성을 가지는 최소 두께 이상의 두께를 가지도록 형성될 수 있다. 일 예로, Te의 경우 두께를 10nm 이하로 증착하는 경우 반도체 특성을 가진다. 이와 달리, 두께를 10nm를 초과하도록 증착하는 경우 준금속 특성을 갖는다.
상기 무접합 전극층(30)은 무접합 준금속 칼코겐 전극층(31)과 상기 반도체 칼코겐 채널층(20)이 동일한 Te 칼코겐 물질로 형성되는 것에 의해, 무접합(junction less) 구조를 이룬다. 이에 의해, 전하가 어떠한 방해도 없이 달라진 밴드갭을 통해 쉽게 이동할 수 있게 된다. 이에 따라, 고 정공 이동도가 얻어진다.
상기 상부 전극층(33)은 Cu, Al, Ti, Mo, Au, W, Ta, Al, Ru, Pt, TiN, TaN, TiC, TaC, 도전성 폴리실리콘 및 이들의 혼합물 등의 1종 또는 복수 종 등의 통상적인 트랜지스터 전극 소재로 구성될 수 있다.
상기 보호층(40)은 실리콘산화막(SiO2)을 적층하여 형성할 수 있다.
상술한 반도체 Si 기판(11), SiO2 절연층(13), Te의 두께를 조절하여 형성된 반도체 칼코겐 채널층(20), 준금속 칼코겐 채널층(31), 상부 전극층(33) 및 보호층(40)은 리쏘그래피 공정에 의해 적층 성형될 수 있다.
도 1에서 절연층이 상기 SiO2 절연층(13)인 것으로 도시하고 설명하였으나, 이에 한정되는 것은 아니다. 상기 SiO2 절연층(13)은 실리콘질화막(Si3N4), 실리콘산질화막(SiON) 등 다양한 절연막이 적용될 수 있다.
도 2는 도 1의 제1 트랜지스터 소자(1)의 제조 방법의 처리과정을 나타내는 순서도이다.
도 2와 같이, 도 1의 제1 트랜지스터 소자(1)를 제조하기 위한 본 발명의 일 실시예의 고 정공 이동도 무접합 트랜지스터 소자 제조 방법은, 기판 상에 반도체 특성을 가지는 두께 이하의 두께의 칼코겐 물질로 칼코겐 채널층을 형성하는 단계(S10), 무접합 전극층을 형성하는 단계(S20) 및 보호층을 형성하는 단계(S30)를 포함하여 구성될 수 있다.
상기 칼코겐 채널층을 형성하는 단계(S10)는 반도체 기판과 반도체 기판의 상부에 적층되는 절연층을 포함하는 기판(10) 상에 반도체 특성을 가지는 두께 이하의 두께의 칼코겐 물질로 칼코겐 채널층(20)을 형성하는 단계일 수 있다. 이때, 상기 반도체 칼코겐 채널층(20)은 Te 채널층으로 형성하는 경우 10nm 이하의 두께로 증착되는 것에 의해 칼코겐 물질이 반도체 특성을 가지도록 한다. 상기 기판(10)은 실리콘 웨이퍼로서의 반도체 Si 기판(11) 상에 절연층으로서 SiO2 절연층(13)을 증착하여 형성될 수 있다.
상기 무접합 전극층을 형성하는 단계(S20)는 상기 반도체 칼코겐 채널층(20)의 양측부 또는 양측 상부에 접촉되도록 준금속 칼코겐 물질로 트랜지스터 전극들의 무접합 준금속 칼코겐 전극층(31)을 형성한 후 상기 각각의 무접합 준금속 칼코겐 전극층(31)에 상부 전극층(33)을 형성하여 무접합 전극층(30)을 형성하는 단계일 수 있다. 이때, 반도체 칼코겐 채널층(20)과 준금속 칼코겐 전극층(31)이 동일한 칼코겐 물질인 Te로 제작되는 것에 의해 이종 소재의 접합을 가지지 않는 무접합(junction less) 구조를 가지게 되어 전하가 방해되지 않고 이동되어 고 정공 이동도를 가진다.
상기 칼코겐 채널층20), 준금속 칼코겐 전극층(31)은 동일한 칼코겐 물질로 형성될 수 있다.
상기 보호층을 형성하는 단계(S30)는 상기 반도체 칼코겐 채널층과 상기 상부 전극층의 상부에 보호층을 형성하는 단계일 수 있다. 상기 보호층(40)은 Al2O3인 것으로 도시하였으나 이에 한정되는 것은 아니다.
도 1 및 도 2에서 상기 SiO2 절연층(13)은 실리콘질화막(Si3N4), 실리콘산질화막(SiON) 산화알루미늄(Al2O3), 산화하프늄(HfO2) 등 다양한 절연막이 적용될 수 있다.
상기 보호층(40)은 Si3N4, TiO2, Ta2O5, Y2O3, SrTiO3, baSrTiO3, Al2O3 등의 다양한 물질이 적용될 수 있다.
도 1 및 도 2의 제1 트랜지스터 소자(1)는 바텀 게이트(bottom gate) FET 또는 MOSFET 등의 트랜지스터 소자로 제작된 것을 예로 들었으나 제작되는 트랜지스터 소자가 이에 한정되는 것은 아니다.
도 3은 본 발명의 다른 실시예의 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 제2 트랜지스터 소자(2)의 단면도이다.
도 3과 같이, 상기 제2 트랜지스터 소자(2)는 Si 등의 반도체 웨이터 기판(10), 상기 기판(10) 상에 반도체 특성을 가지는 두께 이하의 두께로 적층된 반도체 칼코겐 채널층(20), 상기 반도체 칼코겐 채널층(20)의 양측부에 접촉되어 준금속 특성을 가지는 두께 이상의 두께로 적층되는 준금속 칼코겐 전극층(31)과 상기 준금속 칼코겐 전극층(31)의 상부에 적층되는 상부 전극층(33)을 포함하는 무접합 전극층(30), 상기 전극층의 사이에 적층되는 게이트 절연층(50) 및 상기 게이트 절연층의 상부에 형성되는 게이트 전극층(60)을 포함하여 구성될 수 있다.
상기 반도체 칼코겐 채널층(20), 반도체 칼코겐 채널층(20), 준금속 칼코겐 전극층(31)과 상부 전극층(33)은 도 1 및 도 2의 구성과 동일한 것으로 그 상세한 설명은 생략한다. 상기 상부 전극층(33)과 게이트 전극층(60)은 도 1 및 도 2의 상부 전극층(33)과 동일한 소재로 제작될 수 있는 것으로서 그 상세한 설명은 생략한다.
도 3과 같이, 상기 반도체 칼코겐 채널층(20)은 p 타입 반도체로 되고, 상기 준금속 칼코겐 전극층(31)은 고 정공 농도(P++)를 갖게 되어 고 정공 이동도를 가지게 된다.
도 4는 도 3의 제2 트랜지스터 소자(2)의 제조 방법의 처리과정을 나타내는 순서도이다.
도 4와 같이, 본 발명의 다른 실시예의 제2 트랜지스터 소자(2)의 제조를 위한 본 발명의 일 실시예의 고 정공 이동도 무접합 트랜지스터 소자 제조 방법은, 기판(10) 상에 반도체 칼코겐 채널층(20)을 형성하는 단계(S100), 상기 준금속 칼코겐 전극층을 형성하는 단계(S200), 절연게이트층을 형성하는 단계(S300) 및 상부 전극층을 형성하는 단계(S400)를 포함하여 구성될 수 있다.
상기 칼코겐 채널층을 형성하는 단계(S100)는, Si 웨이터 등으로 제작된 기판(10) 상에 칼코겐 물질을 반도체성을 띠는 최대 두께 이하의 두께로 증착하여 반도체 칼코겐 채널층(20)을 형성하는 단계일 수 있다.
상기 준금속 칼코겐 전극층을 형성하는 단계(S200)는 상기 반도체 칼코겐 채널층(20)의 양측부 또는 양측 상부에 접촉하도록 준금속 특성을 가지는 두께 이상의 두께의 칼코겐 물질로 트랜지스터의 전극들의 무접합 준금속 칼코겐 전극층을 형성하는 단계일 수 있다. 이때, 상기 준금속 칼코겐은 준금속 특성을 가지는 최소 두께 이상의 두께로 증착되는 것에 의해 준금속성을 띤다.
상기 절연게이트층을 형성하는 단계(S300)는 상기 준금속 칼코겐 전극층(31)의 사이의 상기 반도체 칼코겐 채널층의 상부에 게이트 절연층(50)을 형성하는 단계일 수 있다.
상기 상부 전극층을 형성하는 단계(S400)는 상기 준금속 칼코겐 전극층(31)과 상기 게이트 절연층(50)의 상부에 상부 전극층(33, 60)을 형성하는 단계일 수 있다. 이에 의해, 상부 전극층(33)과 게이트 전극층(60)이 동시에 형성될 수 있다.
도 3 및 도 4에서 상기 게이트 절연층(50)은 산화알루미늄(Al2O3), 이산화규소(SiO2), 산화하프늄(HfO2), 실리콘질화막(Si3N4), 실리콘산질화막(SiON) 등일 수 있다.
상기 게이트 전극층(60)은 Cu, Al, Ti, Mo, Au, W, Ta, Al, Ru, Pt, TiN, TaN, TiC, TaC, 도전성 폴리실리콘 및 이들의 혼합물 등의 1종 또는 복수 종 등의 통상적인 게이트 전극 소재로 구성될 수 있다.
도 3 및 도 4의 제2 트랜지스터 소자(2)는 탑 게이트(top gate) FET 또는 MOSFET 등의 트랜지스터 소자로 제작된 것을 예로 들었으나 제작되는 트랜지스터 소자가 이에 한정되는 것은 아니다.
도 1 내지 도 4의 제1 트랜지터 소자(1) 및 제2 트랜지스터 소자(2)는 양측의 무접합 전극층(30)이 각각 드레인과 소스로 전극으로 기능하고, 하부 게이트 전극 또는 상부의 게이트 전극(60)이 게이트 전극으로 기능하여 TFE 또는 MOSFET 등의 트랜지스터 소자로 동작하도록 구성될 수 있다.
도 5 내지 도 7은 칼코겐 물질의 일 예의 Te의 두께에 따른 특성 변화를 나타내는 그래프이다.
도 5는 Te의 두께에 다른 밴드갭 특성을 나타내는 그래프이다.
도 5와 같이, Te는 두께에 따라 밴드갭이 변화하는 특성을 가진다. 상기 Te은 대략 10nm 이하의 두께에서 반도체 특성을 가지며, 10nm를 초과하는 경우 준금속 특성을 가진다.
즉, Te와 같이, 칼코겐 물질은 박막 두께에 따라 반도체, 세미 금속의 특성을 가질 수 있도록 구조적으로 조절이 가능하다. 특히, Te의 경우 10나노 이하의 두께에서 반도체 특성을 보이며 그 이상의 두께에서는 준금속의 특성을 보인다. 즉, 두께에 따라 밴드갭의 크기가 바뀌고 이러한 특성을 활용하여 전기적 특성의 개선을 유도할 수 있다. Te 등의 칼코겐 물질을 전극 하부에 상대적으로 두껍게 증착하고 그 아래에 채널 층을 구현하게 되면 전기적 힘을 가하지 않아도 캐리어(Carrier)의 축적 현상이 일어난다. 따라서 기존의 일반적인 Te 트랜지스터 구조보다 자체적으로 높은 이동도를 이끌어 낼 수 있는 상황을 마련할 수 있고, 이에 의해 이동도, ON/OFF 비(ON/OFF Ratio) 등의 전기적 특성의 개선이 이루어진다.
도 6은 Te 두께에 따른 트랜스퍼 곡선(transfer curve)를 나타내는 그래프이다.
도 6과 같이, Te는 증착 두께에 따라 밴드갭이 다르게 나타나기 때문에, 트랜스퍼(transfer) 특성 또한 두께에 따라 가변되는 것을 확인할 수 있다.
도 7은 채널층과 전극층에 접합을 가지는 종래기술의 트랜지스터 소자(pristine)와 본 발명의 실시예의 무접합 트랜지스터 소자(Junction less)의 트랜스퍼 곡선(transfer curve)를 나타내는 그래프이다.
도 7은 실제 일반적인 Te 트랜지스터(pristine)와 본 발명의 실시예에 따르는 무접합 Te 트랜지스터(junction less)의 트랜스퍼 곡선(Transfer curve)를 나타낸다. 일반적으로 증착한 Te 트랜지스터에 비해 On과 Off 전류가 높아, 이동도가 더 높은 것을 확인할 수 있다.
구체적으로, 스퍼터로 증착한 단일 Te 기반의 TFT는 On 전류가 약 10-7~10-8A에 위치한다. 또한, Off 전류가 약 10-11A에 위치한다. Al2O3를 이용한 패시베이션(Passivation)을 진행한 후에도 On 전류와 Off 전류의 차이는 별반 달라지지 않았다.
반면에 Te의 두께를 다르게 하여 밴드갭의 차이를 이용해 제작한 소자의 경우 On 전류와 Off 전류 가 기존의 일반적으로 제작한 Te 기반의 TFT에 비해 확연히 높으며, 특히 On 전류의 경우 10-5~10-6A에 해당한다.
또한 전극 부분의 두껍게 증착한 Te을 더 두껍게 증착하여, 접촉 저항을 줄이면 좀 더 깔끔한 모양의 곡선 모양(shape)를 나타낸다.
같은 물질의 물리적 특성을 이용하여 제조하였기 때문에 타겟을 교체할 필요성이 없으며, 누구라도 손쉽게 Te을 이용해 박막 트랜지스터를 제작할 수 있게 된다.
즉, 본 발명은 전극 하부에 칼코겐 물질을 두껍게 준금속 부분으로 증착함으로써 기존 소자 제작 대비 접촉 저항을 줄일 수가 있다.
또한, 별도의 공정 온도를 가해줄 필요가 없이, 두께 조절만으로 접촉 저항을 조절하여 효과적으로 이동도를 향상시킬 수 있다.
Te 등의 칼코겐 물질 박막 채널 부분에 후 처리로 인한 박막에 대한 손상이 없는 무손상 방식(damage free)이다.
본 발명의 다른 실시예는 기판 상에 반도체 특성을 가지는 두께 이하의 두께로 적층된 반도체 칼코겐 채널층; 및 상기 반도체 칼코겐 채널층의 양측부에 접촉되어 준금속 특성을 가지는 두께 이상의 두께로 적층되는 준금속 칼코겐 전극층과 상기 준금속 칼코겐 전극층의 상부에 적층되는 상부 전극층을 포함하는 무접합 전극층을 포함하는 낮은 접촉 저항을 갖는 고 정동 이동도 무접합 트랜지스터 소자를 제공할 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1: 제1 트랜지스터 소자
2: 제2 트랜지스터 소자
10: 기판
11: 반도체 Si 기판
13: SiO2 절연층
20: 반도체 칼코겐 채널층
30: 무접합 전극층
31: 무접합 준금속 칼코겐 전극층
33: 상부 전극층
40: 보호층
50: 게이트 절연층
60: 게이트 전극층

Claims (13)

  1. 반도체 기판과 반도체 기판의 상부에 적층되는 절연층을 포함하는 기판;
    상기 기판 상에 반도체 특성을 가지는 두께 이하의 두께로 적층된 반도체 칼코겐 채널층;
    상기 반도체 칼코겐 채널층의 양측부에 각각 접촉되어 준금속 특성을 가지는 두께 이상의 두께로 적층된 준금속 칼코겐 전극층과 상기 준금속 칼코겐 전극층의 상부에 적층되는 상부 전극층을 포함하는 무접합 전극층; 및
    상기 반도체 칼코겐 채널층과 상기 무접합 전극층의 상부에 적층된 보호층을 포함하여 구성되는 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자.
  2. 제1항에 있어서,
    상기 반도체 칼코겐 채널층과 상기 준금속 칼코겐 전극층을 형성하는 칼코겐 물질은 S, Se, Te 및 이들과 전위금속의 화합물로 이루어지는 군에서 선택된 1종인 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자.
  3. 제1항에 있어서,
    상기 반도체 칼코겐 채널층은 칼코겐 물질이 반도체 특성을 가지는 최대 두께 이하의 두께를 가지도록 형성되고,
    상기 준금속 칼코겐 전극층은 상기 칼코겐 물질이 준금속 특성을 가지는 최소 두께 이상의 두께를 가지도록 형성되는 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자.
  4. 반도체 기판과 반도체 기판의 상부에 적층되는 절연층을 포함하는 기판 상에 반도체 특성을 가지는 두께 이하의 두께의 칼코겐 물질로 칼코겐 채널층을 형성하는 단계;
    상기 반도체 칼코겐 채널층의 양측부 또는 양측 상부에 접촉되도록 준금속 칼코겐 물질로 트랜지스터 전극들의 무접합 준금속 칼코겐 전극층을 형성한 후 상기 각각의 무접합 준금속 칼코겐 전극층에 상부 전극층을 형성하여 무접합 전극층을 형성하는 단계; 및
    상기 반도체 칼코겐 채널층과 상기 상부 전극층의 상부에 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 제조 방법.
  5. 제4항에 있어서,
    상기 칼코겐 채널층을 형성하는 단계의 상기 반도체 칼코겐 채널층과 상기 무접합 전극층을 형성하는 단계의 상기 무접합 준금속 칼코겐 전극층을 형성하는 칼코겐 물질은 S, Se, Te 및 이들과 전위금속의 화합물로 이루어지는 군에서 선택된 1종인 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 제조 방법.
  6. 제4항에 있어서,
    상기 칼코겐 채널층을 형성하는 단계의 상기 반도체 칼코겐 채널층은 칼코겐 물질이 반도체 특성을 가지는 최대 두께 이하의 두께를 가지도록 형성되고,
    상기 무접합 전극층을 형성하는 단계의 상기 무접합 준금속 칼코겐 전극층은 상기 칼코겐 물질이 준금속 특성을 가지는 최소 두께 이상의 두께를 가지도록 형성되는 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 제조 방법.
  7. 기판;
    상기 기판 상에 반도체 특성을 가지는 두께 이하의 두께로 적층된 반도체 칼코겐 채널층;
    상기 반도체 칼코겐 채널층의 양측부에 접촉되어 준금속 특성을 가지는 두께 이상의 두께로 적층되는 준금속 칼코겐 전극층과 상기 준금속 칼코겐 전극층의 상부에 적층되는 상부 전극층을 포함하는 무접합 전극층;
    상기 무접합 전극층의 사이에 적층되는 게이트 절연층; 및
    상기 게이트 절연층의 상부에 형성되는 게이트 전극층을 포함하여 구성되는 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자.
  8. 제7항에 있어서,
    상기 반도체 칼코겐 채널층과 상기 준금속 칼코겐 전극층을 형성하는 칼코겐 물질은 S, Se, Te 및 이들과 전위금속의 화합물로 이루어지는 군에서 선택된 1종인 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자.
  9. 제7항에 있어서,
    상기 반도체 칼코겐 채널층은 칼코겐 물질이 반도체 특성을 가지는 최대 두께 이하의 두께를 가지도록 형성되고,
    상기 준금속 칼코겐 전극층은 상기 칼코겐 물질이 준금속 특성을 가지는 최소 두께 이상의 두께를 가지도록 형성되는 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자.
  10. 기판 상에 반도체 특성을 가지는 두께 이하의 두께의 칼코겐 물질로 칼코겐 채널층을 형성하는 단계;
    상기 칼코겐 채널층의 양측부 또는 양측의 상부에 접촉하도록 준금속 특성을 가지는 두께 이상의 두께의 칼코겐 물질로 트랜지스터의 전극들의 무접합 준금속 칼코겐 전극층을 형성하는 단계;
    상기 준금속 칼코겐 전극층의 사이의 상기 반도체 칼코겐 채널층의 상부에 게이트 절연층을 형성하는 단계; 및
    상기 준금속 칼코겐 전극층과 상기 게이트 절연층의 상부에 상부 전극층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 제조 방법.
  11. 제10항에 있어서,
    상기 칼코겐 채널층을 형성하는 단계의 상기 반도체 칼코겐 채널층과 상기 무접합 준금속 칼코겐 전극층을 형성하는 단계의 상기 무접합 준금속 칼코겐 전극층을 형성하는 칼코겐 물질은 S, Se, Te 및 이들과 전위금속의 화합물로 이루어지는 군에서 선택된 1종인 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 제조 방법.
  12. 제10항에 있어서,
    상기 칼코겐 채널층을 형성하는 단계의 상기 반도체 칼코겐 채널층은 칼코겐 물질이 반도체 특성을 가지는 최대 두께 이하의 두께를 가지도록 형성되고,
    상기 무접합 준금속 칼코겐 전극층을 형성하는 단계의 상기 무접합 준금속 칼코겐 전극층은 상기 칼코겐 물질이 준금속 특성을 가지는 최소 두께 이상의 두께를 가지도록 형성되는 것을 특징으로 하는 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 제조 방법.
  13. 기판 상에 반도체 특성을 가지는 두께 이하의 두께로 적층된 반도체 칼코겐 채널층; 및
    상기 반도체 칼코겐 채널층의 양측부에 접촉되어 준금속 특성을 가지는 두께 이상의 두께로 적층되는 준금속 칼코겐 전극층과 상기 준금속 칼코겐 전극층의 상부에 적층되는 상부 전극층을 포함하는 무접합 전극층을 포함하는 낮은 접촉 저항을 갖는 고 정동 이동도 무접합 트랜지스터 소자.
KR1020220147938A 2022-11-08 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 및 이의 제조 방법 KR20240066753A (ko)

Publications (1)

Publication Number Publication Date
KR20240066753A true KR20240066753A (ko) 2024-05-16

Family

ID=

Similar Documents

Publication Publication Date Title
US7485503B2 (en) Dielectric interface for group III-V semiconductor device
JP5536328B2 (ja) トランジスタ及びその製造方法
KR101922115B1 (ko) 이중 전이금속 다이칼코지나이드 채널을 가진 전계효과 트랜지스터
US20080277663A1 (en) Thin film transistor and method of manufacturing the same
TWI493711B (zh) 半導體裝置接點
US20160141366A1 (en) Field Effect Transistors and Methods of Forming Same
US11289579B2 (en) P-type dipole for p-FET
KR101358854B1 (ko) 반도체 소자 및 상기 반도체 소자의 금속 게이트 형성 방법
WO2012057903A1 (en) Metal oxide tft with improved stability
US11888045B2 (en) Integrated dipole flow for transistor
US11664218B2 (en) Semiconductor device and method
TW202000580A (zh) 製造二維材料結構的方法
US9768171B2 (en) Method to form dual tin layers as pFET work metal stack
KR20240066753A (ko) 낮은 접촉 저항을 갖는 고 정공 이동도 무접합 트랜지스터 소자 및 이의 제조 방법
KR101694876B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
TW202009975A (zh) 藉由氮化鈦與鋁膜的整合沉積用於摻雜工程與臨界電壓調整之方法與設備
KR102426958B1 (ko) 이차원 물질을 포함하는 박막 트랜지스터, 이를 포함하는 디스플레이 및 그 제조방법
US9997518B2 (en) Low resistive electrode for an extendable high-k metal gate stack
KR20170016673A (ko) 모스펫의 접촉저항 감소 방법
JP5196215B2 (ja) 半導体装置
TW201939752A (zh) 半導體結構
KR102220445B1 (ko) 반도체 소자 및 그 제조 방법
CN108493157B (zh) Cmos器件及调节cmos器件阈值的方法
Lim et al. Characteristics of a‐IZO TFTs with high‐κ HfSiOx gate insulator annealed in various conditions
US20070232078A1 (en) In situ processing for ultra-thin gate oxide scaling